CN101394182B - 在电流输入adc中的电荷平衡方法 - Google Patents

在电流输入adc中的电荷平衡方法 Download PDF

Info

Publication number
CN101394182B
CN101394182B CN2008100063359A CN200810006335A CN101394182B CN 101394182 B CN101394182 B CN 101394182B CN 2008100063359 A CN2008100063359 A CN 2008100063359A CN 200810006335 A CN200810006335 A CN 200810006335A CN 101394182 B CN101394182 B CN 101394182B
Authority
CN
China
Prior art keywords
voltage
input
integrator
transistor
buffer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008100063359A
Other languages
English (en)
Other versions
CN101394182A (zh
Inventor
万隽
彼得·R·霍洛韦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of CN101394182A publication Critical patent/CN101394182A/zh
Application granted granted Critical
Publication of CN101394182B publication Critical patent/CN101394182B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H03F3/45766—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using balancing means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/264—An operational amplifier based integrator or transistor based integrator being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45136—One differential amplifier in IC-block form being shown
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45342—Indexing scheme relating to differential amplifiers the AAC comprising control means on a back gate of the AAC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45352—Indexing scheme relating to differential amplifiers the AAC comprising a combination of a plurality of transistors, e.g. Darlington coupled transistors

Abstract

一种用于电流输入ADC中的电荷平衡的方法，包括在该积分器输出节点保持低电容值，在该节点的该电容值不依赖于积分器输出电压和运行条件，在自动清零状态的末端在第一有源器件开关生成第一电压基座脉冲，其具有第一电压极性和第一量值，在积分状态的末端在第二有源器件开关生成第二电压基座脉冲，其具有相反的电压极性和该第一量值，以及对该第一电压基座脉冲和该第二电压基座脉冲求和。该第一电压基座脉冲和该第二电压基座脉冲的差产生净电压误差。该第一和第二电压基座脉冲在该电流输入ADC的所有运行条件下具有该第一量值并且这两个电压基座脉冲相抵消以在该积分器输出电压产生小的净电压误差。

Description

在电流输入ADC中的电荷平衡方法
相关申请的交叉参考
本申请涉及下面的共同转让和同时申请的美国专利申请：序列号为No.11/679,053，Jun Wan和Peter R.Holloway的名称为“LowCurrent Offset Integrator with Signal Independent Low InputCapacitance Buffer Circuit”的申请，该专利申请通过引用被整体合并入此处。
技术领域
本发明涉及在电流输入模数转换器(ADC)中的方法，特别涉及在电流输入ADC中电荷平衡的方法。
背景技术
模-数转换器用于转换或数字化模拟输入信号，以产生数字输出信号，其表示在给定的转换时间内该模拟输入信号的值。电流输入ADC是指一种ADC，其接收低电平输入电流作为待数字化的模拟输入信号。电流输入ADC有时也称为库仑计(Coulomb-meter)，因为这些ADC测量该输入电流在它们的转换时间上的积分，该积分等于以库仑为单位所测得的电荷。
通常，电流输入ADC由与数字处理电路耦接的电荷平衡调节器形成。该电荷平衡调节器相应地由接收该模拟输入信号的积分器、该数字处理电路驱动的电荷包或电流模式反馈DAC以及与该积分器的输出节点耦接的缓冲器形成。该积分器通常包括有源器件开关，如NMOS或PMOS晶体管开关，以在不同的时钟相位重新配置该调节器，从而执行不同的操作，如积分和复位或自动清零功能。
影响该电流输入ADC精确度的一个因素是输入电流偏移误差。输入偏移误差是当实际输入电流为零时ADC的数字输出信号的非零值。通常有多个产生该ADC输入电流偏移误差的误差源。例如，在该ADC电路的外部的电路，如静电放电(ESD)电路可引入输入电流偏移误差。然而，主要的误差源通常是由该积分器电路中的有源器件开关所注入的非零电荷包，这些开关用以贯穿不同时钟相位重新配置该调节器，以执行不同的操作功能。为了提高电流输入ADC的精确度和分辨率，有必要减小该输入电流偏移误差。
发明内容
如上所述，为了提高电流输入ADC的精确度和分辨率，有必要减小该输入电流偏移误差。
本发明提供了一种用于在电流输入ADC中的电荷平衡的方法，该电流输入ADC包括电荷平衡调节器，该调节器由在积分器输出节点提供积分器输出电压的积分器和多个有源器件开关形成，该调节器通过有源器件开关配置为运行在交替的积分和自动清零状态，该方法包括在该积分器输出节点保持低电容值，在该节点的该电容值不依赖于积分器输出电压，并且不改变该电流输入ADC的运行条件；在该积分器输出节点，由第一有源器件开关在该调节器的自动清零状态的末端生成第一电压基座脉冲，该第一电压基座脉冲具有第一电压极性，并具有第一量值；在该积分器输出节点，由第二有源器件开关在该调节器的积分状态的末端生成第二电压基座脉冲，该第二电压基座脉冲具有与该第一电压极性相反的第二电压极性，并具有该第一量值；以及在该积分器输出节点对该第一电压基座脉冲和该第二电压基座脉冲求和，该第一电压基座脉冲和该第二电压基座脉冲的差产生净电压误差；其中该第一和第二电压基座脉冲在该电流输入ADC的所有运行条件下具有该第一量值，并且这两个电压基座脉冲相抵消，以在该积分器输出电压产生接近零的净电压误差。
本发明的电荷平衡方法实现了对这些反向电压基座脉冲近乎完美的抵消，从而使在该积分器段的输出的电压误差大大降低。在该积分器段的输出电压误差的减少等于电流输入ADC的输入电流偏移误差的减少。
附图说明
图1是传统的电荷平衡调节器的示意图，其可用于形成电流输入ADC的前端；
图2(a)-(d)说明了图1中积分器的构造以及当该积分器由开关S2和S3重新配置为积分和自动清零状态时，所导致的电容性电抗或阻抗的变化；
图3是根据本发明的一个实施方式的结合有缓冲电路的电荷平衡调节器的示意图；
图4是根据本发明的一个实施方式的缓冲电路的示意图；
图5(a)说明了传统的缓冲电路在一个输入电压范围和不同操作温度上的输入(门)电容；
图5(b)说明了本发明的缓冲电路在一个输入电压范围和不同操作温度上的输入(门)电容；
图6是根据本发明的一个实施方式的图4中缓冲电路的晶体管级别的实现方式；
图7是根据本发明一个替换实施方式的缓冲电路的示意图；
图8是说明差分-单端转换电路的一个实施方式的示意图，该电路可与图4的缓冲电路的差分输出端耦接；
图9是说明差分-单端转换电路的一个实施方式的示意图，该电路可与图4的缓冲电路的差分输出端耦接。
具体实施方式
根据本发明的原理，具有信号独立低输入电容的缓冲电路在输入器件使用自举技术(bootstrapping technique)，从而输入器件的沟道区域(channel region)对该输入器件门(gate)的绝对输入电压不敏感。此外，自举技术用来建立局部反馈路径以极大地降低在该输入器件的输入电容。该缓冲电路的优点是该缓冲电路的输入电容的量值和变化相对于传统器件减小了多个数量级。
特别地，本发明的低输入电容缓冲电路在模-数转换器(ADC)中有特殊应用，尤其是在接收待数字化的低电平输入电流的电流输入ADC中。本发明的缓冲电路可与积分器耦接以形成电荷平衡调节器，从而形成该电流输入ADC的前端。所得到的电流输入ADC表现出非常低的输入电流偏移误差。本发明的缓冲电路消除了传统缓冲电路中因该缓冲器的输入电容变化而产生的主要误差源，该输入电容变化是该输入信号电压的函数，其然后作为偏移电流误差反映到该输入。该缓冲电路的输入电容随输入电压变化而变化的极大降低，必定使从该积分器反馈电容器提取更少电荷。由此，可极大地提高该ADC的精确度。
根据本发明的另一个方面，实现一种用于在基于电荷的ADC中电荷平衡的方法以降低电压误差，该误差导致ADC的输入电流偏移误差。本发明的电荷平衡方法实现了对在该积分器的有源开关器件中所生成的反向电压基座脉冲(voltage pedestal)几乎完美的抵消，从而显著降低在该积分器级(stage)的输出的电压误差。在该积分器级的输出的电压误差的降低等于该电流输入ADC的输入电流偏移误差的降低。
图1是传统的电荷平衡调节器示意图，该调节器可用以形成该电流输入ADC的前端。参考图1，电荷平衡调节器100包括积分器101，与该积分器输出节点integ_out(节点114)耦接的缓冲器118以及电荷生成反馈DAC 103。电荷生成反馈DAC 103通过电容器Cdac与积分器101耦接。在图1所示的示范性实施方式中，积分器101由输入电容器Cin、运算放大器112和累积电容器(accumulationcapacitor)Caccum形成。积分器101接收来自输入传感器102的模拟输入信号，其中该输入信号通过输入电容器Cin被AC耦接至放大器112的反相输入端。累积电容器Caccum可转换地跨接放大器112。在图1中，电容器Co表示放大器112的输出电容，而电容器C2表示缓冲器118的输入电容。可以理解的是，电容器Co和C2并不是实有的电容器元件，而是代表如在各自端所见的等效电容。
当电荷平衡调节器100用作电流输入ADC的前端时，该ADC只运行在积分和自动清零状态。有源器件开关S2和S3用来通过时钟相位来配置该积分器101，以执行该积分和自动清零功能。特别地，当开关S2关闭而开关S3断开，放大器112被短路并且该积分器101执行该自动清零功能。在自动清零期间，积分器101采样该输入电压偏移并且在电容器Cin中存储该偏移电压。然后，当开关S2断开并且开关S3关闭时，能够对流过Cin的输入电流Iin积分。
这里涉及的该输入电流偏移误差源是由该有源器件开关S2和S3的沟道区域所产生的。图2(a)-(d)说明了图1的积分器101的构造以及当该积分器由开关S2和S3重新配置为积分和自动清零状态时所得到的阻抗。开关S2和S3由非重叠时钟信号控制。在时间t1(图2(a))，开关S3已经在先前的时钟相位中断开并且开关S2断开。然后在时间t2(图2(b))，开关S3关闭以将该积分器配置为积分状态。该放大器与累积电容器Caccum连接成负反馈回路，以对该输入电流积分。然后，在时间t3(图2(c))，开关S3断开。最终，在时间t4(图2(d))，开关S2关闭以执行该积分器的自动清零功能。通过返回到时间t1的配置，继续该调节器操作，从而准备进行该积分器的积分功能。
当开关S2在时间t1断开时，先前保持在该有源器件沟道中以提供通过该有源器件开关的导电路径的电荷必须完全离开该沟道区域，以消除任何在预期的关闭状态中通过该开关的任何传导。当电荷离开开关S2的沟道时，该沟道电荷的一部分进入在该积分器输入端的节点110，而该沟道电荷的剩余部分则进入在放大器112输出端的节点116。
在当前的示例中，假设开关S2为NMOS有源器件，电子作为该沟道电荷。因此，进入节点110的电荷是负的，并且该电流被电容器Caccum吸收。流过积累电容器Caccum的电荷在节点114产生正向的电压基座脉冲，该节点114是时间连续(Continuous-time)的积分器的输出节点。因在Cin接收的来自该输入传感器的输入电流导致不能从电压的变化中分辨出电压的增加，该输入电流由该积分器进行积分。结果，在该积分器输出节点(114)引入输入电流偏移误差。
可通过该有源器件开关S3的动作减少该输入电流偏移误差。当开关S3从关闭到断开时，假设开关S3是NMOS器件(当起作用时其通道积累电子)，则其将在节点114产生负向电压基座脉冲。这两个效应在符号上是相反的。如果由开关S2和S3产生的电压基座脉冲能够在量值上匹配，那么在该积分的输出节点114所产生的净电压误差就可以很小。由于这是积分器级的输出，所以减小在该积分器输出的电压误差等于说减小输入电流偏移误差，因为该积分器的输出理想地仅是该输入电流的函数。
根据本发明的原理，构造缓冲电路，以通过使该缓冲电路的输入电容不变并且非常小而获得对相反的电压基座脉冲的近乎完美的抵消，这些电压基座脉冲由电荷平衡调节器的积分器中的有源器件开关所产生。其结果是，该电荷平衡调节器的输入电流偏移误差减小到比先前可以实现的更低的水平。当结合有本发明缓冲电路的电荷平衡调节器用于形成电流输入ADC的前端时，因为低水平的输入电流偏移误差，该ADC可获得模拟-数字转换的精确度和分辨率的显著提高。
图3是根据本发明的一个实施方式，结合有缓冲电路的电荷平衡调节器示意图。图3的电荷平衡调节器可用来形成电流输入ADC的前端，以实现具有高转换精确度和高分辨率的ADC。图1和3中相同的元件给予相同的参考标号以简化论述。参考图3，电荷平衡调节器200包括积分器101和与该积分器输出节点integ_out(节点114)耦接的缓冲器218。积分器101由输入电容器Cin、运算放大器112和累积电容器Caccum形成。积分器101接收来自输入传感器102的模拟输入信号，其中该输入信号是通过电容器Cin被AC耦合至放大器112的反相输入端。调节器200可应用于采样和数字化多种模拟信号源。因此，输入传感器102表示适合于待测参数的传感元件。累积电容器Caccum可转换地跨接放大器112。图3中，电容器Co表示放大器112的输出电容，而电容器C2表示缓冲器218的输入电容。可以理解的是，电容器Co和C2并不是实有的电容器元件，而是表示在各自端的等效电容。
积分器101进一步包括有源器件开关S2和S3，用于配置该积分器，以在不同的时钟相位运行于积分模式或自动清零模式。特别地，当开关S2关闭而开关S3断开时，放大器112被短路，并且积分器101执行自动清零功能。在自动清零期间，积分器101对输入电压偏移采样并且在电容器Cin中存储该偏移电压。然后，当开关S2断开而开关S3关闭时，能够对流经Cin的输入电流Iin积分。
缓冲电路218是低输入电容缓冲电路，其中该输入电容并不随运行条件变化。更具体地，该缓冲电路218的输入电容并不随在该缓冲器的输入端的输入电压而变化。当应用缓冲电路218以形成电荷平衡调节器200时，缓冲电路218在减小调节器输入电流偏移误差中起重要作用。如上所述，输入电流偏移误差是指当实际输入电流为零时调节器或ADC的数字输出信号的值。运行低输入电容缓冲电路218来紧密控制非零电荷包从积分器101中的有源器件开关的注入，从而实现对由积分器101中开关所产生的反向电压基座脉冲的近乎完美的抵消。
有四个因素确定该电荷注入误差和得到的对积分器101中的反向电压基座脉冲误差的抵消程度。第一个因素是在每个有源器件开关的沟道区域内的电荷数量，包括预测和控制该沟道电荷关于时间、温度和处理过程的绝对量值的能力。第二个因素是每个有源器件开关中的沟道电荷在其两个端之间的分配，包括该电荷分配的可控性和再现性。第三个因素是基于相反电荷注入的电压基座脉冲误差的匹配，其最低限度地是有源器件开关S2和S3物理尺寸和运行点的函数。最后，第四个因素关于任何上述三个因素随在该积分器输出端(节点114)表现出的信号电压的变化而变化。
这四个因素中，主要的误差源是最后一个因素。特别地，当开关断开时，每个有源器件开关S2、S3中的沟道电荷的分配几乎完全依赖于快速切换条件下在该有源器件开关的两端所表现出的电容的值和比值。涉及的电容包括该高阻抗缓冲电路的输入电容C2。一般地，缓冲电路包括有源输入器件，如PMOS或NMOS晶体管，其中该有源输入器件的栅极端被耦接，以接收到该缓冲电路的输入电压。所以该缓冲电路的输入电容为该有源输入器件的栅极电容。
对于本领域技术人员来说，众所周知的是有源MOS器件的栅极电容很大程度上随该MOS器件的偏置条件变化。图5(a)说明了传统缓冲电路在输入电压的范围上和在不同运行温度上的输入(栅极)电容。如图5(a)所示，当差分输入电压从10μV变化到1V时，观测到缓冲电路的输入电容的变化超过90％。在图5(a)说明的现有技术中，传统的缓冲电路的输入电容的变化可达到3.25皮法。
参考图1，由于如C2所表示的缓冲器输入电容非常大量地改变在浮动输出节点114的总电容，当有源器件开关S3从on(关闭)到off(断开)时，该开关S3内的沟道电荷在该开关两端之间的分配将受到极大地影响，因此大大地改变了基座脉冲电压不匹配的程度，并因此大大地改变了该相反极性的基座脉冲误差的抵消。
当在这些电压基座脉冲之间存在电压不匹配时，这些不平衡电压基座脉冲的剩余量保留在输出端114上。通过电荷Q(定义为C·V以及∫I
Figure 2008100063359_0
t)的等效，该输出电压误差等于输入电流偏移误差。因此，对于给定的输出电压误差ΔV，当与电容Caccum相乘时，必定等于偏移电流Ioffset和Δt的乘积(这里Δt表示转换时间)。因此偏移电流Ioffset＝Caccum·ΔV/Δt。
因为电容Caccnm和Δt都是系统级参数，不是设计变量，因此减少输入电流偏移误差Ioffset的唯一方式是尽可能地最小化输出电压误差ΔV。根据本发明，构造缓冲电路从而使缓冲器输入电容C2的绝对量值以及该缓冲器输入电容随其输入端的信号电压的变化(即，θC2/V)减小至低于传统的缓冲电路所达到水平几个数量级的水平。换句话说，该缓冲电路的输入电容低并且保持不变、不依赖于缓冲器输入电压值和运行条件(如制造过程、温度和电源电压变化)。
现将描述根据本发明的一个实施方式的缓冲电路的详细结构。如图3所示，在一个实施方式中，缓冲电路218具有第一输入端222，其接收输入电压，第二输入端224，其接收共模电压Vcm，以及输出端226，其提供该缓冲的输出电压。缓冲电路218还接收偏置电流以支持其运行。共模电压Vcm是DC基准电压。在本实施方式中，缓冲器218是反向缓冲器，其增益为-K，其中K是整数或者分数。在其他实施方式中，缓冲器218可形成为非反向缓冲器。此外，在图3所示的实施方式中，缓冲电路218具有单端输出226。在其它实施方式中，本发明的缓冲电路可提供差分输出信号。
图4是根据本发明一个实施方式的缓冲电路的示意图。参考图4，缓冲电路318具有第一输入端322，其接收输入电压Vin，以及第二输入端324，其接收共模输入电压Vcm。在本实施方式中，缓冲电路318在输出端326a和326b提供差分输出信号Outn和Outp。在本实施方式中，缓冲电路318包括两个相同的半电路(half circuits)，每个半电路包括PMOS源跟随器(晶体管M4或M9)、NMOS跨导放大器(Gm)器件(晶体管M23或M22)，其也作为源跟随器以将在该PMOS输入晶体管M4、M9的漏-源极电压保持不变，以及PMOS折叠共源共栅(folded cascode)器件(晶体管M5和M8)。每个半电路由偏置电流源偏置并且提供这些差分输出信号的一种。NMOS晶体管M26和M27作为该差分输出信号Outn和Outp的输出负载器件。
缓冲电路318包括PMOS晶体管M4，其作为有源输入器件。缓冲电路的核心思想是自举该输入PMOS器件，从而该基极-源极电压Vbs、该漏极-源极电压Vds、该漏极-源极电流Ids(以及由此产生的栅极-源极电压Vgs)不依赖于在该输入PMOS器件栅极的输入信号。
以此种方式，输入PMOS器件看不出任何相对于其电压和电流偏置的运行变化。该输入PMOS器件的沟道区域保持在恒定的运行状态，其中沟道电荷和损耗电荷均不受在该输入PMOS器件的栅极的绝对输入电压的影响。
缓冲电路318的输入电容是如在PMOS晶体管M4的栅极端见到的电容，该晶体管是缓冲电路318的有源输入装置。实际有效输入电容不等于该输入晶体管栅极电容，Cgs，而是等于Cgs乘以等于(1-1/Av)的因子，其中Av是从晶体管M4的栅极到源极的电压增益。由于该增益接近一，因此该有效输入电容比Cgs低两到三个数量级。该缓冲电路运行点的任何变化可改变该输入晶体管M4的栅极输入电容，并由此改变该有效输入电容。改变该运行点的三种情况为：(1)输入晶体管电流Ids(漏极-源极电流)的改变；(2)该输入晶体管电压Vds(该漏极-源极电压)的改变；以及，(3)该输入晶体管电压Vsb(该源极-体电压)的变化。
在缓冲电路318中，该输入PMOS晶体管M4的漏极-源极电流Ids通过电流源I11设为常数值，该电流源I11提供电流I11而电流源I21提供电流I21。电流源I21与输入晶体管M4的漏极端耦接。输入晶体管M4的源极由电流源I11馈送。电流I11小于电流I21，电流I21被输入M4的漏极。因此，由电流源I21提供的不流经晶体管M4的任何多余电流由NMOS晶体管M23带走，晶体管M23形成一半(one-half)跨导放大器装置。NMOS晶体管M23的栅极端与晶体管M4的源极端连接，M23的源极端与晶体管M4的漏极端连接，以及M23的漏极端接收来自电流源I31的偏置电流I31。
晶体管M4的电流Ids的实际值由电流源I11提供的电流设定，该电流是进入该晶体管M4源极端的电流。在本实施方式中，电流I11具有电流值Ibias，其中Ibias表示给定的偏置电流值，而电流I21具有电流值2*Ibias。通过向输入装置M4提供电流I11以及通过使用晶体管M23来排除任何来自电流源21且不流经输入装置M4的多余电流，输入器件M4的漏极-源极电流Ids保持不变，并且即使当晶体管M4的栅极电压变化时晶体管M4也不经历电流Ids的变化。以这种方式，消除了上面导致晶体管M4的输入电容变化的条件(1)。
为了保持晶体管M4恒定的漏极-源极电压Vds，令晶体管M4的电压Vds正好等于晶体管M23的栅极-源极电压Vgs。由于晶体管M23由为两个恒定电流源的差的电流馈送其本身，所以晶体管M23的漏极-源极电流Ids也是恒定的，从而帮助保持其电压Vgs不依赖于输入信号电压。为了使晶体管M23的电压Vgs与输入电压的变化隔离，使晶体管M23的电压Vds保持为常量。这通过使晶体管M23的电压Vds等于PMOS晶体管M5的栅极-源极电压Vgs来完成，晶体管M5的电流Ids由提供电流I31的固定的电流源I31确定。电流源I31将其电流分配给NMOS晶体管M23和PMOS晶体管M5。然而，因为晶体管M23的电流Ids已经设为常量，所以M5可得到的电流的余量部分也是不变的。在本实施方式中，电流I31的电流值为2*Ibias。
通过将晶体管M23的栅极-源极电压设为常量，晶体管M4的漏极-源极电压Vds也设定为恒定值。从而消除了上面导致晶体管M4输入电容变化的条件(2)。
在缓冲电路318中，输入晶体管M4的基极(bulk或body)与其源极端短路。以这种方式，晶体管M4的基极-源极电压保持在0伏特不变。这个技术一般称为“自举”，因为该基极连接(自举)是由晶体管M4的源极端电压一起执行的。无论晶体管M4的源极电压如何变化，该基极电压随之变化。这消除了上面导致晶体管M4输入电容变化的条件(3)。
此外，将自举应用于缓冲电路318中的其它电路连接，以改进该缓冲电路运行。第一，将晶体管M4的漏极端自举至晶体管M23的源极端。因此，晶体管M4的漏极端跟随晶体管M23的栅极端，该栅极与晶体管M4的源极端连接。晶体管M4的源极端跟随晶体管M4的栅极电压，晶体管M4接收该输入信号。结果，晶体管M4的全部四个端(源极、漏极、栅极和基极)利用在节点322的输入信号Vin进行追踪。由于当输入信号变化时，晶体管M4的电流Ids和电压Vds或电压Vbs没有变化，所以晶体管M4的输入电容不会变化。晶体管M4的栅极-源极电容Cgs尽管相当大，但也不会被该输入视为电容，因为该寄生电容Cgs的栅极到源极电压是常数。
第二，晶体管M23的漏极端与PMOS晶体管M5的源极端连接。因此，晶体管M23的漏极端经过PMOS晶体管M5的栅极和源极连接被自举至输入电压。晶体管M5的栅极端与晶体管M23的源极端(节点350)连接。因为晶体管M23源极端的电压跟随该输入电压，所以晶体管M23的漏极端也跟随该输入电压。
第三，晶体管M5的基极连接到其源极端，因此使晶体管M5的基极-源极电压Vbs恒定为0伏特。以这种方式，该晶体管M5的栅极、源极和基极端全都一起跟随该输入信号，并且电压Vgs或电压Vsb不发生变化。
晶体管M5在缓冲电路318中起到三种截然不同的作用。第一，晶体管M5用作用于晶体管M23漏极端的自举。第二，晶体管M5用作用于晶体管M23漏极端的折叠共源共栅，其反映晶体管M23向下至该输出端Outn(节点326a)的瞬时漏极电流的变化。最后，晶体管M5用作用于其自身基极的自举。
晶体管M23在缓冲电路318中起到两种作用。第一，晶体管M23用作用于晶体管M4的漏极-源极电压的自举。第二，晶体管M23用作跨导放大器(Gm)，并与其反向搭档器件晶体管M22一起形成源极连接晶体管的差分对。
晶体管M4也在缓冲电路318中起到两种作用。第一，晶体管M4运行以缓冲并携带该输入信号Vin至晶体管M23的栅极端。第二，晶体管M4用作自举，利用其自己的源极电压驱动其基极端。
如上所述，该缓冲电路318由两个相同的半电路的对称复制电路形成，每个半电路包括源跟随器器件、Gm器件和折叠共源共栅器件。上述说明论述了第一半电路，其包括作为该源跟随器的晶体管M4；晶体管M23，其作为该跨导放大器器件；以及晶体管M5，其作为该折叠共源共栅器件。缓冲电路318的第二半电路包括晶体管M9，其作为源跟随器；晶体管M22，其作为跨导放大器器件；以及晶体管M8，其作为该折叠共源共栅器件。该第二半电路以与该第一半电路同样方式构成，并且以同样方式运行，以及利用晶体管M9以同样的方式接收共模电压Vcm。
在缓冲电路318中，该NMOS Gm器件M23和M22被源极连接到共用源节点350。该共用源节点用作共模电压源，其用来自举该PMOS源跟随器M4和M9的漏极端以及该PMOS折叠共源共栅器件M5和M8的栅极端。因此形成两个局部反馈路径，这除了确保达到输入电容的极大减小外，还大大增强了电源衰减率(PSRR)和共模衰减率(CMRR)。通过在该电路中应用自举技术，该缓冲电路的输入电容的量值和变化量都会降低多个数量级。重要地，该缓冲电路输入电容的量值和变化量在所有的运行条件下(包括缓冲输入电压、制造过程、温度和电源电压变化)都减小。
总之，所有在该全差分缓冲电路318中实现的恒定电流偏置和自举技术的结果是该缓冲器的有效输入电容减小到几乎没有。图5(b)说明了在输入电压范围上以及在不同运行温度上的本发明的缓冲电路的输入(栅极)电容。如图5(b)所示，本发明的缓冲电路的输入电容的量值和变化量都降低了多个数量级。事实上，图5(b)的全部垂直刻度仅有图5(a)的垂直刻度的4％。所以，与传统的缓冲电路相比，本发明的缓冲电路的输入电容是可以忽略的。
图6是根据本发明的一个实施方式，图4中缓冲电路的晶体管级别的实现方式。图4和6中的相同元件给予相同的参考标号以简化论述。参考图6，将输入电流Iin提供至缓冲电路418中的电流镜，以生成多个恒定的电流，该恒定的电流用来偏置该缓冲电路的晶体管。电流源I21由NMOS晶体管M25形成。电流源I22由NMOS晶体管M24形成。电流源I11由串联的PMOS晶体管M2和M1形成。电流源I31由串联的PMOS晶体管M3和M7形成。电流源I12由串联的PMOS晶体管M15和M0形成。电流源I32由串联的PMOS晶体管M10和M12形成。
图4的缓冲电路中，该输入器件是PMOS晶体管，其具有对应的NMOS跨导放大器和PMOS折叠共源共栅器件。本发明的缓冲电路还可使用相反极性的晶体管形成，所述晶体管具有对应的与其耦接的电压/电流极性的变化。图7是根据本发明一个替换实施方式的缓冲电路的示意图。参考图7，缓冲电路518与图4的缓冲电路318相同，除了缓冲电路518是缓冲电路318的互补形式。即，用NMOS晶体管替换PMOS晶体管，反之亦然。缓冲电路518也说明了对应于晶体管类型变化的电压极性的变化。在缓冲电路518的第一半电路中，电流源I111的电流值为Ibias，其中Ibias表示给定的偏置电流值。电流源I121和I131每个的电流值为2*Ibias。类似地，对于该第二半电路，电流源I112的电流值为Ibias，而电流源I122和I132每个的电流值为2*Ibias。
图7中，晶体管M105的漏极端显示为通过虚线与晶体管M126的漏极端连接。该虚线连接用来表示在该电路的实际实现中，一个或多个共源共栅的晶体管可增加在该虚线位置。这些共源共栅的晶体管在图7的简化的电路示意图中未显示。
在图4的缓冲电路中，缓冲电路在输出端326a和326b提供差分输出信号Outn和Outp。在一些应用中，该差分输出信号直接用作缓冲输出信号。在其它应用中，需要一个单端输出。根据本发明的替代实施方式，本发明的缓冲电路结合有差分-单端转换电路，以提供反向的或者非反向的缓冲输出信号。图8的示意图说明了差分-单端转换电路的一个实施方式，其可与图4中缓冲电路的差分输出端耦接，以提供反向缓冲输出信号VBoutI。图9的示意图说明了差分-单端转换电路的一个实施方式，其可与图4中缓冲电路的差分输出端耦接，以提供非反向缓冲输出信号VBout。
图8和9中，该虚线连接用来表示在该电路的实际实现中，一个或多个共源共栅晶体管可增加在该虚线位置。这些共源共栅晶体管在图8和9的简化的电路示意图中未显示。
             在ADC中的电荷平衡方法
如上所述，本发明的低输入电容缓冲电路当应用于调节器中以形成基于电荷或电流输入ADC时是特别有利的。参考图3，本发明的缓冲电路与积分器的输出端耦接，以形成电荷平衡调节器并作为到电流输入ADC的前端。因此当本发明的缓冲电路被结合时，该缓冲电路218有利于调节器中的独特的电荷平衡操作，从而实现了电压误差的显著降低，该电压误差导致ADC的输入电流偏移误差。
根据本发明的另一方面，一种用于在基于电荷的ADC中电荷平衡的方法使用耦接的低输入电容缓冲电路以接收该积分器输出电压。并且，该缓冲电路的输入电容不依赖于积分器输出电压，即，该输入电容C2(表示缓冲电路218的输入电容)并不随在节点114的积分器输出电压而变化。尽管可以通过对开关S2和S3恰当地确定尺寸而使由开关S2和S3生成的沟道电荷的数量相同，但是当这些开关关闭和断开时开关S2和S3的沟道电荷的分配极大地依赖于在两个开关的端见到的电容。通过利用在该积分器输出节点的信号电压来消除输入电容C2的电容变化，可使有源器件开关S2和S3的沟道电荷的分配准确地匹配，由此确保对由有源器件开关S2和S3产生的两个反向电压基座脉冲的精确的抵消。
根据本发明的电荷平衡方法确保了由于这些有源开关器件的激活和去激活所导致的电压误差不在该积分器输出节点累积。通过消除导致该ADC的输入电流偏移误差的这些电压误差，所得到的ADC对于温度、电源电压和器件参数的变化都将表现出非常低的输入电流偏移误差，并且得到的ADC的精确度和性能极大地提高。
在一个实施方式中，在基于电荷的ADC中的电荷平衡方法使用电荷平衡调节器来实现，该调节器由积分器和与该积分器的时间连续输出耦合的缓冲器形成。该调节器运行在交替的积分和自动清零状态。该缓冲器使用低输入电容缓冲电路来实现，在该缓冲电路中，该输入电容不随到该缓冲电路的输入电压而变化。本发明的电荷平衡方法操作为使在自动清零状态期间由第一有源器件开关在该积分器的时间连续输出生成负向电压基座脉冲。该方法进一步操作为使在积分状态期间由第二有源器件开关在该积分器的时间连续输出生成正向电压基座脉冲。这两个电压基座脉冲在所有的运行条件下在符号上相反并且在量值上匹配。这些运行条件包括不同积分器输出电压、制造过程、温度和电源电压变化。
由此得到的净电压误差非常小。本发明的电荷平衡方法实现了对这些反向电压基座脉冲近乎完美的抵消，从而使在该积分器段的输出的电压误差大大降低。在该积分器段的输出电压误差的减少等同于电流输入ADC的输入电流偏移误差的减少。
提供上面详细的描述以说明本发明的具体实施方式，而并不是为了限制本发明。在本发明范围内，许多修正和变型是可能的。例如，本发明的缓冲电路可与任何积分器电路一起使用以形成电荷平衡调节器。该积分器的结构对于实现本发明并不是关键的。本发明由所附权利要求限定。

Claims (7)

1. 一种用于电流输入ADC中的电荷平衡的方法，所述电流输入ADC包括电荷平衡调节器，所述调节器由在积分器输出节点提供积分器输出电压的积分器和多个有源器件开关形成，所述调节器通过有源器件开关配置为运行在交替的积分和自动清零状态，所述方法包括：
在所述积分器输出节点保持低电容值，在所述积分器输出节点的所述电容值不依赖于所述积分器输出电压，并且不改变所述电流输入ADC的运行条件；
在所述积分器输出节点，由第一有源器件开关在所述调节器的所述自动清零状态的末端生成第一电压基座脉冲，所述第一电压基座脉冲具有第一电压极性，并具有第一量值；
在所述积分器输出节点，由第二有源器件开关在所述调节器的所述积分状态的末端生成第二电压基座脉冲，所述第二电压基座脉冲具有与所述第一电压极性相反的第二电压极性，并具有所述第一量值；以及
在所述积分器输出节点对所述第一电压基座脉冲和所述第二电压基座脉冲求和，所述第一电压基座脉冲和所述第二电压基座脉冲的差产生净电压误差；
其中，所述第一电压基座脉冲和第二电压基座脉冲在所述电流输入ADC的所有运行条件下具有所述第一量值，并且这两个电压基座脉冲相抵消，以在所述积分器输出电压处产生接近零的净电压误差。
2. 根据权利要求1所述的方法，其中，在所述积分器输出节点保持低电容值包括：
提供低输入电容缓冲电路；以及
将所述缓冲电路的输入端与所述积分器输出端耦接，所述缓冲电路具有低输入电容，其中所述输入电容不依赖于所述积分器输出电压并且不随所述电流输入ADC的运行条件而变化。
3. 根据权利要求1所述的方法，其中，所述运行条件包括制造过程、温度和电源电压变化中的任意一种。
4. 根据权利要求2所述的方法，其中，所述运行条件包括制造过程、温度和电源电压变化中的任意一种。
5. 根据权利要求1所述的方法，其中，所述第一电压基座脉冲包括负向电压基座脉冲，以及所述第二电压基座脉冲包括正向电压基座脉冲。
6. 根据权利要求1所述的方法，其中，在第一有源器件开关生成第一电压基座脉冲包括：
在所述自动清零状态的末端断开所述第一有源器件开关；以及
分配所述第一有源器件开关的沟道电荷，所述分配的沟道电荷的一部分被作为所述第一电压基座脉冲与所述积分器的输出端耦接。
7. 根据权利要求1所述的方法，其中，在第二有源器件开关生成第二电压基座脉冲包括：
在所述积分状态的末端断开所述第二有源器件开关；以及
分配所述第二有源器件开关的沟道电荷，所述分配的沟道电荷的一部分被作为所述第二电压基座脉冲与所述积分器的输出端耦接。
CN2008100063359A 2007-02-26 2008-02-26 在电流输入adc中的电荷平衡方法 Active CN101394182B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/679,070 US7372392B1 (en) 2007-02-26 2007-02-26 Charge balancing method in a current input ADC
US11/679,070 2007-02-26

Publications (2)

Publication Number Publication Date
CN101394182A CN101394182A (zh) 2009-03-25
CN101394182B true CN101394182B (zh) 2012-05-23

Family

ID=39361637

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100063359A Active CN101394182B (zh) 2007-02-26 2008-02-26 在电流输入adc中的电荷平衡方法

Country Status (6)

Country Link
US (1) US7372392B1 (zh)
JP (1) JP4533438B2 (zh)
KR (1) KR100995314B1 (zh)
CN (1) CN101394182B (zh)
DE (1) DE102008010952B4 (zh)
TW (1) TWI350056B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006044095A1 (en) 2004-09-20 2006-04-27 The Trustess Of Columbia University In The City Of New York Low voltage digital to analog converter, comparator, and sigma-delta modulator circuits
ATE449463T1 (de) * 2005-04-15 2009-12-15 Semtech Internat Ag Elektronische schaltung zur analog/digital- umsetzung eines analogen einlasssignals
FR2914427B1 (fr) * 2007-03-30 2010-04-30 Commissariat Energie Atomique Dispositif de mesure d'une charge electrique sous forme numerisee.
TWI402492B (zh) * 2010-05-25 2013-07-21 Univ Nat Chiao Tung 電流式雙斜率溫度數位轉換裝置
US9212951B2 (en) * 2010-07-01 2015-12-15 Panasonic Intellectual Property Management Co., Ltd. Object detection device
CZ2011757A3 (cs) 2011-11-22 2013-05-29 Sithold S.R.O Zarízení pro udrzování a zmenu tlaku v pneumatice
CN102832938A (zh) * 2012-09-03 2012-12-19 江苏国石半导体有限公司 一种电流输入的adc电路
US8981437B2 (en) * 2012-11-15 2015-03-17 Kenton Veeder Wide bias background subtraction pixel front-end with short protection
US9401727B1 (en) 2015-08-27 2016-07-26 Telefonaktiebolaget Lm Ericsson (Publ) Shared circuit configurations for bootstrapped sample and hold circuits in a time-interleaved analog to digital converter
US9407478B1 (en) 2015-08-27 2016-08-02 Telefonaktiebolaget Lm Ericsson (Publ) Low power and area bootstrapped passive mixer with shared capacitances
KR101912032B1 (ko) 2017-01-24 2018-10-25 주식회사 인터메트릭스 전류 버퍼의 출력 전류를 디지털 코드로 변환하는 장치 및 방법
US10193507B1 (en) * 2017-07-31 2019-01-29 Analog Devices Global Current switching circuit
EP3729659B1 (en) * 2017-12-21 2023-05-31 ams International AG Method to operate an optical sensor arrangement with improved conversion accuracy and optical sensor arrangement
CN111865307B (zh) * 2020-07-09 2022-03-01 同济大学 噪声整形模数转换器
US20230115156A1 (en) * 2021-10-07 2023-04-13 Alexander Lopez Systems, Devices, and/or Methods for Making Cast Articles

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574540A (zh) * 2003-06-19 2005-02-02 美国凹凸微系有限公司 可充电电池监控及平衡电路
CN1717870A (zh) * 2002-11-27 2006-01-04 塞瑞斯逻辑公司 具有数字滤波脉宽调制输出级的数据转换器及其方法和系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5479130A (en) * 1994-02-15 1995-12-26 Analog Devices, Inc. Auto-zero switched-capacitor integrator
JP2000196453A (ja) 1998-12-24 2000-07-14 Rohm Co Ltd Ａ−ｄ変換器
JP4074023B2 (ja) 1999-01-26 2008-04-09 富士通株式会社 半導体集積回路
US6516291B2 (en) * 2000-12-13 2003-02-04 Linear Technology Corporation RMS-to-DC converter with fault detection and recovery
JP4264623B2 (ja) * 2002-08-06 2009-05-20 ソニー株式会社 ゲインコントロールアンプ、受信回路および無線通信装置
US6750796B1 (en) 2003-03-27 2004-06-15 National Semiconductor Corporation Low noise correlated double sampling modulation system
US6869216B1 (en) 2003-03-27 2005-03-22 National Semiconductor Corporation Digitizing temperature measurement system
US6956411B1 (en) * 2003-03-27 2005-10-18 National Semiconductor Corporation Constant RON switch circuit with low distortion and reduction of pedestal errors
US6957910B1 (en) * 2004-01-05 2005-10-25 National Semiconductor Corporation Synchronized delta-VBE measurement system
US7075475B1 (en) 2004-08-13 2006-07-11 National Semiconductor Corporation Correlated double sampling modulation system with reduced latency of reference to input
US7164379B1 (en) * 2005-11-30 2007-01-16 General Electric Company Pipeline analog to digital converter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1717870A (zh) * 2002-11-27 2006-01-04 塞瑞斯逻辑公司 具有数字滤波脉宽调制输出级的数据转换器及其方法和系统
CN1574540A (zh) * 2003-06-19 2005-02-02 美国凹凸微系有限公司 可充电电池监控及平衡电路

Also Published As

Publication number Publication date
CN101394182A (zh) 2009-03-25
TWI350056B (en) 2011-10-01
KR20080079226A (ko) 2008-08-29
US7372392B1 (en) 2008-05-13
TW200845585A (en) 2008-11-16
JP4533438B2 (ja) 2010-09-01
JP2008228291A (ja) 2008-09-25
DE102008010952B4 (de) 2020-11-26
KR100995314B1 (ko) 2010-11-19
DE102008010952A1 (de) 2008-09-11

Similar Documents

Publication Publication Date Title
CN101394182B (zh) 在电流输入adc中的电荷平衡方法
Li et al. A ratio-independent algorithmic analog-to-digital conversion technique
EP1096671B1 (en) A differential operational amplifier
US5963156A (en) Sample and hold circuit and method with common mode differential signal feedback for converting single-ended signals to differential signals
US7385426B1 (en) Low current offset integrator with signal independent low input capacitance buffer circuit
US9077356B2 (en) MDAC with differential current cancellation
US7564273B2 (en) Low-voltage comparator-based switched-capacitor networks
CN109104157B (zh) 一种自调零运算放大器
CN106656183B (zh) 流水线模数转换器输入共模误差前馈补偿电路
US8067982B2 (en) Transconductance amplifier with improved linearity
US6583652B1 (en) Highly linear programmable transconductor with large input-signal range
US9160293B2 (en) Analog amplifiers and comparators
JPH0396119A (ja) 高速自動ゼロ比較器
US7847625B2 (en) Switched capacitor circuit with reduced leakage current
US20020186054A1 (en) Sample and hold circuit
EP3228012B1 (en) Load current compensation for analog input buffers
US10425044B1 (en) Cancellation capacitor for aliasing and distortion improvement
US6229354B1 (en) Method and circuit arrangement for signal processing
GB2298329A (en) Voltage offset compensation circuit
CN110460338B (zh) 一种采样保持电路
CN115485777A (zh) 基于电流的跟踪保持电路
Willingham et al. Effective clock-feedthrough reduction in switched capacitor circuits
JP2002198755A (ja) 可変利得増幅回路
Sugimoto et al. A 35MS/s and 2V/2.5 V current-mode sample-and-hold circuit with an input current linearization technique
Sin et al. Generalized circuit techniques for low-voltage high-speed reset-and switched-opamps

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant