-
Bezugnahme auf verwandte Anwendung
-
Diese
Anmeldung betrifft die folgende U.S.-Patentanmeldung Nr. 11/679,053,
mit dem Titel „Low
current Offset integrator with signal independent low input capacitance
buffer circuit" von
Jun Wan und Peter R. Holloway mit gleichem Anmelder und gleichem
Anmeldetag. Auf diese Anmeldung wird in ihrer Gesamtheit Bezug genommen.
-
Gebiet der Erfindung
-
Die
Erfindung bezieht sich auf ein Verfahren in einem Analog-Digital-Wandler
(ADC) mit Stromeingang und insbesondere auf ein Verfahren zum Ladungsausgleich
eines ADC mit Stromeingang.
-
Beschreibung des Standes der
Technik
-
Analog-Digital-Wandler
werden zum Umwandeln oder Digitalisieren eines analogen Eingangssignals
zum Erzeugen eines digitalen Ausgangssignals, welches den Wert des
analogen Eingangssignals innerhalb einer gegebenen Umwandlungszeit
angibt, verwendet. Ein Analog-Digital-Wandler (ADC) mit Stromeingang
bezeichnet einen ADC, der als zu digitalisierendes analoges Eingangssignal
einen Eingangsstrom mit niedrigem Pegel empfängt. ADCs mit Stromeingang
werden manchmal als Coulomb-Meter bezeichnet, weil die ADCs das
Integral des Eingangsstroms über
die Umwandlungszeit messen, was äquivalent
ist zu der Ladung, welche in der Einheit Coulomb gemessen wird.
-
Ein
ADC mit Stromeingang wird im Allgemeinen durch einen Ladungsausgleichs-Modulator, der mit
einem digitalen Verarbeitungsschaltkreis verbunden ist, gebildet.
Der Ladungsausgleichs-Modulator wird seinerseits gebildet durch
einen Integrator, der das analoge Eingangssignal empfängt, einen
Ladungspaket- oder Strommodus-Rückkoppelungs-DAC
(Digital-Analog-Wandler), der von dem digitalen Verarbeitungsschaltkreis
angesteuert wird, und einen Puffer, der mit dem Ausgangsknoten des Integrators
verbunden ist. Der Integrator umfasst üblicherweise mit aktiven Bauteilen
realisierte Schalter, wie NMOS- oder PMOS- Transistorschalter, um den Modulator
auf verschiedene Taktphasen umzukonfigurieren, um verschiedene Operationen
durchzuführen,
wie die Integration und Rücksetzung
oder Auto-Zero(Nullpunktabgleich)-Funktionen.
-
Ein
Faktor, der die Genauigkeit eines ADC mit Stromeingang beeinflusst,
ist der Eingangsstrom-Offsetfehler. Der Eingangsstrom-Offsetfehler ist
der von Null verschiedene Wert des digitalen Ausgangssignals des
ADC, wenn der tatsächliche
Eingangsstrom Null ist. Üblicherweise
gibt es verschiedene Fehlerquellen, die zu dem Eingangsstrom-Offsetfehler
des ADC beitragen. Beispielsweise ein Schaltkreis außerhalb
des ADC-Kreises, wie der ESD-Schaltkreis
zur elektrostatischen Entladung (electrostatic discharge), kann
einen Eingangsstrom-Offsetfehler einführen. Die Hauptfehlerquelle ist
jedoch üblicherweise
die Einführung
von von Null verschiedenen Ladungspaketen durch mit aktiven Bauteilen
realisierten Schalter in den Intergratorschaltkreis, welche zum
Umkonfigurieren des Modulators über
den verschiedenen Taktphasen verwendet werden, um die verschiedenen
Operationen auszuführen.
Um die Genauigkeit und Auflösung
eines ADC mit Stromeingang zu verbessern, ist es notwendig, den
Eingangsstrom-Offsetfehler zu reduzieren.
-
Kurze Beschreibung der Zeichnungen
-
1 zeigt
ein schematisches Schaltbild eines herkömmlichen Ladungsausgleichs-Modulators, der
dazu verwendet werden kann, das Front-Ende eines ADC mit Stromeingang
zu bilden.
-
2(a)–2(d) zeigen die Konfiguration des Integrators
der 1 und die resultierenden Änderungen in der kapazitiven
Recktanz oder Impedanz, wenn der Integrator über die Schalter S2 und S3
gemäß den Integrations-
und Auto-Zero-Phasen neu konfiguriert wird.
-
3 zeigt
ein schematisches Blockschaltbild eines Ladungsausgleichs-Modulators
mit einem Puffer-Schaltkreis gemäß einer
Ausführung
der Erfindung.
-
4 zeigt
ein schematisches Schaltbild des Pufferschaltkreises gemäß einer
Ausführung
der Erfindung.
-
5(a) zeigt eine Eingangs(„Gate")-Kapazität eines herkömmlichen
Puffer-Schaltkreises über einen
Bereich von Eingangsspannungen und bei verschiedenen Betriebstemperaturen.
-
5(b) zeigt die Eingangs(„Gate")-Kapazität des Puffer-Schaltkreises
gemäß der Erfindung über einen
Bereich von Eingangsspannungen und bei verschiedenen Betriebstemperaturen.
-
6 zeigt
eine Umsetzung des Puffer-Schaltkreises der 4 auf Transistorebene
gemäß einer
Ausführung
der Erfindung.
-
7 zeigt
ein schematisches Schaltbild des Puffer-Schaltkreises gemäß einer
alternativen Ausführung
der Erfindung.
-
8 zeigt
ein schematisches Schaltbild zur Illustrierung einer Ausführung eines
Differential-Einpol-Wandler-Schaltkreises, der mit den Differenzausgangs-Anschlüssen des
Puffer-Schaltkreises der 4 verbunden werden kann.
-
9 zeigt
ein schematisches Schaltbild einer Ausführung eines Differenz-Einpol-Wandler-Schaltkreises,
der mit den Differenzausgangsanschlüssen des Puffer-Schaltkreises
der 4 verbunden werden kann.
-
Detaillierte Beschreibung
der bevorzugten Ausführung
-
Gemäß den Grundsätzen der
Erfindung verwendet ein Puffer-Schaltkreis mit signalunabhängiger niedriger
Eingangskapazität „Boot-Strapping"-Techniken an dem
Eingangsbauteil, so dass der Kanalbereich des Eingangsbauteils unempfindlich
ist gegen die absolute Eingangsspannung an dem „Gate" des Eingangsbauteils. Ferner werden „Boot-Strapping"-Techniken dazu verwendet, lokale Rückkoppelungswege
einzurichten, um die Eingangskapazität an dem Eingangsbauteil erheblich
zu vermindern. Die Vorteile des Puffer-Schaltkreises sind, dass
sowohl der Betrag als auch die Varianz der Eingangskapazität des Puffer-Schaltkreises im
Vergleich zu herkömmlichen
Einrichtungen um mehrere Größenordnungen
gesenkt werden.
-
Der
Puffer-Schaltkreis mit geringer Eingangskapazität gemäß der Erfindung ist insbesondere
anwendbar in Analog-Digital-Wandlern (ADCs), insbesondere in ADCs
mit Stromeingang, die einen zu digitalisierenden Eingangsstrom mit
niedrigem Pegel empfangen. Der Puffer-Schaltkreis gemäß der Erfindung
kann mit einem Integrator gekoppelt werden, um einen Ladungsausgleichs-Modulator
zu bilden, um das Front-Ende eines ADCs mit Stromeingang zu bilden.
Der resultierende ADC mit Stromeingang zeigt einen sehr niedrigen
Eingangsstrom-Offsetfehler. Der Puffer-Schaltkreis gemäß der Erfindung
eliminiert die dominanten Fehlerquellen in herkömmlichen Puffer-Schaltkreisen,
welche sich aus Variationen in der Eingangskapazität des Puffers
abhängig
von der Eingangssignalspannung ergeben, die sich dann an dem Eingang
als ein Offset-Stromfehler widerspiegeln. Stark verringerte Änderungen in
der Eingangskapazität
des Puffer-Schaltkreises bei Veränderung
der Eingangsspannung bewirken zwangsläufig, dass wesentlich weniger
Ladung aus dem Rückkoppelungskondensator
des Integrators gezogen wird. Die Genauigkeit des ADC wird dadurch
erheblich verbessert.
-
Gemäß einem
weiteren Aspekt der Erfindung wird ein Verfahren zum Ladungsausgleich
eines ladungsbasierten ADC realisiert, um Spannungsfehler zu reduzieren,
die sich aus Eingangsstrom-Offsetfehlern des ADC ergeben. Das Ladungsausgleichsverfahren
gemäß der Erfindung
realisiert eine nahezu perfekte Auslöschung von entgegengesetzten
Spannungssockeln, die in den aktiven Schaltbauteilen des Integrators
erzeugt werden, so dass der Spannungsfehler am Ausgang der Integratorstufe
erheblich reduziert wird. Das Reduzieren des Spannungsfehlers am
Ausgang der Integratorstufe ist äquivalent
zu einer Reduzierung des Eingangsstrom-Offsetfehlers des ADC mit
Stromeingang.
-
1 ist
ein schematisches Schaltbild eines herkömmlichen Ladungsausgleichs-Modulators, der dazu
verwendet werden kann, das Front-Ende eines ADC mit Stromeingang
zu bilden. Mit Bezug auf 1 umfasst ein Ladungsausgleichs-Modulator 100 einen
Integrator 110, einen Puffer 118, der mit dem
Ausgangsknoten integ_out (Knoten 114) des Integrators verbunden
ist, und einen ladungserzeugenden Rückkoppelungs-DAC (Digital-Analog-Wandler) 103.
Der ladungserzeugende Rückkoppelungs-DAC 103 ist
mit dem Integrator 101 über
einen Kondensator Cdac verbunden. In dem Ausführungsbeispiel, das in 1 gezeigt
ist, wird der Integrator 101 durch einen Eingangs-Kondensator
Cin, einen Operationsverstärker 112 und
einen Akkumulations-Kondensator Caccum gebildet. Der Integrator 101 empfängt ein analoges
Eingangssignal von einem Eingangs-Sensor 102, wobei das
Eingangssignal ein Wechselstrom (AC) ist, der über den Eingangs-Kondensator
Cin an den invertierenden Eingangsanschluss des Verstärkers 112 gekoppelt
wird. Der Akkumulations-Kondensator Caccum ist über den Verstärker 112 schaltbar angeschlossen.
In 1 bezeichnet der Kondensator Co die Ausgangskapazität des Verstärkers 112, während der
Kondensator C2 die Eingangskapazität des Puffers 118 bezeichnet.
Man wird verstehen, dass die Kondensatoren Co und C2 nicht diskrete Kondensatorelemente
sind, sondern vielmehr die Ersatzkapazität darstellen, die sich an den
jeweiligen Anschlüssen
ergibt.
-
Wenn
der Ladungsausgleichs-Modulator 100 als das Front-Ende
eines Stromeingangs-ADC verwendet
wird, arbeitet der ADC ausschließlich in den Integrations-
und Auto-Zero-Phasen.
Mit aktiven Bauteilen realisierte Schalter S2 und S3 werden dazu verwendet,
den Integrator 101 über
die Taktphasen zu konfigurieren, um die Integrations- und Auto-Zero-Funktionen auszuführen. Wenn
insbesondere der Schalter S2 geschlossen und der Schalter S3 offen ist,
ist der Verstärker 112 kurz
geschlossen, und der Integrator 101 führt die Auto-Zero-Funktion aus. Während der
Auto-Zero-Funktion tastet der Integrator 101 den Eingangsspannungs-Offset
ab und speichert die Offset-Spannung in dem Kondensator Cin. Wenn
dann der Schalter S2 geöffnet
und der Schalter S3 geschlossen ist, wird die Integration des Eingangsstroms
Iin, der durch Cin fließt,
aktiviert.
-
Die
Quelle des interessierenden Eingangsstrom-Offsetfehlers stammt hier
aus der Kanalladung der mit aktiven Bauteilen realisierten Schalter
S2 und S3. 2(a) bis 2(d) zeigen
die Konfiguration des Integrators 101 der 1 und
die resultierende Impedanz, wenn der Integrator für die Integrations- und
Auto-Zero-Phasen mittels der Schalter S2 und S3 umkonfiguriert wird.
Die Schalter S2 und S3 werden durch nicht überlappende Taktsignale gesteuert. Zu
einer Zeit t1 (2(a)) ist der Schalter S3 bereits während der
vorhergehenden Taktphase offen und der Schalter S2 öffnet. Zu
einer Zeit t2 (2(b)) wird dann der Schalter
S3 geschlossen, um den Integrator in der Integrationsphase zu konfigurieren.
Der Verstärker
ist in einer negativen Rückführungsschleife mit
dem Akkumulations-Kondensator Caccum verbunden um den Eingangsstrom
zu integrieren. Zu einer Zeit t3 (2(c)) öffnet der
Schalter S3. Schließlich
wird zu einer Zeit t4 (2(d))
der Schalter geschlossen, um die Auto-Zero-Funktion des Integrators
auszuführen.
Der Betrieb des Modulators setzt sich fort, indem zu der Konfiguration
der Zeit t1 zurückgekehrt
wird, um den Integrator für
die Integrationsfunktion vorzubereiten.
-
Wenn
der Schalter S2 zu der Zeit t1 öffnet, muss
die zuvor in dem Kanal des aktiven Bauteils gehaltene Ladung zum
Vorsehen eines leitenden Wegs durch den mit dem aktiven Bauteil
realisierten Schalter den Kanalbereich vollständig verlassen, um jede Konduktanz
durch den Schalter in seinem beabsichtigten ausgeschalteten Zustand
zu eliminieren. Wenn die Ladung den Kanal des Schalter S2 verlässt, geht ein
Teil der Kanalladung in den Knoten 110 am Eingang des Integrators,
während
der Rest der Kanalladung in den Knoten 116 am Ausgang des
Verstärkers 112 geht.
-
In
der vorliegenden Darstellung wird angenommen, dass der Schalter
S2 als ein aktives NMOS-Bauteil mit Elektronen als Kanalladung realisiert
ist. Die in den Knoten 110 eintretende Ladung ist daher
negativ, und dieser Strom wird von dem Kondensator Caccum absorbiert.
Die durch den Akkumulations-Kondensator Caccum fließende Ladung
erzeugt einen positiv werdenden Spannungssockel an dem Knoten 114,
der der zeitkontinuierliche Integrator-Ausgangsknoten ist. Diese
Zunahme der Spannung lässt
sich von Änderungen
der Spannung aufgrund des von dem Eingangs-Sensor bei Cin empfangenen
Eingangsstroms, der von dem Integrator integriert wurde, nicht unterscheiden.
Als Folge wird ein Eingangsstrom-Offsetfehler
an dem Ausgangsknoten 114 des Integrators eingeführt.
-
Dieser
Eingangsstrom-Offsetfehler kann mithilfe des mit aktiven Bauteilen
realisierten Schalters S3 klein gehalten werden. Wenn der Schalter
S3 öffnet,
erzeugt er einen negativ werdenden Spannungssockel an dem Knoten 114 unter
der Annahme, dass der Schalter S3 ein NMOS-Bauteil ist, dessen Kanal im
Einschaltzustand Elektronen akkumuliert. Diese zwei Effekte haben
entgegengesetzte Vorzeichen. Wenn die von den Schaltern S2 und S3
erzeugten Spannungssockel in ihrem Betrag gleich gemacht werden
können,
kann der resultierende Netto-Spannungsfehler an dem integrierten
Ausgangsknoten 114 klein gehalten werden. Da dies der Ausgang
der Integratorstufe ist, entspricht eine Reduzierung des Spannungsfehlers
an dem Integratorausgang einer Verringerung des Eingangsstrom-Offsetfehlers,
weil der Ausgangs-Integrator im Idealfall nur eine Funktion des
Eingangsstroms ist.
-
Gemäß den Grundsätzen der
Erfindung wird ein Puffer-Schaltkreis dazu konfiguriert, eine nahezu perfekte
Auslöschung
der einander entgegengesetzten Spannungssockel, welche von den mit
aktiven Bauteilen realisierten Schalter in dem Integrator eines
Ladungsausgleichs-Modulators erzeugt werden, zu erreichen, indem
die Eingangskapazität
des Puffer-Schaltkreises
sowohl konstant als auch sehr klein gemacht wird. Als eine Folge
wird der Eingangsstrom-Offsetfehler des Ladungsausgleichs-Modulators
auf niedrigere Pegel reduziert, als zuvor erreichbar waren. Wenn
der Ladungsausgleichs-Modulator mit dem Puffer-Schaltkreis gemäß der Erfindung dazu verwendet
wird, das Front-Ende eines Stromeingangs- ADC zu bilden, kann der ADC merkliche
Verbesserungen hinsichtlich der Genauigkeit und Auflösung der
Analog-Digital-Wandlung erreichen, weil der Eingangsstrom-Offsetfehler
klein ist.
-
3 ist
ein schematisches Schaltbild eines Ladungsausgleichs-Modulators
mit einem Puffer-Schaltkreis gemäß einer
Ausführung
der Erfindung. Der Ladungsausgleichs-Modulator der 3 kann dazu
verwendet werden, das Front-Ende eines Stromeingangs-ADC zu bilden, um
ein ADC mit hoher Wandlungsgenauigkeit und hoher Auflösung zu realisieren. Ähnliche
Elemente in den 1 und 3 sind mit
denselben Bezugszeichen bezeichnet, um die Erörterung zu vereinfachen. Mit
Bezug auf 3 umfasst ein Ladungsausgleichs-Modulator 200 einen
Integrator 101 und einen Puffer 218, der mit dem
Ausgangsknoten integ_out (Knoten 114) des Integrators verbunden
ist. Der Integrator 101 wird durch einen Eingangs-Kondensator
Cin, einen Operations-Verstärker 112 und
einen Akkumulations-Kondensator
Caccum gebildet. Der Integrator 101 empfängt ein
analoges Eingangssignal von einem Eingangs-Sensor 102,
wobei das Eingangssignal über
den Eingangs-Kondensator Cin mit dem invertierenden Eingangsanschluss
des Verstärkers 112 Wechselstrom-gekoppelt
ist. Der Modulator 200 kann dazu verwendet werden, eine
Vielzahl analoger Signalquellen abzutasten und zu digitalisieren.
Der Eingangs-Sensor 102 stellt somit ein Erfassungselement
dar, das sich für
den zu messenden Parameter eignet. Der Akkumulations-Kondensator
Caccum ist über
dem Verstärker 112 schaltbar
angeschlossen. In 3 bezeichnet der Kondensator
Co die Ausgangskapazität
des Verstärkers 112,
während
der Kondensator C2 die Eingangskapazität des Puffers 218 bezeichnet.
Man wird verstehen, dass die Kondensatoren Co und C2 nicht diskrete
Kondensatorelemente sind, sondern vielmehr die Ersatzkapazität an den
jeweiligen Anschlüssen
darstellen.
-
Der
Integrator 101 umfasst ferner mit aktiven Bauteilen realisierte
Schalter S2 und S3 zum Konfigurieren des Integrators, um während verschiedener Taktphasen
entweder in dem Integrations-Modus oder in dem Auto-Zero-Modus zu
arbeiten. Wenn insbesondere der Schalter S2 geschlossen und der Schalter
S3 offen ist, wird der Verstärker 112 kurz
geschlossen, und der Integrator 101 führt die Auto-Zero-Funktion
aus. Während
der Auto-Zero-Funktion tastet
der Integrator 101 den Eingangsspannungs-Offset ab und
speichert die Offset-Spannung in
dem Kondensator Cin. Wenn der Schalter S2 geöffnet und der Schalter S3 geschlossen
ist, wird die Integration des Eingangsstroms Iin, der durch Cin fließt, aktiviert.
-
Der
Puffer-Schaltkreis 218 ist ein Puffer-Schaltkreis mit niedriger
Eingangskapazität,
wobei sich die Eingangskapazität
nicht mit den Betriebsbedingungen ändert. Spezieller ändert sich
die Eingangskapazität
des Puffer-Schaltkreises 218 nicht mit der Eingangsspannung
am Eingangsanschluss des Puffers. Bei seiner Verwendung zum Bilden
eines Ladungsausgleichs-Modulators 200 ist
der Puffer-Schaltkreis 218 entscheidend für die Reduzierung des
Eingangsstrom-Offsetfehlers des Modulators. Wie oben beschrieben,
bezeichnet der Eingangsstrom-Offsetfehler den Wert des digitalen
Ausgangssignals des Modulators oder des ADC, wenn der tatsächliche
Eingangsstrom Null ist. Der Puffer-Schaltkreis 218 mit
niedriger Eingangskapazität
dient dazu, das Einbringen von von Null verschiedenen Ladungspaketen
von den mit aktiven Bauteilen realisierten Schaltern in dem Integrator 101 eng
zu steuern, um eine nahezu perfekte Auslöschung der von den Schaltern
in dem Integrator 101 erzeugten entgegengesetzten Spannungssockels
zu erreichen.
-
Es
gibt vier Faktoren, welche die Fehler aufgrund eingebrachter Ladung
und den resultierenden Grad an Auslöschung der Fehler durch entgegengesetzte
Spannungssockel in dem Integrator 101 bestimmen. Der erste
Faktor ist der Betrag der Ladung in dem Kanalbereich jedes mit aktiven
Bauteilen realisierten Schalters, einschließlich der Fähigkeit, den Betrag der Kanalladung über der
Zeit, Temperatur und Prozess vorherzusagen und zu steuern. Der zweite
Faktor ist die Aufteilung der Kanalladung in jedem mit aktiven Bauteilen
realisierten Schalter zwischen seinen Anschlüssen einschließlich der
Steuerbarkeit und Wiederholbarkeit dieser Ladungsaufteilung. Der
dritte Faktor ist der Abgleich der auf entgegengesetzter Ladungsinjektion
basierenden Spannungssockelfehler, was wenigstens eine Funktion der
physischen Abmessung und Betriebspunkte der mit aktiven Bauteilen
realisierten Schalter S2 und S3 ist. Schließlich betrifft der vierte Faktor
die Änderung jeder
der oben genannten drei Faktoren mit Änderungen in den Signalspannungen,
die am Ausgangsanschluss (Knoten 114) des Integrators auftreten.
-
Von
den vier Faktoren ist der letzte Faktor die dominierende Fehlerquelle.
Insbesondere die Aufteilung der Kanalladung in jedem der mit aktiven
Bauteilen realisierten Schalter S2, S3, wenn der Schalter geöffnet wird,
hängt fast
vollständig
von den Werten und dem Werteverhältnis
der Kapazitäten,
die an den beiden Anschlüssen
der mit aktiven Bauteilen realisierten Schalter auftreten, für schnelle
Schaltbedingungen ab. Die hier interessierenden Kapazitäten umfassen
die Eingangskapazität
C2 des Puffer-Schaltkreises mit hoher Impedanz. Im Allgemeinen umfasst
ein Puffer-Schaltkreis ein aktives Eingangsbauteil, wie einen PMOS- oder NMOS-Transistor,
wobei der Gate-Anschluss des aktiven Eingangsbauteils so ange schlossen
ist, dass er die Eingangsspannung für den Puffer-Schaltkreis empfangt.
Die Eingangskapazität
eines Puffer-Schaltkreises ist daher die Gate-Kapazität des aktiven
Eingangsbauteils.
-
Es
ist für
den Fachmann bekannt, dass die Gate-Kapazität eines aktiven MOS-Bauteils
mit den Vorspannbedingungen des MOS-Bauteils stark variiert. 5a zeigt die Eingangs(Gate)-Kapazität eines herkömmlichen
Puffer-Schaltkreises über
einem Bereich von Eingangsspannungen und über verschiedenen Betriebstemperaturen.
Wie in 5(a) gezeigt, wird eine Änderung
der Eingangskapazität
des Puffer-Schaltkreises von mehr als 90% wahrgenommen, wenn sich
die Differenz-Eingangsspannung von 10 μVolt auf 1 Volt ändert. In
der Darstellung des Standes der Technik gemäß 5(a) variiert
die Eingangskapazität
des herkömmlichen
Puffer-Schaltkreises um bis zu 3,25 pF.
-
Mit
Bezug auf 1: Da die Puffer-Eingangskapazität, die als
C2 bezeichnet ist, die Gesamtkapazität, welche an den floatenden
Ausgangsknoten 114 wahrgenommen wird, um einen sehr großen Betrag
verändert,
wird die Aufteilung der Kanalladung in dem mit aktiven Bauteilen
realisierten Schalter S3 zwischen den zwei Anschlüssen des Schalters
dann, wenn der Schalter vom eingeschalteten Zustand (geschlossen)
in den ausgeschalteten Zustand (offen) geht, stark beeinflusst werden,
wodurch der Grad der mangelnden Übereinstimmung der
Sockelspannungen und somit die Auslöschung der Fehler durch die
einander entgegengesetzten Polaritätssockel stark verändert wird.
-
Wenn
die Spannung zwischen den Spannungssockeln unterschiedlich ist,
verbleibt ein Rest dieser nicht ausgeglichenen Spannungssockel an dem
Ausgangsanschluss 114. Der Ausgangsspannungsfehler ist äquivalent
einem Eingangsstrom-Offsetfehler, weil der zur Ladung, Q, äquivalente
Wert sowohl definiert ist als C·V als auch als ∫I∂t. Für einen gegebenen
Ausgangsspannungsfehler ΔV,
multipliziert mit der Kapazität
Caccum, ist das Ergebnis gleich dem Produkt
des Offset-Stroms Ioffset mit Δt (wobei Δt die Wandlungszeit
bezeichnet). Der Offsetstrom ergibt sich somit zu Ioffset =
Caccum·ΔV/Δt.
-
Da
sowohl die Kapazität Caccum als auch Δt Parameter auf Systemebene
und keine Designvariablen sind, kann der Eingangsstrom-Offsetfehler
Ioffset nur dadurch reduziert werden, dass
der Eingangsspannungsfehler ΔV
soweit wie möglich
minimiert wird. Erfindungsgemäß wird ein
Puffer-Schaltkreis so aufgebaut, dass sowohl der absolute Betrag
der Puffer-Eingangskapazität C2 als
auch die Variation der Puffer-Eingangskapazität mit der Signal spannung an deren
Eingangsanschluss (d. h. ∂C2/∂V) im Verhältnis zu
den Werten, die in herkömmlichen
Puffer-Schaltkreisen erreicht werden, um mehrere Größenordnungen
reduziert werden. In anderen Worten ist die Eingangskapazität des Puffer-Schaltkreises niedrig
und wird auch konstant gehalten, unabhängig von dem Wert der Puffer-Eingangsspannung
und den Betriebsbedingungen, wie dem Herstellungsprozess, Temperatur
und Versorgungsspannungsänderungen.
-
Der
detaillierte Aufbau des Puffer-Schaltkreises gemäß einer Ausführung der
Erfindung ist im Folgenden beschrieben. Wie in 3 gezeigt,
umfasst der Puffer-Schaltkreis 218 in einer Ausführung einen ersten
Eingangsanschluss 222, der eine Eingangsspannung empfangt,
einen zweiten Eingangsanschluss 224, der eine Gleichtakt-Spannung
Vcm (common mode) empfängt,
und einen Ausgangsanschluss 226, der die gepufferte Ausgangsspannung liefert.
Der Puffer-Schaltkreis 218 empfängt auch Vorspannungsströme zur Unterstützung seines
Betriebs. Die Gleichtakt-Spannung Vcm ist eine Bezugs-Gleichspannung.
In der vorliegenden Ausführung
ist der Puffer 218 ein invertierender Puffer mit einem
Verstärkungsfaktor
von –K,
wobei K eine ganze Zahl oder eine Bruchzahl ist. In anderen Ausführungen
kann der Puffer 218 als nicht invertierender Puffer ausgebildet
sein. In der in 3 gezeigten Ausführung hat
der Puffer-Schaltkreis 218 ferner einen einpoligen Ausgang 226.
In anderen Ausführungen kann
der Puffer-Schaltkreis gemäß der Erfindung
Differenz-Ausgangssignale
liefern.
-
4 zeigt
ein schematisches Schaltbild des Puffer-Schaltkreises gemäß einer
Ausführung der
Erfindung. Mit Bezug auf 4 umfasst ein Puffer-Schaltkreis 318 einen
ersten Eingangsanschluss 322, der die Eingangsspannung
Vin empfängt
und einen zweiten Eingangsanschluss 324, der die Gleichtakt-Eingangsspannung
Vcm empfangt. In der vorliegenden Ausführung liefert der Puffer-Schaltkreis 318 Differenz-Ausgangssignale
Outin und Outp an den Ausgangsanschlüssen 326a und 326b.
In der vorliegenden Ausführung
umfasst der Puffer-Schaltkreis 318 zwei identische Halb-Schaltkreise,
wobei jeder Halb-Schaltkreis einen PMOS-Source-Folger (Transistor
M4 oder M9), einen NMOS-Transkonduktanz-Verstärker (Gm), (Transistor M23
oder M24), der ebenfalls als ein Source-Folger arbeitet, um die Drain-Source-Spannung Vds
an den PMOS-Eingangstransistoren M4, M9 konstant zu halten, und ein
PMOS-Folded-Cascode-Bauteil (Transistor M5 und M8). Jeder Halb-Schaltkreis
wird von Vorspannungs-Stromquellen vorgespannt und liefert eines der
Differenz-Ausgangssignale. Die NMOS-Transistoren M26 und M27 dienen
als Ausgangslastbauteile für
die Differenzausgangssignale Outin und Outp.
-
Der
Puffer-Schaltkreis 218 umfasst einen PMOS-Transistor M4
als das aktive Eingangsbauteil. Die Kernidee des Puffer-Schaltkreises
ist das Urladen (Boot-Strap) des PMOS-Eingangsbauteils, so dass die Body-Source-Spannung
Vbs, die Drain-Source-Spannung Vds, der Drain-Source-Strom Ids (und
daher die Gate-Source-Spannung Vgs) unabhängig von dem Eingangssignal
am Gate des PMOS-Eingangsbauteils sind. Dadurch erfährt das
PMOS-Eingangsbauteil
keine Betriebsänderung seiner
Vorspannung durch Spannung und Strom. Der Kanalbereich des PMOS-Eingangsbauteils
wird auf konstanten Betriebsbedingungen gehalten, wobei sowohl die
Kanalladung als auch die Verarmungsladung unempfindlich gegen die
absolute Eingangsspannung an dem Gate des PMOS-Eingangsbauteils sind.
-
Die
Eingangskapazität
des Puffer-Schaltkreises 318 ist die an dem Gate-Anschluss
des PMOS-Transistors M4, der das aktive Eingangsbauteil des Puffer-Schaltkreises 318 ist,
wahrgenommene Kapazität.
Die tatsächliche
effektive Eingangskapazität
ist nicht gleich der Gate-Kapazität des Eingangstransistors,
Cgs, sondern sie ist gleich Cgs multipliziert mit einem Faktor,
der gleich (1 – 1/Av)
ist, wobei Av die Spannungsverstärkung
von Gate zu Source des Transistors M4 ist. Da dieser Verstärkungsfaktor
annähernd
1 ist, ist die effektive Eingangskapazität zwei bis drei Größenordnungen
geringer als Cgs. Jede Änderung
im Betriebspunkt des Puffer-Schaltkreises kann die Gate-Eingangskapazität des Eingangstransistors
M4 verändern
und dadurch die effektive Eingangskapazität ändern. Drei Dinge, welche den
Betriebspunkt ändern,
sind: (1) Änderungen
des Stroms Ids (Drain-Source-Strom) des Eingangstransistors; (2) Änderungen
der Spannung Vds (Drain-Source-Spannung) des Eingangstransistors;
und (3) Änderung
der Spannung Vsb (Source-Body-Spannung) des Eingangstransistors.
-
In
dem Puffer-Schaltkreis 318 wird der Drain-Source-Strom
Ids des PMOS-Eingangstransistors
M4 mittels einer Stromquelle I11, die einen Strom I11 liefert, und
einer Stromquelle I21, die einen Strom I21 liefert, auf einen konstanten
Wert eingestellt. Die Stromquelle I21 ist mit dem Drain-Anschluss
des Eingangstransistors M4 verbunden. Die Source des Eingangstransistors
M4 wird von der Stromquelle I11 gespeist. Der Strom I11 ist geringer
als der Strom I21, der in den Drain von M4 gespeist wird. Aller überschüssiger Strom
von der Stromquelle I21, der nicht durch den Transistor M4 fließt, wird
somit von dem NMOS-Transistor M23, der eine Hälfte eines Transkonduktanz-Verstärkers bildet,
abgeleitet. Der Gate-Anschluss des NMOS-Transistors M23 ist mit dem
Source-Anschluss des Transistors M4 verbunden, sein Source-Anschluss
ist mit dem Drain-Anschluss des Transistors M4 verbunden, und sein Drain-Anschluss
empfängt
einen Vorspannungsstrom I31 von einer Stromquelle I31.
-
Der
tatsächliche
Wert des Stromes Ids für den
Transistor M4 wird durch den von der Stromquelle I11 gelieferten
Strom eingestellt, also dem Strom, der in den Source-Anschluss des
Transistors M4 geht. In der vorliegenden Ausführung hat der Strom I11 einen
Stromwert Ibias, wobei Ibias einen gegebenen Vorspannungsstromwert
bezeichnet, während der
Strom I21 einen Wert von 2·Ibias
hat. Durch Versorgen des Eingangsbauteils M4 mit dem Strom I11 und
durch Verwenden des Transistors M23 zum Ableiten allen überschüssigen Stroms
von der Stromquelle I21, der nicht durch das Eingangsbauteil M4 fließt, wird
der Drain-Source-Strom
Ids des Eingangsbauteils M4 konstant gehalten, und der Transistor
M4 erfährt
keine Änderungen
des Stromes Ids, selbst wenn sich die Gate-Spannung an dem Transistor
M4 ändert.
Dadurch wird die obige Bedingung (1), welche Änderungen in der Eingangskapazität des Transistors
M4 bewirkt, eliminiert.
-
Um
an dem Transistor M4 eine konstante Drain-Source-Spannung Vds aufrechtzuerhalten, wird
die Spannung Vds des Transistors M4 auf exakt den gleichen Wert
wie die Gate-Source-Spannung Vgs
des Transistors M23 gezwungen. Da der Transistor M23 selbst durch
einen Strom gespeist wird, welcher der Differenz von zwei Konstantstromquellen entspricht,
ist auch der Drain-Source-Strom Ids des Transistors M23 konstant,
was dazu beiträgt,
seine Spannung Vgs unabhängig
von der Eingangssignalspannung zu halten. Um die Spannung Vgs des
Transistors M23 von Änderungen
der Eingangsspannung zu isolieren, wird die Spannung Vds des Transistors M23
konstant gemacht. Dies wird dadurch erreicht, dass die Spannung
Vds des Transistors M23 gleich der Gate-Source-Spannung Vgs eines
PMOS-Transistors M5 gemacht wird, dessen Strom Ids durch eine feste
Stromquelle I31, die einen Strom I31 liefert, bestimmt wird. Die
Stromquelle I31 teilt ihren Strom zwischen dem NMOS-Transistor M23
und dem PMOS-Transistor M5. Da der Strom Ids des Transistors M23
jedoch bereits konstant eingestellt ist, ist auch der verbleibende
Teil des für
den Transistor M5 zur Verfügung
stehenden Stromes konstant. In der vorliegenden Ausführung hat
der Strom I31 einen Stromwert von 2·Ibias.
-
Durch
Einstellen der Gate-Source-Spannung des Transistors M23 auf einen
konstanten Wert wird auch die Drain-Source-Spannung Vds des Transistors
M4 auf einen konstanten Wert eingestellt. Die obige Bedingung (2),
welche Ändeurngen
in der Eingangskapazität
des Transistors M4 bewirkt, wird eliminiert.
-
In
dem Pufferschaltkreis 318 wird der Bulk oder Body des Eingangstransistors
M4 mit seinem Sourceanschluss kurzgeschlossen. Dadurch wird die Body-Source-Spannung
des Transistors M4 auf 0 Volt konstant gehalten. Diese Technik wird
allgemein als „Bootstrapping" bezeichnet, weil
die Bulk-Verbindung (Bootstrap) von der Spannung am Source-Anschluss des Transistors
M4 mitgeführt
wird. Die Bulk-Spannung folgt somit immer der Source-Spannung des
Transistors M4. Die obige Bedingung (3), welche Änderungen der Eingangskapazität des Transistors
M4 bewirkt, wird eliminiert.
-
Das
Bootstrapping wird ferner in anderen Schaltungsverbindungen in dem
Pufferschaltkreis 318 zum Verbessern des Betriebs des Pufferschaltkreises
eingesetzt. Zunächst
wird der Drain-anschluss des Transistors M4 an den Sourceanschluss des
Transistors M23 angebunden (Bootstrap). Der Drainanschluss des Transistors
M4 folgt somit dem Gateanschluss des Transistors M23, der mit dem Sourceanschluss
des Transistors M4 verbunden ist. Der Sourceanschluss des Transistors
M4 folgt der Gatespannung des Transistors M4, der das Eingangssignal
empfängt.
Als ein Ergebnis folgen alle vier Anschlüsse (Source, Drain, Gate und
Body) des Transistors M4 dem Eingangssignal Vin an dem Knoten 322.
Da der Transistor M4 keine Änderung
des Stroms Ids und keine Änderung
der Spannung Vds oder der Spannung Vbs erfährt, wenn sich das Eingangssignal ändert, ergibt
sich keine Änderung
der Eingangskapazitäten
des Transistors M4. Die Gate-Source-Kapazität Cgs des Transistors M4, auch
wenn sie erheblich ist, wird von dem Eingang nicht als Kapazität wahrgenommen,
weil die Gate-Source-Spannung der parasitären Kapazität Cgs konstant ist.
-
Zweitens
ist der Drainanschluss des Transistors M23 mit dem Sourceanschluss
des PMOS-Transistors M5 verbunden. Der Drainanschluss des Transistors
M23 wird somit an die Eingangsspannung über die Gate- und Source-Verbindungen
des PMOS-Transistors M5 angebunden (Bootstrap). Der Gateanschluss
des Transistors M5 ist mit dem Sourceanschluss des Transistors M23
verbunden (Knoten 350). Da die Spannung an dem Sourceanschluss
des Transistors M23 der Eingangsspannung folgt, folgt dann auch
der Drainanschluss des Transistors M23 der Eingangsspannung.
-
Drittens
wird der Bulk oder Body des Transistors M5 mit seinem Sourceanschluss
verbunden, so dass die Body-Source-Spannung Vbs des Transistors
M5 konstant auf 0 Volt eingestellt wird. Dadurch folgen die Gate-,
Source- und Bulkanschlüsse
des Transistors M5 alle gemeinsam dem Eingangssignal, das keine Änderung
der Spannung Vgs oder der Spannung Vsb erfährt.
-
Der
Transistor M5 dient in dem Pufferschaltkreis 318 drei unterscheidbaren
Funktionen. Zunächst
dient der Transistor M5 als Bootstrap für den Drainanschluss des Transistors
M23. Zweitens dient der Transistor M5 als Folded-Cascode für den Drainanschluss
des Transistors M23, wobei sich Änderungen
in dem momentanen Drainstrom des Transistors M23 bis zu dem Ausgangsanschluss
Outn (Knoten 326a) widerspiegeln. Schließlich dient
der Transistor M5 als Bootstrap für seinen eigenen Bulk-Anschluss.
-
Der
Transistor M23 dient in dem Pufferschaltkreis 318 zwei
Funktionen. Zunächst
dient der Transistor M23 als Bootstrap für die Drain-Source-Spannung
des Transistors M24. Zweitens dient der Transistor M23 als ein Transkonduktanzverstärker (Gm),
der in Verbindung mit seinem Gegenstück, Transistor M22, ein Differenzpaar
von Transistoren in Source-Schaltung
bildet.
-
Der
Transistor M4 dient in dem Pufferschaltkreis 318 ebenfalls
zwei Funktionen. Zunächst
dient der Transistor M4 zum Puffer und Weitergeben des Eingangssignals
Vin an den Gateanschluss des Transistors M23. Zweitens dient der
Transistor M4 als Bootstrap, der seinen eigenen Bulkanschluss mit seiner
eigenen Sourcespannung ansteuert.
-
Wie
oben beschrieben wird der Pufferschaltkreis 318 durch eine
symmetrische Kopie zweier identischer Halbschaltkreise gebildet,
wobei jeder Halbschaltkreis einen Source-Folger, eine Gm-Einrichtung und eine
Folded-Cascode-Einrichtung umfasst. Die obige Beschreibung erörtert den
ersten Halbschaltkreis mit dem Transistor M4 als Source-Folger,
dem Transistor M23 als Transkonduktanz-Verstärkereinrichtung und dem Transistor
M5 als Folded-Cascode-Einrichtung. Der zweite Halbschaltkreis in
dem Pufferschaltkreis 318 umfasst den Transistor M9 als
Sourcefolger, dem Transistor M22 als Transkonduktanz-Verstärkereinrichtung
und dem Transistor M8 als Folded-Cascode-Einrichtung. Der zweite
Halbschaltkreis ist auf dieselbe Weise aufgebaut und wird auf dieselbe
Weise betrieben wie der erste Halbschaltkreis und arbeitet auf die
selbe Weise, wobei der Transistor M9 die Gleichtaktspannung Vcm
empfängt.
-
In
dem Pufferschaltkreis 318 sind die NMOS-Gm-Bauteile M23
und M22 mit ihren Sources mit dem gemeinsamen Sourceknoten 350 verbunden.
Der gemeinsame Sourceknoten dient als eine Gleichtakt-Spannungsquelle,
die zum Anbinden (Bootstrap) sowohl der Drainanschlüsse der PMOS-Source-Folger
M4 und M9 als auch der Gateanschlüsse der PMOS-Folded-Cascode-Einrichtungen
M5 und M8 verwendet wird. Die so gebildeten zwei lokalen Rückführungswege
verbessern das Energieversorgungs-Unterdrückungsverhältnis (PSRR; power supply rejection
ratio) und das Gleichtakt-Unterdrückungsverhältnis (CMRR; common mode rejection
ratio) erheblich, wobei sie zusätzlich eine
große
Verringerung der erzielten Eingangskapazität sicherstellen. Durch die
in dem Schaltkreis angewandten Bootstrapping-Techniken werden sowohl der Betrag als
auch die Varianz der Eingangskapazität des Pufferschaltkreises um
mehrere Größenordnungen
gesenkt. Der Betrag und die Varianz der Eingangskapazität des Pufferschaltkreises
werden, und dies ist wichtig, unter allen Betriebsbedingungen gesenkt,
einschließlich
Variationen der Puffereingangsspannung, des Herstellungsprozesses,
der Temperatur und der Versorgungsspannung.
-
Zusammengefasst
ist das Ergebnis aller der Kontantstrom-Vorspannungs- und Bootstrapping-Techniken,
die in dem Volldifferenz-Pufferschaltkreis 318 umgesetzt
werden, dass die effektive Eingangskapazität des Puffers auf beinahe Null
reduziert wird. 5(b) zeigt die Eingangs(Gate)kapazität des Pufferschaltkreises
gemäß der Erfindung über einem
Bereich von Eingangsspannungen und bei verschiedenen Betriebstemperaturen.
Wie in 5(b) gezeigt, ist sowohl der
Betrag als auch die Varianz der Eingangskapazität des Pufferschaltkreises gemäß der Erfindung
um mehrere Größenordnungen
verringert. Tatsächlich
beträgt
die volle vertikale Skala der 5(b) nur
4% der vertikalen Skala der 5(a).
Im Vergleich zu dem herkömmlichen Pufferschaltkreis
ist somit die Eingangskapazität
des Pufferschaltkreises gemäß der Erfindung
vernachlässigbar.
-
6 zeigt
eine Realisierung des Pufferschaltkreises der 4 gemäß einer
Ausführung
der Erfindung auf Transistorebene. Entsprechende Elemente in den 4 und 6 sind
der Einfachheit halber mit denselben Bezugszeichen bezeichnet. Mit Bezug
auf 6 wird ein Eingangsstrom Iin an Stromspiegel in
dem Pufferschaltkreis 418 angelegt, um die verschiedenen
Konstantströme
zu erzeugen, die zum Vorspannen der Transistoren des Pufferschaltkreises
verwendet werden. Die Stromquelle I21 wird durch einen NMOS-Transistor
M25 gebildet. Die Stromquelle I22 wird durch einen NMOS-Transistor M24
gebildet. Die Stromquelle I11 wird durch die in Reihe geschalteten
PMOS-Transistoren M2 und M1 gebildet. Die Stromquelle I31 wird durch
die in Reihe geschalteten PMOS-Transistoren M3 und M7 gebildet.
Die Stromquelle I12 wird durch die in Reihe geschalteten PMOS-Transistoren
M15 und M0 gebildet. Die Stromquelle I32 wird durch die in Reihe
geschalteten PMOS-Transistoren M10 und M12 gebildet.
-
In
dem Pufferschaltkreis der 4 sind die Eingangsbauteile
PMOS-Transistoren mit einem entsprechenden NMOS-Transkonduktanzverstärker und
PMOS-Folded-Cascode-Einrichtungen.
Der Pufferschaltkreis gemäß der Erfindung
kann auch unter Verwendung von Transistoren der entgegengesetzten
Polarität
aufgebaut werden, wobei die angelegten Spannungs-/Strom-Polaritäten entsprechend
geändert
werden müssen. 7 zeigt
ein schematisches Schaltbild des Pufferschaltkreises gemäß einer
alternativen Ausführung
der Erfindung. Mit Bezug auf 7 ist der
Pufferschaltkreis 518 identisch mit dem Pufferschaltkreis 318 der 4,
abgesehen davon, dass der Pufferschaltkreis 518 eine komplementäre Version
des Pufferschaltkreises 318 ist. Das heißt, PMOS-Transistoren
sind durch NMOS-Transistoren ersetzt und umgekehrt. Der Pufferschaltkreis 518 illustriert
auch die Änderungen
der Spannungspolaritäten
entsprechend den Änderungen
des Transistortyps. In dem ersten Halbschaltkreis des Pufferschaltkreises 518 hat
die Stromquelle I111 einen Stromwert Ibias, wobei Ibias einen gegebenen
Vorspannungs-Stromwert bezeichnet. Die Stromquellen I121 und I131
haben jeweils einen Stromwert von 2·Ibias. Ähnlich hat in dem zweiten Halbschaltkreis
die Stromquelle I112 einen Stromwert Ibias, während die Stromquellen I122
und I132 jeweils einen Stromwert 2·Ibias haben.
-
In 7 ist
der Drainanschluss des Transistors M105 mit dem Drainanschluss des
Transistors M126 über
eine gestrichelte Linie verbunden dargestellt. Die gestrichelte
Verbindung bedeutet, dass in der tatsächlichen Umsetzung des Schaltkreises
einer oder mehrerer Cascoden-Transistoren an der Stelle der gestrichelten
Linie hinzugefügt
werden können. Diese
Cascoden-Transistoren sind in dem vereinfachten Schaltbild der 7 nicht
dargestellt.
-
In
dem Pufferschaltkreis der 4 sieht
der Pufferschaltkreis ein Differenzausgangssignal Outn und Outp
an den Ausgangsanschlüssen 326a und 326b vor.
In einigen anderen Anwendungen werden die Differenzausgangssignale
direkt als die Pufferausgangssignale verwendet. In anderen Anwendungen
ist ein einpoliger Ausgang erwünscht.
Gemäß einer
alternativen Ausführung
der Erfindung umfasst der Pufferschaltkreis gemäß der Erfindung einen Differenz-Einpol-Umwandlungsschaltkreis,
um entweder ein invertierendes oder ein nicht-invertierendes Pufferausgangssignal
zu liefern. 8 zeigt ein schematisches Schaltbild
einer Ausführung
eines Differenz-Einpol-Umwandlungsschaltkreises, der mit den Differenzausgangsanschlüssen des
Pufferschaltkreises der 4 verbunden werden kann, um ein
invertierendes Pufferausgangssignal VBoutI zu liefern. 9 zeigt
ein schematisches Schaltbild einer Ausführung eines Differenz-Einpol-Umwandlungsschaltkreises,
der mit den Differenz ausgangsanschlüssen des Pufferschaltkreises
der 4 verbunden werden kann, um ein nichtinvertierendes Pufferausgangssignal
VBout zu liefern.
-
In
den 8 und 9 bedeuten die gestrichelten
Linien, dass in der tatsächlichen
Realisierung des Schaltkreises einer oder mehrere Cascoden-Transistoren
an der Position der gestrichelten Linie hinzugefügt werden können. Der Einfachheit halber
sind die Cascoden-Transistoren
in dem Schaltbild der 8 und 9 nicht
gezeigt.
-
Ladungsausgleichsverfahren in einem ADC
-
Wie
oben beschrieben ist der Pufferschaltkreis mit niedriger Kapazität gemäß der Erfindung
besonders vorteilhaft, wenn er in einem Modulator zum Aufbauen eines
ladungsbasierten oder Stromeingangs-ADC verwendet wird. Mit Bezug
auf 3 wird der Pufferschaltkreis gemäß der Erfindung
mit dem Ausgangsanschluss eines Integrators verbunden, um einen
Ladungsausgleichs-Modulator als das Front-Ende eines Stromeingangs-ADC
zu bilden. Wenn der Pufferschaltkreis gemäß der Erfindung so eingesetzt
wird, erleichtert der Pufferschaltkreis 218 einen einmaligen
Ladungsausgleichsbetrieb in dem Modulator, um eine erhebliche Reduktion
der Spannungsfehler zu realisieren, die sich aus Eingangsstrom-Offsetfehlern
des ADC ergeben.
-
Gemäß einem
weiteren Aspekt der Erfindung verwendet ein Verfahren für den Ladungsausgleich
in einem ladungsbasierten ADC einen Pufferschaltkreis mit niedriger
Eingangskapazität,
der so angeschlossen ist, dass er die Ausgangsspannung des Integrators
empfängt.
Die Eingangskapazität
des Pufferschaltkreises ist ferner unabhängig von der Ausgangsspannung
des Integrators, d. h. die Eingangskapazität C2 (welche die Eingangskapazität des Pufferschaltkreises 218 bezeichnet) ändert sich nicht
mit der Ausgangsspannung des Integrators am Knoten 114.
Während
der Betrag der Kanalladung, die von den Schaltern S2 und S3 erzeugt
wird, gleich gemacht werden kann, indem die Schalter S2 und S3 geeignet
gemessen werden, hängt
die Aufteilung der Kanalladung der Schalter S2 und S3, wenn diese
geschlossen und geöffnet
werden, stark von der Kapazität
ab, welche an den Anschlüssen
der beiden Schalter wahrgenommen wird. Durch Eliminieren der Kapazitätschwankungen
der Eingangskapazität
C2 abhängig
von der Signalspannung an dem Ausgangsknoten des Integrators kann
die Aufteilung der Kanalladung der mit aktiven Bauteilen realisierten Schalter
S2 und S3 exakt abgeglichen werden, wodurch eine präzise Auslöschung der
zwei entgegengesetzten Spannungssockel, welche von den mit aktiven
Bauteilen realisierten Schalter S2 und S3 erzeugt werden, sichergestellt
werden kann.
-
Das
Ladungsausgleichsverfahren gemäß der Erfindung
stellt sicher, dass Spannungsfehler aufgrund der Aktivierung und
Deaktivierung der aktiven Schalter sich nicht an dem Ausgangsknoten
des Integrators aufbauen. Durch Eliminieren dieser Spannungsfehler,
die in Eingangsstrom-Offsetfehler des ADC resultieren, wird der
resultierende ADC einen sehr niedrigen Eingangsstrom-Offsetfehler
bei Änderungen
der Temperatur, der Versorgungsspannung und der Bauteilparameter
haben und die resultierende Genauigkeit und Leistungsfähigkeit
des ADS wird erheblich verbessert.
-
In
einer Ausführung
wird das Ladungsausgleichsverfahren in einem ladungsbasierten ADC
mit Hilfe eines Ladungsausgleichs-Modulators realisiert, der durch
einen Integrator und einen mit dem zeitkontinuierlichen Ausgang
des Integrators gekoppelten Puffer gebildet wird. Der Modulator
arbeitet mit wechselnden Integrations- und Auto-Zero-Phasen. Der Puffer
wird unter Verwendung eines Pufferschaltkreises mit niedriger Eingangskapazität realisiert,
wobei die Eingangskapazität
sich nicht mit der Eingangsspannung des Pufferschaltkreises ändert. Das
Ladungsausgleichsverfahren gemäß der Erfindung
bewirkt, dass ein negativ werdender Spannungssockel von einem ersten
mit aktiven Bauteilen aufgebauten Schalter an dem zeitkontinuierlichen
Ausgang des Integrators während
der Auto-Zero-Phase erzeugt wird. Das Verfahren bewirkt ferner,
dass ein positiv werdender Spannungssockel durch einen zweiten mit
aktiven Bauteilen gebildeten Schalter an dem zeitkontinuierlichen
Ausgang des Integrators während
der Integrationsphase erzeugt wird. Die beiden Spannungssockel sind
einander im Vorzeichen entgegengesetzt und im Betrag gleich, und
zwar bei allen Betriebsbedingungen. Die Betriebsbedingungen umfassen
verschiedene Ausgangsspannungen des Integrators, Schwankung des
Herstellungsprozesses, der Temperatur und der Versorgungsspannung.
-
Der
resultierende Netto-Spannungsfehler wird dadurch sehr klein gehalten.
Das Ladungsausgleichsverfahren gemäß der Erfindung realisiert
eine nahezu perfekte Auslöschung
dieser entgegengesetzten Spannungssockel, so dass der Spannungsfehler
an dem Ausgang der Integratorstufe erheblich reduziert wird. Das
Reduzieren des Spannungsfehlers an dem Ausgang der Integratorstufe
entspricht einer Reduzierung des Eingangsstrom-Offsetfehlers des
Stromeingangs-ADC.
-
Die
obige detaillierte Beschreibung dient zur Illustrierung spezieller
Ausführungen
der Erfindung und soll diese nicht begrenzen. Zahlreiche Modifikationen
und Variationen innerhalb des Bereichs der Erfindung sind möglich. Der
Pufferschaltkreis gemäß der Erfindung
kann z. B. mit einem Integratorschaltkreis verwendet werden, um
einen Ladungsausgleichs-Modulator
zu bilden. Der Aufbau des Integrators ist für die Realisierung der Erfindung
unkritisch. Die Erfindung wird durch die Ansprüche definiert.