CN111865307B - 噪声整形模数转换器 - Google Patents

噪声整形模数转换器 Download PDF

Info

Publication number
CN111865307B
CN111865307B CN202010656603.2A CN202010656603A CN111865307B CN 111865307 B CN111865307 B CN 111865307B CN 202010656603 A CN202010656603 A CN 202010656603A CN 111865307 B CN111865307 B CN 111865307B
Authority
CN
China
Prior art keywords
switch
analog
switching tube
integrator
source follower
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN202010656603.2A
Other languages
English (en)
Other versions
CN111865307A (zh
Inventor
钱超超
邱雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongji University
Original Assignee
Tongji University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongji University filed Critical Tongji University
Priority to CN202010656603.2A priority Critical patent/CN111865307B/zh
Publication of CN111865307A publication Critical patent/CN111865307A/zh
Application granted granted Critical
Publication of CN111865307B publication Critical patent/CN111865307B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明提供一种噪声整形模数转换器，所述噪声整形模数转换器包括基于开环式源极跟随器的积分器；量化器，所述量化器的输入端与所述积分器的输出端耦合；数模转换反馈电路，所述量化器的输出端通过所述数模转换反馈电路与所述积分器的输入端耦合；其中，所述积分器的输入端接收模拟输入信号，所述量化器的输出端输出数字输出采样流。本发明的噪声整形模数转换器，在实现高精度转化的同时减小了功耗，提高能效。

Description

噪声整形模数转换器
技术领域
本发明属于集成电路设计技术领域，特别是涉及一种噪声整形模数转换器。
背景技术
噪声整形模数转换器在信号处理当中起到了非常重要的作用。在音频、视频等领域需要大量的数据转换器。随着工艺的不断发展，集成电路的尺寸和偏压不断减小，模拟器件的精度和动态范围也不断降低，实现高分辨率的噪声整形模数转换器(analogue-to-digital converter，简称ADC)越来越难。而Delta-sigma ADC由于不需要采用采样保持电路，电路规模小，可以实现较高的分辨率，因此在高精度领域得到了广泛的应用。
Delta-sigma调制技术自上世纪六十年代诞生以来，经过多年的研究，现在已经成为集成电路系统中实现高精度模数转换接口电路的主流技术。而Delta-sigma ADC则以Delta-sigma调制器为主体，结合应用过采样技术和噪声整形技术，能够把量化噪声推到高频处，从而显著地提高数据转换器的信噪比。
然而传统的Delta-sigma ADC存在功耗过高的缺点，特别是积分器中的运算跨导放大器(operational transconductance amplifier，简称OTA)功耗较高。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种噪声整形模数转换器，用于解决现有技术中Delta-sigma ADC功耗过高的技术问题。
为实现上述目的及其他相关目的，本发明提供一种噪声整形模数转换器，所述噪声整形模数转换器包括：
基于开环式源极跟随器的积分器；
量化器，所述量化器的输入端与所述积分器的输出端耦合；
数模转换反馈电路，所述量化器的输出端通过所述数模转换反馈电路与所述积分器的输入端耦合；
其中，所述积分器的输入端接收模拟输入信号，所述量化器的输出端输出数字输出采样流。
在一可选实施例中，所述量化器包括单比特量化器或多比特量化器。
在一可选实施例中，所述量化器为10比特量化器。
在一可选实施例中，所述积分器包括开关电容电路、一对源极跟随器以及共模反馈电路。
在一可选实施例中，所述积分器中，第一开关的一端接正相模拟输入信号，所述第一开关的另一端与第六开关的一端以及第一电容的一端连接，所述第一电容的另一端与第二开关的一端以及第五开关的一端连接；所述第二开关的另一端与所述共模反馈电路的输出端以及第三开关的一端连接，所述第三开关的另一端与第二电容的一端以及第七开关的一端连接，第四开关的一端接反相模拟输入信号，所述第四开关的另一端与第八开关的一端以及所述第二电容的另一端连接，所述第五开关的一端与第三电容的一端以及正相源极跟随器的输入端连接，所述第三电容的另一端接地，所述第六开关的另一端与所述正相源极跟随器的输出端以及所述共模反馈电路的输入端连接，所述第七开关的另一端与第四电容的一端以及反相源极跟随器的输入端连接，所述第四电容的另一端接地，所述第八开关的另一端与所述反相源极跟随器的输出端以及所述共模反馈电路的输入端连接；其中，所述正相源极跟随器的输出端作为所述积分器的正相输出端，所述反相源极跟随器的输出端作为所述积分器的输出端。
在一可选实施例中，所述第一电容和所述第二电容的电容值相等；所述第三电容和所述第四电容的电容值相等。
在一可选实施例中，所述积分器由两相非重叠时钟控制，其中，所述第一-第四开关由所述两相非重叠时钟中的一个时钟控制，所述第五-第八开关由所述两相非重叠时钟中的另一时钟控制。
在一可选实施例中，所述源极跟随器包括相互耦合的主源极跟随器和子源极跟随器。
在一可选实施例中，所述子源极跟随器包括第一开关管和第二开关管；所述主源极跟随器包括第三开关管、第四开关管及第五开关管；其中，所述第一开关管的栅极接第一栅极电压，所述第一开关管的漏极接供电电源，所述第一开关管的源极连接所述第二开关管的漏极和所述第三开关管的栅极；所述第二开关管的栅极接所述模拟输入信号，所述第二开关管的源极接地；所述第三开关管的漏极接供电电源，所述第三开关管的源极与所述第四开关管的漏极连接；所述第四开关管的栅极接所述模拟输入信号，所述第四开关管的源极连接至所述第五开关管的漏极，同时作为输出端；所述第五开关管的栅极接第二栅极电压，所述第五开关管的源极接地。
在一可选实施例中，所述噪声整形模数转换器还包括累加器；
所述量化器的输出端通过所述数模转换反馈电路与所述累加器的输入端耦合；
所述累加器被配置成接收所述模拟输入信号和所述数模转换反馈电路的反馈信号并做相减后输入到所述积分器的输入端。
在一可选实施例中，所述数模转换反馈电路采用数据权重平均算法。
本发明的噪声整形模数转换器，用基于源极跟随器的积分器代替了传统的基于OTA的积分器，从而在实现高精度转化的同时减小了功耗，提高能效；
本发明的噪声整形模数转换器，由于采用了多比特量化(例如10比特量化)，在采用了一阶的简单结构下保证了ADC的精度；
当然，实施本发明的任一产品并不一定会同时达到以上所述的所有优点。
附图说明
图1显示为本发明的噪声整形模数转换器的结构示意图。
图2显示为本发明的噪声整形模数转换器的积分器的电路图。
图3显示为本发明的噪声整形模数转换器的积分器的时序图。
图4显示为本发明的源极跟随器的电路图。
图5显示为本发明的积分器功能仿真图。
图6显示为本发明的噪声整形模数转换器的FFT图。
元件标号：
1-累加器，2-积分器，3-量化器，4-数模转换反馈电路，21a-正相源极跟随器，21b-反相源极跟随器，22-共模反馈电路，211-主源极跟随器，212-子源极跟随器。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。需要说明的，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，组件布局形态也可能更为复杂。
请参阅图1，本发明的实施例介绍一种基于开环式源极跟随积分器的高能效的Delta-Sigma模数转换器(analog-to-digital Converter，简称ADC)，响应于模拟输入信号而转化为数字输出采样流，Delta-Sigma ADC也称为噪声整形ADC或者过采样ADC。其中，图1示出了本发明的Delta-Sigma ADC的结构示意图；图2示出了本发明的Delta-Sigma ADC的积分器2的电路图；图3示出了本发明的Delta-Sigma ADC的积分器2的时序图；图4示出了本发明的源极跟随器的电路图。
请参阅图1，在本发明中，所述Delta-Sigma ADC分为3个部分，基于开环式源极跟随器的积分器2；量化器3以及数模转换反馈电路4(以下简称DAC反馈电路4)。
图2示出了本发明的Delta-Sigma ADC的积分器2的电路图。请参阅图2，在本发明中，所述积分器2例如可采用基于开环式源极跟随器的积分器2，其效果类似于环路滤波器，对于输入信号是一个低通滤波器，但对于量化噪声来说，则相当于一个高通滤波器，同时由于采用了源极跟随器作为运放，大大减小了功耗。所述积分器2包括开关电容电路、正相源极跟随器SFP、反相源极跟随器SFN和共模反馈电路(Common Mode Feedback circuit，简称CMFB)；所述开关电容电路包括电容Cs1，Cs2，CL1，CL2(依次定义为第一电容、第二电容、第三电容和第四电容)，以及开关S11，S12，S13，S14，S21，S22，S23，S24(依次定义为第一开关、第二开关、第三开关、第四开关、第五开关、第六开关、第七开关和第八开关)；其中，所述第一电容Cs1和所述第二电容Cs2的电容值相等；所述第三电容CL1和所述第四电容CL2的电容值相等也即，Cs1＝Cs2＝Cs，CL1＝CL2＝CL。
具体地，请参阅图2，在所述积分器2中，第一开关S11的一端接正相模拟输入信号Vinp，所述第一开关S11的另一端与第六开关S22的一端以及第一电容Cs1的一端连接，所述第一电容Cs1的另一端与第二开关S12的一端以及第五开关S21的一端连接；所述第二开关S12的另一端与所述共模反馈电路CMFB的输出端以及第三开关S13的一端连接，所述第三开关S13的另一端与第二电容Cs2的一端以及第七开关S23的一端连接，第四开关S14的一端接反相模拟输入信号Vinn，所述第四开关S14的另一端与第八开关S24的一端以及所述第二电容Cs2的另一端连接，所述第五开关S21的一端与第三电容CL1的一端以及正相源极跟随器SFP的输入端连接，所述第三电容CL1的另一端接地，所述第六开关S22的另一端与所述正相源极跟随器SFP的输出端以及所述共模反馈电路CMFB的输入端连接，所述第七开关S23的另一端与第四电容CL2的一端以及反相源极跟随器SFN的输入端连接，所述第四电容CL2的另一端接地，所述第八开关S24的另一端与所述反相源极跟随器SFN的输出端以及所述共模反馈电路CMFB的输入端连接；其中，所述正相源极跟随器SFP的输出端作为所述积分器2的正相输出端Vop，所述反相源极跟随器SFN的输出端作为所述积分器2的输出端Von。
图3示出了本发明的Delta-Sigma ADC的积分器2的时序图。请参阅图3，在本发明中，所述积分器2由两个时钟控制，Φ1和Φ2，符合两相不重叠(non-overlap)时序。开关S11，S12，S13，S14受时钟Φ1控制，开关S21，S22，S23，S24受时钟Φ2控制。当一个时钟处于高电平时，另一个时钟必定处于低电平，并且当一个时钟刚刚从一个状态转变进入另一个状态时，必定会有一段时间两个时钟都处于低电平状态。这样可以避免两个时钟控制的开关同时导通，导致开关电容电路的电荷泄露。
在Φ1时刻积分器2进入采样阶段，开关S11，S12，S13，S14闭合，开关S21，S22，S23，S24断开，输入信号通过电容Cs1和Cs2，并在两电容上储存电荷。同时积分器2的输出与输入部分被断开，此时输出电压保持不变。
Φ2时刻积分器2的开关S11，S12，S13，S14断开，开关S21，S22，S23，S24闭合，此时Cs和CL将相互连通，由于Cs两端的电压(源极跟随器输入到输出的电压差Vgs)是固定的，所以Cs上的电荷也将被固定下来。而Cs上多余的电荷将移动到CL上，使得CL上的电荷增加，导致输出电压也随之增加，但是两个电容上的电荷总量保持守恒。差分输出端电压符合：
Figure BDA0002576992590000051
符合积分器2的累加特性，也即实现了积分功能。所述共模反馈电路CMFB是通过测量正相输出电压Vop和反相输出电压Von的共模电压，来控制1处的共模电压与6和7处的共模电压相等，从而使积分器2能够正常运行。
图5为该积分器2的功能仿真图。当输入是一个恒定电压时，积分器2将每一次的输入电压累加到输出，从而实现了每一周期的电压累加。同时该积分器由于采用了以源极跟随器作为运放，和传统的OTA相比，整个积分器的功耗下降。
由于源极跟随器的线性度直接关系到积分器2的性能，因此在本发明中，源极跟随器采用了一种高线性度的结构，其中，图4示出了本发明的源极跟随器(包括结构相同的正相源极跟随器SFP&反相源极跟随器SFN)的电路图，所述源极跟随器由主源极跟随器211和子源极跟随器212构成。请参阅图4，所述子源极跟随器212包括第一开关管M1和第二开关管M2；所述主源极跟随器211包括第三开关管M3、第四开关管M4及第五开关管M5；所述第一开关管M1的栅极接第一栅极电压Vb1，所述第一开关管M1的漏极接供电电源VDD，所述第一开关管M1的源极连接所述第二开关管M2的漏极和所述第三开关管M3的栅极；所述第二开关管M2的栅极接所述模拟输入信号Vin，所述第二开关管M2的源极接地；所述第三开关管M3的漏极接供电电源VDD，所述第三开关管M3的源极与所述第四开关管M4的漏极连接；所述第四开关管M4的栅极接所述模拟输入信号Vin，所述第四开关管M4的源极连接至所述第五开关管M5的漏极，同时作为输出端Vout；所述第五开关管M5的栅极接第二栅极电压Vb2，所述第五开关管M5的源极接地。需要说明的是，虽然图3中示出了所述第一开关管-第五开关管采用NMOS管的情形，但可以理解的是，在一实施例中，所述第一开关管-第五开关管也可采用PMOS管；在另一实施例中，所述第一开关管-第五开关管也可采用三极管；在又一实施例中，所述第一开关管-第五开关管也可采用三极管和MOS管的组合。
请参阅图4，在本发明中，所述主源极跟随器211的第三开关管M3由子源极跟随器212提供相应的随着输入信号变化的偏置电压，以使得第三开关管M3处于饱和工作状态；主源极跟随器211的第四开关管M4的漏端电压受第三开关管M3的控制，抵消第四开关管M4相应变化的源端电压以使得第四开关管M4具有恒定的源漏电压差，进一步使得作为输入管的第四开关管M4的跨导不受输入信号的影响，从而提高了源极跟随器的线性度。
在本发明中，所述量化器3用于将积分器2的输出信号转化为数字信号，量化器3如果为1比特量化，则可以是一个比较器，输出为高电平或者低电平。若为多比特量化，则可以是一个相同精度的ADC。
请参阅图2，在本发明的一个具体实施例中，所述量化器3采用了10比特逐次逼近寄存器型(successive approximation register，简称SAR)模数转换器，以下简称10bit-SAR ADC。在传统的结构中多位量化一般采用flash-ADC，虽然flash-ADC的速度特别快，但是功耗特别高，而采用SAR ADC作为量化器可以降低整个delta-sigma ADC的功耗。另外，由于量化器3的量化位数每增加一位，则ADC的信噪比(signal-to-noise ratio，简称SNR)可以增加6dB，因此在1bit量化的基础上，10bit-SAR ADC的SNR可以增加54dB所以在相同的SNR值要求下，多比特量化与单比特量化相比，信号的过采样率可以更小，使得Delta-Sigma模数转换器能够处理的信号带宽增加，同时还使Delta-Sigma模数转换器在一阶的简单结构下完成高精度的数据转换；换句话说，由于采用了10bit量化，引入的量化噪声也被大大减小，提高了该模数转换器的SNR值。
请参阅图2，所述Delta-Sigma ADC中还设置有DAC反馈电路4和累加器1，所述DAC反馈电路4用于将量化器3输出的数字信号转化为模拟信号反馈回积分器2的输入端，所述量化器3的输出端通过所述数模转换反馈电路4与所述累加器1的输入端耦合；所述累加器1被配置成接收所述模拟输入信号和所述数模转换反馈电路4的反馈信号并做相减后输入到所述积分器2的输入端。对于整体的delta-sigma ADC而言，DAC的反馈信号由于作用在整个环路的输入端，不会经过任何的噪声整形，因此，DAC的各种非线性影响都会直接出现在ADC的输出端。特别是由于电路生产工艺的局限性，DAC中的反馈电容会产生失配，从而给电路引入谐波失真，这些谐波失真也会直接影响电路的输出，为此本发明的DAC反馈电路4采用了数据权重平均(data weighted averaging，简称DWA)算法减小了谐波失真对电路性能的影响。具体地，为了减小失配带给调制器的影响，我们对DAC反馈电路中高4位电容采用DWA技术，使得由于DAC引入的谐波失真被噪声整形，使失配带来的影响降到最低。
作为示例，当量化器采用10bit-SAR ADC时，相对应的DAC也必须采用10bit DAC，，为了实现更好的数字校正效果，所述DAC反馈电路4高四位电容采用温度计码，使用DWA技术减小因工艺产生的电容失配误差而产生的谐波失真，而低六位电容采用二进制码，将量化器3产生的数字信号转化成模拟信号反馈到输入端。需要说明的是，在其他实施例中，所述DAC反馈电路4也可以采用其他的数字校正技术(Dynamic Element Matching,简称DEM)，例如单级平均技术(Individual Level Averaging,简称ILA)或随机化技术(Randomization)。
如图6所示，是一个仿真实例的2048点FFT仿真图。设定该Delta-sigma ADC过采样率OSR为32，10bit量化，一阶，高四位DAC电容引入的失配标准差为0.03，实现SQNR为97.2798dB，SFDR为106.5519dB。
综上所述，本发明的噪声整形模数转换器，用基于源极跟随器的积分器代替了传统的基于OTA的积分器，从而在实现高精度转化的同时减小了功耗，提高能效；本发明的噪声整形模数转换器，由于采用了多比特量化(例如10比特量化)，在采用了一阶的简单结构下保证了ADC的精度。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
在本文的描述中，提供了许多特定细节，诸如部件和/或方法的实例，以提供对本发明实施例的完全理解。然而，本领域技术人员将认识到可以在没有一项或多项具体细节的情况下或通过其他设备、系统、组件、方法、部件、材料、零件等等来实践本发明的实施例。在其他情况下，未具体示出或详细描述公知的结构、材料或操作，以避免使本发明实施例的方面变模糊。
在整篇说明书中提到“一个实施例(one embodiment)”、“实施例(anembodiment)”或“具体实施例(a specific embodiment)”意指与结合实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中，并且不一定在所有实施例中。因而，在整篇说明书中不同地方的短语“在一个实施例中(in one embodiment)”、“在实施例中(inan embodiment)”或“在具体实施例中(in a specific embodiment)”的各个表象不一定是指相同的实施例。此外，本发明的任何具体实施例的特定特征、结构或特性可以按任何合适的方式与一个或多个其他实施例结合。应当理解本文所述和所示的发明实施例的其他变型和修改可能是根据本文教导的，并将被视作本发明精神和范围的一部分。
还应当理解还可以以更分离或更整合的方式实施附图所示元件中的一个或多个，或者甚至因为在某些情况下不能操作而被移除或因为可以根据特定应用是有用的而被提供。
另外，除非另外明确指明，附图中的任何标志箭头应当仅被视为示例性的，而并非限制。此外，除非另外指明，本文所用的术语“或”一般意在表示“和/或”。在术语因提供分离或组合能力是不清楚的而被预见的情况下，部件或步骤的组合也将视为已被指明。
如在本文的描述和在下面整篇权利要求书中所用，除非另外指明，“一个(a)”、“一个(an)”和“该(the)”包括复数参考物。同样，如在本文的描述和在下面整篇权利要求书中所用，除非另外指明，“在…中(in)”的意思包括“在…中(in)”和“在…上(on)”。
本发明所示实施例的上述描述(包括在说明书摘要中所述的内容)并非意在详尽列举或将本发明限制到本文所公开的精确形式。尽管在本文仅为说明的目的而描述了本发明的具体实施例和本发明的实例，但是正如本领域技术人员将认识和理解的，各种等效修改是可以在本发明的精神和范围内的。如所指出的，可以按照本发明所述实施例的上述描述来对本发明进行这些修改，并且这些修改将在本发明的精神和范围内。
本文已经在总体上将系统和方法描述为有助于理解本发明的细节。此外，已经给出了各种具体细节以提供本发明实施例的总体理解。然而，相关领域的技术人员将会认识到，本发明的实施例可以在没有一个或多个具体细节的情况下进行实践，或者利用其它装置、系统、配件、方法、组件、材料、部分等进行实践。在其它情况下，并未特别示出或详细描述公知结构、材料和/或操作以避免对本发明实施例的各方面造成混淆。
因而，尽管本发明在本文已参照其具体实施例进行描述，但是修改自由、各种改变和替换意在上述公开内，并且应当理解，在某些情况下，在未背离所提出发明的范围和精神的前提下，在没有对应使用其他特征的情况下将采用本发明的一些特征。因此，可以进行许多修改，以使特定环境或材料适应本发明的实质范围和精神。本发明并非意在限制到在下面权利要求书中使用的特定术语和/或作为设想用以执行本发明的最佳方式公开的具体实施例，但是本发明将包括落入所附权利要求书范围内的任何和所有实施例及等同物。因而，本发明的范围将只由所附的权利要求书进行确定。

Claims (8)

1.一种噪声整形模数转换器，其特征在于，所述噪声整形模数转换器包括：
基于开环式源极跟随器的积分器；
量化器，所述量化器的输入端与所述积分器的输出端耦合；
其中，所述积分器的输入端接收模拟输入信号，所述量化器的输出端输出数字输出采样流；
所述积分器中，第一开关的一端接正相模拟输入信号，所述第一开关的另一端与第六开关的一端以及第一电容的一端连接，所述第一电容的另一端与第二开关的一端以及第五开关的一端连接；所述第二开关的另一端与共模反馈电路的输出端以及第三开关的一端连接，所述第三开关的另一端与第二电容的一端以及第七开关的一端连接，第四开关的一端接反相模拟输入信号，所述第四开关的另一端与第八开关的一端以及所述第二电容的另一端连接，所述第五开关的一端与第三电容的一端以及正相源极跟随器的输入端连接，所述第三电容的另一端接地，所述第六开关的另一端与所述正相源极跟随器的输出端以及所述共模反馈电路的输入端连接，所述第七开关的另一端与第四电容的一端以及反相源极跟随器的输入端连接，所述第四电容的另一端接地，所述第八开关的另一端与所述反相源极跟随器的输出端以及所述共模反馈电路的输入端连接；其中，所述正相源极跟随器的输出端作为所述积分器的正相输出端，所述反相源极跟随器的输出端作为所述积分器的输出端。
2.根据权利要求1所述的噪声整形模数转换器，其特征在于，所述量化器包括单比特量化器或多比特量化器。
3.根据权利要求1所述的噪声整形模数转换器，其特征在于，所述量化器为10比特量化器。
4.根据权利要求1所述的噪声整形模数转换器，其特征在于，所述第一电容和所述第二电容的电容值相等；所述第三电容和所述第四电容的电容值相等。
5.根据权利要求1所述的噪声整形模数转换器，其特征在于，所述积分器由两相非重叠时钟控制，其中，所述第一-第四开关由所述两相非重叠时钟中的一个时钟控制，所述第五-第八开关由所述两相非重叠时钟中的另一时钟控制。
6.根据权利要求1所述的噪声整形模数转换器，其特征在于，所述源极跟随器包括相互耦合的主源极跟随器和子源极跟随器。
7.根据权利要求6所述的噪声整形模数转换器，其特征在于，所述子源极跟随器包括第一开关管和第二开关管；所述主源极跟随器包括第三开关管、第四开关管及第五开关管；其中，所述第一开关管的栅极接第一栅极电压，所述第一开关管的漏极接供电电源，所述第一开关管的源极连接所述第二开关管的漏极和所述第三开关管的栅极；所述第二开关管的栅极接所述模拟输入信号，所述第二开关管的源极接地；所述第三开关管的漏极接供电电源，所述第三开关管的源极与所述第四开关管的漏极连接；所述第四开关管的栅极接所述模拟输入信号，所述第四开关管的源极连接至所述第五开关管的漏极，同时作为输出端；所述第五开关管的栅极接第二栅极电压，所述第五开关管的源极接地。
8.根据权利要求1-7中任意一项所述的噪声整形模数转换器，其特征在于，所述噪声整形模数转换器还包括数模转换反馈电路和累加单元；
所述量化器的输出端通过所述数模转换反馈电路与所述累加单元的输入端耦合；
所述累加单元被配置成接收所述模拟输入信号和所述数模转换反馈电路的反馈信号并做累加后输入到所述积分器的输入端。
CN202010656603.2A 2020-07-09 2020-07-09 噪声整形模数转换器 Expired - Fee Related CN111865307B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010656603.2A CN111865307B (zh) 2020-07-09 2020-07-09 噪声整形模数转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010656603.2A CN111865307B (zh) 2020-07-09 2020-07-09 噪声整形模数转换器

Publications (2)

Publication Number Publication Date
CN111865307A CN111865307A (zh) 2020-10-30
CN111865307B true CN111865307B (zh) 2022-03-01

Family

ID=73153373

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010656603.2A Expired - Fee Related CN111865307B (zh) 2020-07-09 2020-07-09 噪声整形模数转换器

Country Status (1)

Country Link
CN (1) CN111865307B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111262586A (zh) * 2020-03-24 2020-06-09 电子科技大学 一种二阶噪声整形逐次逼近模数转换器
CN111327323A (zh) * 2020-02-17 2020-06-23 西安交通大学 无源噪声整形过采样逐次逼近模数转换器及控制方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4697152A (en) * 1986-04-11 1987-09-29 Motorola, Inc. Fully differential switched capacitor amplifier having autozeroed common-mode feedback
US5103229A (en) * 1990-04-23 1992-04-07 General Electric Company Plural-order sigma-delta analog-to-digital converters using both single-bit and multiple-bit quantization
US6573779B2 (en) * 2001-05-25 2003-06-03 Rambus Inc. Duty cycle integrator with tracking common mode feedback control
US6697001B1 (en) * 2002-12-19 2004-02-24 Motorola, Inc. Continuous-time sigma-delta modulator with discrete time common-mode feedback
CN100571042C (zh) * 2005-05-30 2009-12-16 中芯国际集成电路制造(上海)有限公司 产生差分信号的高带宽仪器
US7372392B1 (en) * 2007-02-26 2008-05-13 National Semiconductor Corporation Charge balancing method in a current input ADC
CN101783687B (zh) * 2009-01-19 2013-06-12 北京大学 一种全数字的开关电容sigma-delta调制器可测性设计电路及方法
CN101640539B (zh) * 2009-06-19 2013-04-10 浙江大学 Sigma-Delta模数转换器
US8223053B2 (en) * 2009-07-16 2012-07-17 Microchip Technology Incorporated 2-phase gain calibration and scaling scheme for switched capacitor sigma-delta modulator
CN102072737B (zh) * 2009-11-25 2012-07-04 中国科学院电子学研究所 一种带温度补偿的高精度电容读出电路
US9442141B2 (en) * 2014-01-08 2016-09-13 Qualcomm Technologies International, Ltd. Analogue-to-digital converter
CN104270152B (zh) * 2014-10-13 2017-12-22 中国电子科技集团公司第五十八研究所 用于电荷耦合流水线模数转换器的pvt不敏感共模电荷控制装置
US9525426B2 (en) * 2015-02-05 2016-12-20 Infineon Technologies Ag Cross-coupled input voltage sampling and driver amplifier flicker noise cancellation in a switched capacitor analog-to-digital converter
CN106788276B (zh) * 2015-12-29 2020-03-13 深圳市汇顶科技股份有限公司 转换电路及检测电路
CN105978568A (zh) * 2016-05-19 2016-09-28 英特格灵芯片(天津)有限公司 用于模数转换器输入信号驱动的高线性度源极跟随器
CN108233933B (zh) * 2018-02-02 2021-07-06 中国科学院微电子研究所 全差分开关电容积分器
US11444631B2 (en) * 2018-03-21 2022-09-13 Analog Devices, Inc. Low power amplifier structures and calibrations for the low power amplifier structures
US11265008B2 (en) * 2018-05-30 2022-03-01 King Abdullah University Of Science And Technology Successive approximation register (SAR) analog to digital converter (ADC)
CN108649959B (zh) * 2018-08-07 2023-10-27 上海艾为电子技术股份有限公司 一种数字模拟转换器及数字功放子系统
CN111273724B (zh) * 2020-02-04 2021-03-30 同济大学 一种稳定性补偿的线性稳压器及其设计方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111327323A (zh) * 2020-02-17 2020-06-23 西安交通大学 无源噪声整形过采样逐次逼近模数转换器及控制方法
CN111262586A (zh) * 2020-03-24 2020-06-09 电子科技大学 一种二阶噪声整形逐次逼近模数转换器

Also Published As

Publication number Publication date
CN111865307A (zh) 2020-10-30

Similar Documents

Publication Publication Date Title
Tan et al. Incremental delta-sigma ADCs: A tutorial review
US6940436B2 (en) Analog-to-digital conversion system with second order noise shaping and a single amplifier
Lee et al. A low-power incremental delta–sigma ADC for CMOS image sensors
CN111327323B (zh) 无源噪声整形过采样逐次逼近模数转换器及控制方法
US20140167995A1 (en) Analog-to-digital converter
US9793908B2 (en) Protection circuits for tunable resistor at continuous-time ADC input
Kwak et al. A 72.9-dB SNDR 20-MHz BW 2-2 discrete-time resolution-enhanced sturdy MASH Delta–Sigma modulator using source-follower-based integrators
Lo A 102dB dynamic range audio sigma-delta modulator in 40nm CMOS
Liu et al. A 0-dB STF-peaking 85-MHz bw 74.4-dB SNDR CT ΔΣ ADC with unary-approximating DAC calibration in 28-nm CMOS
US10868563B2 (en) Methods and apparatus for an analog-to-digital converter
Chae et al. A 63 dB 16 mW 20 MHz BW double-sampled ΔΣs analog-to-digital converter with an embedded-adder quantizer
Dedic A sixth-order triple-loop sigma-delta CMOS ADC with 90 dB SNR and 100 kHz bandwidth
Guo et al. A 372 μW 10 kHz-BW 109.2 dB-SNDR Nested Delta-Sigma Modulator Using Hysteresis-Comparison MSB-Pass Quantization
Kim et al. A 4th-order CT I-DSM with digital noise coupling and input pre-conversion method for initialization
Rombouts et al. A 250-kHz 94-dB double-sampling ΣΔ modulation A/D converter with a modified noise transfer function
Oh et al. A triple-mode performance-optimized reconfigurable incremental ADC for smart sensor applications
CN111865307B (zh) 噪声整形模数转换器
Meng et al. A noise-coupled time-interleaved delta-sigma modulator with shifted loop delays
Yavari et al. Double-sampling single-loop sigma-delta modulator topologies for broadband applications
Li et al. A 10-kHz BW 104.3-dB DR discrete-time delta-sigma modulator with ring-amplifier-based integrator
Mohamad et al. Power Bounds and Energy Efficiency in Incremental $\Delta\Sigma $ Analog-to-Digital Converters
WO2019057990A1 (en) DELTA-SIGMA CONTINUOUS TIME MODULATOR FOR INVERSION-AMPLIFICATION CHAINS
Chiang et al. Dual-band sigma-delta modulator for wideband receiver applications
CN114039605B (zh) 一种增益可调节的Sigma-Delta调制器
Huang et al. A 3.86 mW 106.4 dB SNDR delta-sigma modulator based on switched-opamp for audio codec

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20220301