CN101640539B - Sigma-Delta模数转换器 - Google Patents

Sigma-Delta模数转换器 Download PDF

Info

Publication number
CN101640539B
CN101640539B CN 200910301563 CN200910301563A CN101640539B CN 101640539 B CN101640539 B CN 101640539B CN 200910301563 CN200910301563 CN 200910301563 CN 200910301563 A CN200910301563 A CN 200910301563A CN 101640539 B CN101640539 B CN 101640539B
Authority
CN
China
Prior art keywords
reverser
analog
modulator
integrator
input
Prior art date
Application number
CN 200910301563
Other languages
English (en)
Other versions
CN101640539A (zh
Inventor
蔡坤明
韩雁
罗豪
黄小伟
张昊
韩晓霞
Original Assignee
浙江大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 浙江大学 filed Critical 浙江大学
Priority to CN 200910301563 priority Critical patent/CN101640539B/zh
Publication of CN101640539A publication Critical patent/CN101640539A/zh
Application granted granted Critical
Publication of CN101640539B publication Critical patent/CN101640539B/zh

Links

Abstract

本发明公开了一种采用新型C类反向器的Sigma-Delta模数转换器。本发明所述的Sigma-Delta模数转换器包括基于新型C类反向器的Sigma-Delta调制器(52)以及现有技术的反混叠滤波器(50)、采样保持器(51)和数字抽取滤波器(53)。在Sigma-Delta调制器(52)中,环路滤波器(55)由基于新型C类反向器的伪差分结构开关电容积分器通过现有技术的单环串联或多路级联方式实现,通过新型C类反向器中体电位调制器在反向器输入管体端的体电位调制作用,克服了工艺偏差对模数转换器环路滤波精确性的不利影响,在不明显增加功耗的情况极大地提高电路的稳定性和鲁棒性。

Description

S i gma-De I ta模数转换器

技术领域

[0001] 本发明涉及一种模数转换器,属于集成电路技术领域。

背景技术

[0002]目前,随着我国消费类电子产业和多媒体产业的迅速发展,数字音频技术发展十分迅猛。作为其中不可缺少的一个环节,模数转换器需要朝更低电压、更低功耗、更低成本和更高性能的方向不断前进,其中低压低功耗设计必然成为模数转换器未来发展的主要方向之一。然而,电源电压的降低意味着输入共模范围的减小、动态范围的减小、噪声失真性能的变差等等,我们需要采用更先进的低功耗设计思路和更精巧的电路设计来克服这些困难。

[0003] 传统的模数转换结构框图如图1所示,模拟信号到数字信号的转换包括模拟信号的反混叠滤波10、采样11、幅度量化12以及数字后处理13四个单元。其中信号采样的最小速率取决于信号带宽,而能够容忍的量化误差量决定了转换的分辨率。在模拟信号的采样11和幅度量化12中,运算放大器都是至关重要的电路模块,同时也是模数转换器模拟部分主要的功耗模块。正因为如此,低压低功耗运算放大器设计往往成为模数转换器设计者的研究焦点。

[0004] 用C类反向器代替传统的运算放大器是一种新型低压低功耗设计技术。C类反向器主体部分是一个推挽式反向器,如附图2所示,结构相当简单,功耗极低,芯片占用面积小,其中“C类”指该反向器处于饱和导通状态的时间小于50%。在实际应用中C类反向器采用了动态偏置技术,即它的工作状态是通过对输入管栅电位的调制而不断变化的。在模拟电路设计中,C类反向器可以在以下两种状态间进行切换:

[0005] 1)当PMOS输入管Ml和NMOS输入管M2均处于弱反型区时,反向器具有较高的增益和极低的功耗,但是跨导和带宽相对较小,该状态我们称之为高增益低功耗状态;

[0006] 2)当Ml处于强反型区,M2处于截止区(或M2处于强反型区,Ml处于截止区)时,工作在强反型区的MOS输入管跨导较大,这使得反向器具有较大的摆率和输出电流,而且由于另一个输入管处于截止区,整个反向器由电源到地的导通电流极小,避免了无谓的静态功耗,该状态我们称之为高摆率大电流状态。

[0007] 在开关电容电路的设计中,若C类反向器采用合适的动态偏置,在不同的时钟相位将反向器这两种工作状态结合起来,可以代替传统的运算放大器实现一些新型的极低功耗开关电容电路。例如,Youngcheol Chae, Inhee Lee and Gunhee Han, “AO. 7V 36uff

85dB_DR Audio ΔΣ Modulator Using Class-C Inverter, ” 2008 IEEE International

Solid-State Circuits Conference:p. 490-491,630。文中作者将 C 类反向器电路用于Sigma-Delta模数转换器的 积分器中,实现了一个极低功耗的三阶单环结构Sigma-Delta模数转换器。其中,为了提高稳态增益,反向器采用了如图3所示的共源共栅结构,PMOS管M3和NMOS管M4的偏置电位分别是地电位GND和电源电位Vdd。

[0008] 但是,当推挽式C类反向器(包括简单型和共源共栅型C类反向器)中输入管工作在弱反型区时,其跨导受工艺偏差影响很大(尤其是MOS管尺寸较大的时候),导致C类反向器的增益、带宽和静态功耗等稳态特性在不同的工艺角下存在严重偏差。当C类反向器切换至高摆率大电流状态时,C类反向器的摆率和建立时间等动态特性同样受到影响。工艺偏差对C类反向器的不利影响将直接导致积分器工作频率、建立时间、积分精度和功耗等指标的恶化,进而严重影响到模数转换器环路滤波的精确性,造成整个模数转换器性能下降甚至功能丧失。

发明内容

[0009] 本发明要解决的技术问题是,提供一种采用新型C类反向器的Sigma-Delta模数转换器,以克服现有技术推挽式C类反向器的跨导受工艺偏差影响很大(尤其是MOS管尺寸较大的时候),导致的积分器工作频率、建立时间、积分精度和功耗等指标的恶化,进而严重影响到模数转换器环路滤波的精确性,造成整个模数转换器性能下降甚至功能丧失的不足。

[0010] 本发明要解决的第二个技术问题是,提供一种三阶单环结构的Sigma-Delta模数转换器。

[0011] 本发明的Sigma-Delta模数转换器采取以下技术方案,它包括:

[0012] 反混叠滤波器,用于模拟输入信号的反混叠滤波;

[0013] 采样保持器,用于模拟输入信号的过采样;

[0014] 数字抽取滤波器,用于在数字域将调制器输出的高速低精度的数字信号转换为奈奎斯特频率的高精度数字信号;

[0015] 其特征在于:它还包括:

[0016] 模拟调制器,用于模数转换过程中的噪声整形;

[0017] 模拟调制器中包括:

[0018] 前馈ADC,采用简单的比较器,用于实现一位量化;

[0019] 反馈DAC,用于将调制器输出数字信号高线性度地转换为模拟信号,并反馈到调制器的输入端;

[0020] 加法器,用于计算输入信号与量化输出之间的误差,并将其反馈到环路滤波器;

[0021] 环路滤波器,用于积累输入信号与量化输出之间的误差,并促使环路中的前馈ADC重新量化以减小或消除该误差;

[0022] 环路滤波器是由基于新型C类反向器的伪差分结构开关电容积分器通过单环串联或多路级联方式组合而成,它与前馈ADC、反馈DAC结合使用实现一阶或高阶噪声整形和精确的模数转换;其中前馈ADC和反馈DAC合称为粗量化器,前馈ADC输入端与环路滤波器串联,反馈DAC的输入端与前馈ADC的输出端连接,输出端与加法器连接;

[0023] 所述的新型C类反向器由C类反向器、PMOS体电位调制器和NMOS体电位调制器组成;其中C类反向器采用的是共源共栅型C类反向器,PMOS体电位调制器的主体结构由PMOS管和第一高精密电阻组成,用于反向器PMOS输入管的体电位调制,PMOS管的漏端连接第一高精密电阻到第一参考电源VDDL的通路,第一高精密电阻连接反向器PMOS输入管体端的通路;NMOS体电位调制器的主体结构由NMOS管和第二高精密电阻组成,用于反向器NMOS输入管的体电位调制,NMOS管的漏端连接第二高精密电阻到第二参考电源GNDH的通路,第二高精密电阻连接反向器NMOS输入管体端的通路;

[0024] 所述的伪差分结构开关电容积分器包括两个新型C类反向器、两个共模反馈电路、电容以及开关;其中两个新型C类反向器分别位于积分器正向和负向支路,两个反向器差分对称,构成伪差分结构,两个共模反馈电路分别在积分器正向和负向支路形成共模反馈。

[0025] 在Sigma-Delta模数转换器中,由于采样频率远远高于奈奎斯特频率,反混叠滤波器的传输带比通带宽得多,因此大大降低了反混叠滤波器的复杂度,反混叠滤波器一般采用一阶RC低通滤波器即可。

[0026] 对于采用开关电容实现的Sigma-Delta模数转换器,模拟调制器的输入部分通常包括了信号采样过程,即采样保持器“寄生”在模拟调制器中,并不独立存在。

[0027] 数字抽取滤波器包括数字低通滤波器与抽取模块。数字低通滤波器将输入信号带宽以外的噪声滤去,再由抽取模块将采样频率降到奈奎斯特频率。

[0028] 本发明的模拟调制器,用于模数转换过程中的噪声整形。它包括环路滤波器、前馈ADC (模数转换器)、反馈DAC (数模转换器)、加法器等部分,其中前馈ADC和反馈DAC合称为量化器。模拟信号经采样保持器过采样后依次通过环路滤波器和前馈ADC,经过量化输出数字信号。该数字信号依次通过反馈DAC和加法器,最终反馈到环路滤波器的输入端,整个模拟调制器形成一个反馈环路。环路滤波器和量化器构成的反馈最终使得量化输出的局部平均值跟踪输入信号的局部平均值,实现模数转换。其中环路滤波器是模拟调制器乃至整个模数转换器主要的功能模块和功耗模块。

[0029] 对于一位量化器,反馈DAC可用连接比较器输出和加法器节点的导线代替。

[0030] C类反向器供电电压略低于反向器中两输入管的阈值电压之和,在开关电容积分器中,C类反向器根据不同工作相位输入端偏置电压的不同能够实现高增益低功耗和高摆率大电流两种不同的工作状态,简述如下:

[0031] 当开关电容积分器处于采样相位或积分相位中的保持(settling)相位时,反向器输入端结点电位接近于共模电平,反向器输入管均处于弱反型区,即可实现C类反向器高增益低功耗的稳定状态。

[0032] 当开关电容积分器进入积分相位中的建立相位时,反向器输入端结点电位发生突变,根据输入信号的极性,反向器中的一个输入管进入强反型区,另一个输入管截止,C类反向器进入高摆率大电流状态。

[0033] 新型C类反向器的不同之处在于它在现有技术的C类反向器基础上,增加了微功耗的PMOS体电位调制器和匪OS体电位调制器。其中现有技术的C类反向器用于实现运算放大功能,而PMOS体电位调制器和NMOS体电位调制器分别用于实现反向器PMOS输入管和NMOS输入管的体电位调制,以减弱工艺偏差对于新型C类反向器的不利影响。新型C类反向器的稳态和动态特性将直接影响到开关电容积分器工作频率、建立时间、积分精度和功耗等关键指标。本发明通过新型C类反向器中体电位调制器的体电位调制作用,使得伪差分结构开关电容积分器各指标在不同工艺角下较为稳定,进而在不明显增加功耗的情况极大地提高环路滤波器乃至整个模数转换器的稳定性和鲁棒性。

[0034] 根据模拟调制器中积分器的组成方式,我们可以将Sigma-Delta模数转换器(或模拟调制器)划分为高阶单环结构和级联结构。[0035] 本发明提出的三阶单环结构Sigma-Delta模数转换器,其特征在于它包含三个基于新型C类反向器的伪差分结构开关电容积分器,即第一积分器、第二积分器和第三积分器,三个积分器单环串联构成环路滤波器,其中第二积分器的正负输入端分别与第一积分器的正负输出端相连,第三积分器的正负输入端分别与第二积分器的正负输出端相连;所述的新型C类反向器由C类反向器、PMOS体电位调制器和NMOS体电位调制器组成;其中C类反向器采用的是共源共栅型C类反向器,PMOS体电位调制器的主体结构由PMOS管和第一高精密电阻组成,用于反向器PMOS输入管的体电位调制,PMOS管的漏端连接第一高精密电阻到第一参考电源VDDL的通路,第一高精密电阻连接反向器PMOS输入管体端的通路;NMOS体电位调制器的主体结构由NMOS管和第二高精密电阻组成,用于反向器NMOS输入管的体电位调制,NMOS管的漏端连接第二高精密电阻到第二参考电源GNDH的通路,第二高精密电阻连接反向器NMOS输入管体端的通路;所述的伪差分结构开关电容积分器包括两个新型C类反向器、两个共模反馈电路、电容以及开关;其中两个新型C类反向器分别位于积分器正向和负向支路,两个反向器差分对称,构成伪差分结构,两个共模反馈电路分别在积分器正向和负向支路形成共模反馈。由于积分器是Sigma-Delta模数转换器的主要功耗模块,所以采用基于新型C类反向器的伪差分结构开关电容积分器能在保证鲁棒性和实用性的前提下极大地降低了系统功耗。

[0036] 此外,本发明的三阶单环结构Sigma-Delta模数转换器包括模拟调制器,模拟调制器采用前馈结构,即模拟调制器除了包含数字输出经反馈DAC到调制器输入的反馈路径以外,还增加三条前馈路径和一个加法器;三条前馈路径分别从模拟信号输入端和前二级的基于新型C类反向器的伪差分结构开关电容积分器即第一积分器、第二积分器输出端出发,最终通过加法器在粗量化器的输入端合在一起。前馈结构使得积分器只需要处理量化噪声,并不处理模拟输入信号,从而能够降低模拟调制器对积分器中新型C类反向器非理想性的敏感度。因此这种结构能够不增加电路功耗的情况下实现高线性度的模拟调制器和Sigma-Delta模数转换器。

[0037] 本发明的优点和积极效果:在本发明所述的Sigma-Delta模数转换器中,环路滤波器均是由基于新型C类反向器的伪差分结构开关电容积分器通过现有技术的单环串联或多路级联方式实现。通过新型C类反向器中体电位调制器在反向器输入管体端的体电位调制作用,使得整个反向器的稳态特性(增益、带宽、静态功耗等)和动态特性(摆率、建立时间、动态功耗等)在不同工艺角情况下较为一致,从而避免了工艺偏差对模数转换器环路滤波精确性的不利影响,在不明显增加功耗的情况极大地提高电路的稳定性和鲁棒性。

附图说明

[0038] 图1为传统的模数转换结构框图;

[0039] 图2为简单型C类反向器的电路结构图;

[0040] 图3为共源共栅型C类反向器的电路结构图;

[0041] 图4为新型C类反向器的电路结构图;

[0042] 图5为本发明的Sigma-Delta模数转换器的结构框图;

[0043] 图6为伪差分结构开关电容积分器的电路结构图;

[0044] 图7为三阶单环模拟调制器的结构框图;[0045] 图8为三阶单环模拟调制器实现电路图,其中符号代表PMOS开关,“ 7一”代表NMOS开关,“-<-”代表CMOS开关,“ J>_ ”代表自举NMOS开关;

[0046] 图9为三阶单环模拟调制器中时钟相位时序图。

具体实施方式

[0047] 本发明的实施例:

[0048] 实施例一、本发明的Sigma-Delta模数转换器的结构框图如附图5所示,它包含现有技术的反混叠滤波器50、采样保持器51、数字抽取滤波器53和本发明创新的模拟调制器52。其中采样保持器51用于模拟输入信号的过采样,减小信号带宽内的量化噪声,而模拟调制器52用于模数转换过程中的噪声整形。过采样和噪声整形是Sigma-Delta模数转换器两项关键技术。模拟调制器52采用申请号为2009103013271 (专利名称:采用体电位调制器的C类反向器)的新型C类反向器(以下同)代替了传统的运算放大器或现有技术的C类反向器,新型C类反向器是在现有技术的C类反向器40基础上,增加了微功耗的PMOS体电位调制器41和NMOS体电位调制器42 (见申请号为2009103013271中的PMOS体电位调制器和NMOS体电位调制器,以下同)。相比于传统的运算放大器,新型C类反向器极大地降低电路功耗,而相比于现有技术的C类反向器,新型C类反向器克服了工艺偏差对于自身的影响,保证了模数转换器的鲁棒性和实用性。

[0049] 现有技术的反混叠滤波器50,用于模拟输入信号的反混叠滤波。由于采样频率fs一般是信号带频率fB的64倍以上,反混叠滤波器的传输带比通带宽得多,采用一阶RC低通滤波器足以满足宽松的反混叠要求。

[0050] 现有技术的采样保持器51,采样频率&较高,用于模拟输入信号的过采样。在Sigma-Delta模数转换器中,通常不需要专门的采样保持器,调制器的输入部分包括了信号采样过程。

[0051] 现有技术的数字抽取滤波器53,它包括数字低通滤波器57与抽取模块58。数字低通滤波器57将输入信号带宽fB以外的噪声滤去,再由抽取模块58将采样频率fs降到奈奎斯特频率2fB,最终输出奈奎斯特频率的高精度数字信号。

[0052] 本发明的模拟调制器52,用于模数转换过程中的噪声整形。它包括环路滤波器

55、前馈ADC56a、反馈DAC56b、加法器54等部分,其中前馈ADC56a和反馈DAC56b合称为粗量化器56。模拟信号经采样保持器过采样后依次通过环路滤波器55和前馈ADC56a,经过粗量化输出高速低精度的数字信号。该数字信号由反馈回路中的DAC56b重新转换为模拟信号,然后通过加法器54计算出DAC56b输出的模拟信号与输入信号之间的差值(主要为量化误差Eq),并将其反馈到环路滤波器55中积累。为消除这些误差,前馈ADC56a重新对环路滤波器55中的误差信号进行量化并将其反馈到调制器输入。以一位量化为例,当环路滤波器55输出为正时,粗量化器56反馈的参考信号使环路滤波器的输入信号减小。同样,当环路滤波器55输出为负时,粗量化器56反馈的参考信号使输入信号增大。环路滤波器55和粗量化器56构成的反馈最终使得量化输出的局部平均值跟踪输入信号的局部平均值,实现精确的模数转换。

[0053] 本发明的环路滤波器55是基于新型C类反向器的模拟调制器乃至整个模数转换器主要的功能模块和功耗模块。它包含一个或多个伪差分结构开关电容积分器,积分器通过现有技术的单环串联或多路级联方式形成不同传递函数H(z),用以实现环路滤波。环路滤波器55与粗量化器56结合使用能够实现一阶或更高阶噪声整形和精确的模数转换。根据环路滤波器55中积分器的组成方式,可以将Sigma-Delta模数转换器(或模拟调制器)划分为高阶单环结构和级联结构。关于高阶单环结构模数转换器将在实施例二中进行详细说明,其中环路滤波器的结构框图可参考图7中的环路滤波器55,具体电路可参考图8中的环路滤波器电路85。

[0054] 以上所述的基于新型C类反向器的伪差分结构开关电容积分器的电路结构图见附图6,它包括两个新型C类反向器60、现有技术的两个共模反馈电路61、电容(采样电容

Cs、补偿电容Cc和积分电容Cfj)以及开关。其中两个新型c类反向器60分别位于积

分器正向和负向支路,两个反向器差分对称,构成伪差分结构,它们取代了现有技术的开关电容积分器中运算放大器或C类反向器的位置。而两个共模反馈电路61分别在积分器正向和负向支路形成共模反馈。新型C类反向器供电电压略低于反向器中两输入管的阈值电压之和,在积分器中,新型C类反向器根据不同工作相位输入端偏置电压的不同能够实现高增益低功耗和高摆率大电流两种不同的工作状态,简述如下:

[0055] 开关电容积分器在实际工作中分为米样相位和积分相位,米用pi和p2两相不交叠时钟进行控制。

[0056] pi相位是积分器的采样相位,输入信号/!y被采样到电容Cs上,新型C类反向器

60的失调电压被米样到补偿电容Cf^«上,同时积分电容C*j在上一相位储存的电

荷被传递到下一级电路中。此时反向器输入端结点电位仅为反向器的失调电压,接近于共模电平,该两输入管Ml和M2均工作在弱反型区,所以新型C类反向器60 —直处于高增益低功耗的稳定状态,在满足积分器在采样相位需求的同时,大大降低了系统功耗。

[0057] p2相位是积分器的积分相位,积分相位包括建立(slewing)相位和保持

(settling)相位。在p2相位的初始时刻,积分器进入建立相位,采样电容的下极板电位突变为输入共模电平由于电容两端的电位差是不会突变的,因此采样电容C'的上极板和反向器输入结点电位均发生突变,其中反向器输入结点电位被拉至

O

—m+vr>FF。根据输入信号的极性,反向器中的一个输入管由先前的弱反型区进入强

反型区,产生相当大的瞬态电流,而另外一个会立即关断,新型C类反向器60进入高摆率大电流状态,这恰恰满足了积分器在建立相位对反向器电流输出能力较高的要求。与传统积

分器一样,反向器较大的输出电流导致米样电容Cfs的电荷迅速向积分电容传输。由于积分电容的负反馈作用,反向器的输入端结点电位被逐渐恢复至P0iy,而补偿电容Cc7在Pi采样相位后始终维持Foft的电位差,因此补偿电容的下极板被补偿为“虚

地”,利用这种自动清零(Autozeroing)技术提高了积分器的建立精度,最终新型C类反向器60重新进入高增益低功耗的稳定状态,积分器实现稳定建立,此时积分器进入p2相位中的保持相位。由于反向器在建立相位反向器有一个输入管处于截止区,而在保持相位两输入管均工作在弱反型区,整个积分器以最低静态功耗的代价获得了较大摆率的能力。

[0058] 对于新型C类反向器而言,现有技术的C类反向器40用于实现运算放大功能,而微功耗的PMOS体电位调制器41和NMOS体电位调制器42分别用于实现反向器PMOS输入管Ml和NMOS输入管M2的体电位调制,以减弱工艺偏差对于新型C类反向器的稳态特性(增益、带宽和静态功耗等)和动态特性(摆率、建立时间和动态功耗等)不利影响。

[0059] 对于伪差分结构的开关电容积分器而言,积分器工作频率、建立时间、积分精度和功耗等关键指标均与新型C类反向器有直接关系。本发明通过新型C类反向器中体电位调制器41和42的体电位调制作用,在不明显增加功耗的情况下使得伪差分结构开关电容积分器各指标在不同工艺角下较为稳定。

[0060] 对于整个模数转换器而言,模拟调制器52是设计重点和难点,且环路滤波器55是模拟调制器52中主要的功能模块和功耗模块,而开关电容积分器性能优劣直接影响到调制器中环路滤波的有效性和精确性。因此,新型C类反向器的引入极大地提高环路滤波器55乃至整个模数转换器的稳定性和鲁棒性。

[0061] 在实际运用中,为了实现高精度的模数转换,Sigma-Delta模数转换器(或模拟调制器52) —般采用高阶单环结构或级联结构。

[0062] 实施例二、本发明提出的三阶单环结构Sigma-Delta模数转换器,其特征在于其中的模拟调制器是三阶单环结构的。附图7是三阶单环模拟调制器的结构框图,它包括三个伪差分结构开关电容积分器70、71和72以及现有技术的二个加法器54、73和粗量化器

56。其中三个积分器70、71和72依次在单个环路上串联,构成环路滤波器55,而粗量化器56包括前馈ADC56a和反馈DAC56b,它与环路滤波器55结合使用能够实现三阶噪声整形和精确的模数转换。Cl、c2和c3为调制器的缩放因子,用于实现信号的缩放,使得在调制器输入范围内,积分器的输出摆幅不超过其线性输出范围。在三阶单环结构Sigma-Delta模数转换器中,环路滤波器55 (即积分器70、71和72)是主要的功耗模块,所以采用基于新型C类反向器的伪差分结构开关电容积分器能在保证鲁棒性和实用性的前提下极大地降低了系统功耗。

[0063] 本发明的三阶单环结构Sigma-Delta模数转换器采用了现有技术的前馈结构,SP模拟调制器中新增了三条前馈路径和一个加法器73。三条前馈路径分别从模拟信号输入端和前二级伪差分结构的开关电容积分器70、71输出端出发,最终通过加法器73在粗量化器56的输入端合在一起。其中al、a2、a3和a4是调制器前馈支路上的系数,用于实现噪声整形的优化。经计算,当前馈支路上的系数满足al=l, a2cl=3, a3clc2=3, a4clc2c3=l的条件

下,输出Y与输入X有如下关系式:

[0064]

Figure CN101640539BD00101

[0065] 上式中Eq为量化器引入的量化噪声。从上式可以看出,前馈结构的模拟调制器从输入X到输出Y的信号传输函数STF(Z) = 1,即积分器只需要处理量化噪声,并不处理模拟输入信号,从而能够降低调制器对积分器中新型C类反向器非理想性的敏感度。因此这种结构能够在不增加电路功耗的情况下实现高线性度的模拟调制器和Sigma-Delta模数转换器。

[0066] 需要说明的是,高阶单环Sigma-Delta模数转换器对新型C类反向器增益的要求并不是很高。通过系统级仿真可知,在过采样率为128时,反向器增益在30dB左右即可保证由于增益不足所引起的动态范围损失小于ldB。而通过电路级仿真可知,在SMIC (中芯国际)O. 13um工艺下,电源电压为1. 2V, Ml和M3宽长比为180 /«» /0. 35 ./謝,M2和M4的宽长比为60 /調/0. 35 /期,M5和M6宽长比分别取Ml和M2的1/8,反向器的负载电容均取5pF时,新型C类反向器的增益达到48dB左右。因此,新型C类反向器的增益完全满足需求,能够在高阶单环Sigma-Delta模数转换器中直接替换传统的运算放大器以达到降低功耗的目的。

[0067] 三阶单环模拟调制器实现电路图如附图8所示,它是采用全差分开关电容电路实现的,包括三个伪差分结构开关电容积分器电路80、81和82、比较器电路83 (实现一位量化)、反馈DAC电路84以及加法器等部分,其中开关包括PMOS开关“i”、NM0S开关

”、CMOS开关“ ”和自举NMOS开关“ _£>— ”等类型,电容包括采样电容Cs、补偿电容

Cc、积分电容、共模反馈电容Citf和前馈电容Cf ,积分器电路80、81和82依次单环

串联构成环路滤波器电路85。附图8中的子路径和子电路与附图7是一一对应的,整个电路包括:

[0068] 两条反馈路径,从比较器电路83的正负输出端D和Db出发,经过反馈DAC电路84分别输出FB+和FB-到信号 输入端IN+和IN-;

[0069] 六条前馈路径,其中两条前馈路径分别从模拟信号输入端IN+和IN-出发,通过前馈电容Cil到比较器电路83的输入端;两条前馈路径分别从第一级积分器电路80的输

出端OUTl+和OUTl-出发,通过前馈电容到比较器电路83的输入端;另外两条分别从

第二级积分器电路81的输出端0UT2+和0UT2-出发,通过前馈电容GTpi到比较器电路83的输入端。

[0070] 两个加法器电路,两条反馈路径分别和信号输入端IN+和IN-合在一起,通过第一级积分器电路80中的采样电容!实现加法器54,而六条前馈路径分别在粗量化器的正负输入端(即第三级积分器电路82的正负输出端0UT3+和0UT3-)合在一起,通过前馈电容cVl、CF2 ^ Cf3和Cf4实现加法器73。

[0071] 三个伪差分结构开关电容积分器电路80、81和82,三个积分器中的运算放大器均用两个差分对称的新型C类反向器来代替。通常情况下,积分器中的运算放大器是模拟调制器中最主要的功耗部分。因此,在本发明中采用基于新型反向器的伪差分结构开关电容积分器能够在保证模数转换器性能的情况下大幅度降低了系统功耗,并且提高了电路的稳定性和鲁棒性。

[0072] —个比较器电路83,为简单起见,级联调制器中采用比较器电路83来实现一位量化,比较器电路83可视为结构最简单的量化器56。

[0073] 两个反馈DAC电路84,采用开关网络实现,例如,当调制器输出为高电平时,反馈信号FB=VREF+ ;相反,如果调制器输出低电平,反馈信号FB=VREF-。对于1. 2V电源电压,一般选择VREF+=1V,VREF-=O.2V。因此,连接VREF+的开关采用PMOS开关,连接VREF-的开关采用NMOS开关,实现反馈参考电压的可靠导通。

[0074] 调制器输入端之间的电容Csi和Cjq将封装管脚和键合线引入到某个差分输入

端的干扰耦合到另外一个输入端上,使这种干扰信号成为调制器的共模输入,然后利用全差分电路将其抑制掉。

[0075] 三阶单环模拟调制器中时钟相位时序图如附图9所示,pi为采样相位,p2为积分相位,Pla和p2a下降沿稍超前于pi和p2,用于抑制与输入信号相关的沟道电荷注入。比较器的控制时钟Plab滞后于pi而超前于p2,避免信号延迟对于比较精度的影响。

[0076] 对于第一级积分器电路80,在pi相位,输入信号IN和反馈信号FB分别通过自举

NMOS开关和CMOS开关采样到采样电容C、上;在口2相位,输入信号IN与反馈信号FBl的电压差对应的电荷通过CMOS开关从Csi传输到CJn。其中调制器缩放因子Cl由采样电容

JfX

与积分电容的比例c7sl Zc11决定。

[0077] 对于第二、三级积分器电路81、82,由于分别受到二阶和三阶噪声整形的作用,对于信号采样线性度的要求降低,所以信号OUTl和0UT2通过CMOS开关分别采样到Cs2和

r 。类似地,调制器缩放因子c2、c3分别由(7 /Q 、Q /(7决定。

23 52' 12 S3' IS

[0078] 调制器系数al、a2、a3和a4由前馈电界Cn ; 、 Cf3和C科之间的

比例决定,通过选择合适的电容值可以实现信号的合理缩放和噪声整形的最佳优化。

Claims (3)

1. 一种Sigma-Delta模数转换器,它包括: 反混叠滤波器(50),用于模拟输入信号的反混叠滤波; 米样保持器(51),用于模拟输入信号的过米样; 数字抽取滤波器(53),用于在数字域将调制器输出的高速低精度的数字信号转换为奈奎斯特频率的高精度数字信号; 其特征在于:它还包括: 模拟调制器(52),用于模数转换过程中的噪声整形; 模拟调制器(52)中包括: 前馈ADC (56a),采用简单的比较器,用于实现一位量化; 反馈DAC (56b),用于将调制器输出数字信号高线性度地转换为模拟信号,并反馈到调制器的输入端; 加法器(54),用于计算输入信号与量化输出之间的误差,并将其反馈到环路滤波器(55); 环路滤波器(55),用于积累输入信号与量化输出之间的误差,并促使环路中的前馈ADC (56a)重新量化以减小或消除该误差; 环路滤波器(55)是由基于新型C类反向器的伪差分结构开关电容积分器通过单环串联或多路级联方式组合而成,它与前馈ADC (56a)、反馈DAC (56b)结合使用实现一阶或高阶噪声整形和精确的模数转换;其中前馈ADC (56a)和反馈DAC (56b)合称为粗量化器(56),前馈ADC (56a)输入端与环路滤波器(55)串联,反馈DAC (56b)的输入端与前馈ADC(56a)的输出端连接,输出端与加法器(54)连接; 所述的新型C类反向器由C类反向器(40)、PM0S体电位调制器(41)和NMOS体电位调制器(42)组成;其中C类反向器(40)采用的是共源共栅型C类反向器,PMOS体电位调制器(41)的主体结构由PMOS管(M5)和第一高精密电阻(Rl)组成,用于反向器PMOS输入管(MD的体电位调制,PMOS管(M5)的漏端连接第一高精密电阻(Rl)到第一参考电源VDDL的通路,第一高精密电阻(Rl)连接反向器PMOS输入管(Ml)体端的通路;NM0S体电位调制器(42)的主体结构由NMOS管(M6)和第二高精密电阻(R2)组成,用于反向器NMOS输入管(M2)的体电位调制,NMOS管(M6)的漏端连接第二高精密电阻(R2)到第二参考电源GNDH的通路,第二高精密电阻(R2)连接反向器NMOS输入管(M2)体端的通路; 所述的伪差分结构开关电容积分器包括两个新型C类反向器(60)、两个共模反馈电路(61)、电容以及开关;其中两个新型C类反向器(60)分别位于积分器正向和负向支路,两个反向器差分对称,构成伪差分结构,两个共模反馈电路(61)分别在积分器正向和负向支路形成共模反馈。
2. 一种三阶单环结构Sigma-Delta模数转换器,其特征在于:它包含三个基于新型C类反向器的伪差分结构开关电容积分器,即第一积分器(70)、第二积分器(71)和第三积分器(72),三个积分器单环串联构成环路滤波器(55),其中第二积分器(71)的正负输入端分别与第一积分器(70)的正负输出端相连,第三积分器(72)的正负输入端分别与第二积分器(71)的正负输出端相连;所述的新型C类反向器由C类反向器(40)、PM0S体电位调制器(41)和NMOS体电位调制器(42)组成;其中C类反向器(40)采用的是共源共栅型C类反向器,PMOS体电位调制器(41)的主体结构由PMOS管(M5)和第一高精密电阻(Rl)组成,用于反向器PMOS输入管(Ml)的体电位调制,PMOS管(M5)的漏端连接第一高精密电阻(Rl)到第一参考电源VDDL的通路,第一高精密电阻(Rl)连接反向器PMOS输入管(Ml)体端的通路;NM0S体电位调制器(42)的主体结构由NMOS管(M6)和第二高精密电阻(R2)组成,用于反向器NMOS输入管(M2)的体电位调制,NMOS管(M6)的漏端连接第二高精密电阻(R2)到第二参考电源GNDH的通路,第二高精密电阻(R2)连接反向器NMOS输入管(M2)体端的通路; 所述的伪差分结构开关电容积分器包括两个新型C类反向器(60)、两个共模反馈电路(61)、电容以及开关;其中两个新型C类反向器(60)分别位于积分器正向和负向支路,两个反向器差分对称,构成伪差分结构,两个共模反馈电路(61)分别在积分器正向和负向支路形成共模反馈。
3.根据权利要求2所述的三阶单环结构Sigma-Delta模数转换器,其特征在于:该模数转换器包括模拟调制器,模拟调制器采用前馈结构,即模拟调制器除了包含数字输出经反馈DAC到调制器输入的反馈路径以外,还增加三条前馈路径和一个加法器(73);三条前馈路径分别从模拟信号输入端和前二级的基于新型C类反向器的伪差分结构开关电容积分器即第一积分器(70)、第二积分器(71)输出端出发,最终通过加法器(73)在粗量化器(56)的输入端合在一起。
CN 200910301563 2009-06-19 2009-06-19 Sigma-Delta模数转换器 CN101640539B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910301563 CN101640539B (zh) 2009-06-19 2009-06-19 Sigma-Delta模数转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910301563 CN101640539B (zh) 2009-06-19 2009-06-19 Sigma-Delta模数转换器

Publications (2)

Publication Number Publication Date
CN101640539A CN101640539A (zh) 2010-02-03
CN101640539B true CN101640539B (zh) 2013-04-10

Family

ID=41615362

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910301563 CN101640539B (zh) 2009-06-19 2009-06-19 Sigma-Delta模数转换器

Country Status (1)

Country Link
CN (1) CN101640539B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8901996B2 (en) * 2010-11-30 2014-12-02 Infineon Technologies Ag Configurable system for cancellation of the mean value of a modulated signal
CN102291103B (zh) * 2011-07-05 2013-08-14 浙江大学 动态体偏置型c类反相器及其应用
EP2582050B1 (en) * 2011-10-13 2017-08-09 OCT Circuit Technologies International Limited Multi-level sigma-delta ADC with reduced quantization levels
CN102801424B (zh) 2012-09-03 2015-06-24 中国科学院微电子研究所 一种Sigma-Delta调制器及模数转换器
US8823572B2 (en) * 2012-12-17 2014-09-02 Dust Networks, Inc. Anti-aliasing sampling circuits and analog-to-digital converter
CN103780260A (zh) * 2013-11-26 2014-05-07 苏州贝克微电子有限公司 一种具有较好抑制能力的过采样数据转换器
DE102014116599A1 (de) * 2014-11-13 2016-05-19 Zentrum Mikroelektronik Dresden Ag Verfahren und Anordnung zur Einstellung einer effektiven Auflösung eines Ausgangssignals in inkrementellen Delta-Sigma-Analag-Digitalwandlern
CN104901700B (zh) * 2015-05-12 2018-04-20 清华大学 基于反相器实现的全数字模块Sigma‑Delta调制器
CN105406822B (zh) * 2015-12-01 2018-04-20 浙江大学 开关电容型带通前馈sigma‑delta调制器
US10499150B2 (en) * 2016-07-05 2019-12-03 Knowles Electronics, Llc Microphone assembly with digital feedback loop
CN106899304B (zh) * 2017-01-19 2020-02-18 电子科技大学 一种基于数据权重平均化方法的多比特sigma-delta调制器及调制方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1134893C (zh) * 1996-11-29 2004-01-14 菲利浦电子有限公司 模数转换器
CN100471069C (zh) * 2001-10-03 2009-03-18 Nxp股份有限公司 模数转换器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1134893C (zh) * 1996-11-29 2004-01-14 菲利浦电子有限公司 模数转换器
CN100471069C (zh) * 2001-10-03 2009-03-18 Nxp股份有限公司 模数转换器

Also Published As

Publication number Publication date
CN101640539A (zh) 2010-02-03

Similar Documents

Publication Publication Date Title
Xing et al. A 42 fJ/step-FoM two-step VCO-based delta-sigma ADC in 40 nm CMOS
DE102013211557B4 (de) System und verfahren für eine schaltung mit geschalteten kondensatoren
US20170012636A1 (en) Hybrid charge-sharing charge-redistribution dac for successive approximation analog-to-digital converters
Sumanen et al. A 10-bit 200-MS/s CMOS parallel pipeline A/D converter
CN102195652B (zh) 采样保持放大器
US5710563A (en) Pipeline analog to digital converter architecture with reduced mismatch error
JP3795338B2 (ja) 全差動型サンプリング回路及びデルタシグマ型変調器
CA2651951C (en) A/d converter and a/d converting method
US6784824B1 (en) Analog-to-digital converter which is substantially independent of capacitor mismatch
US7102557B1 (en) Switched capacitor DAC
Zeller et al. A 0.039 mm $^ 2$ Inverter-Based 1.82 mW 68.6$~ $ dB-SNDR 10 MHz-BW CT-$\Sigma\Delta $-ADC in 65 nm CMOS Using Power-and Area-Efficient Design Techniques
KR100914503B1 (ko) 하이브리드 멀티스테이지 회로
US5061925A (en) Phase equalization system for a digital-to-analog converter utilizing separate digital and analog sections
CN101512904B (zh) Ad转换电路和光检测装置
US7446686B2 (en) Incremental delta-sigma data converters with improved stability over wide input voltage ranges
CN102983865B (zh) A/d转换器
CN100423451C (zh) 开关电流模数转换器
US7898449B2 (en) Differential operational amplifier circuit correcting settling error for use in pipelined A/D converter
US9054733B2 (en) Quantization noise coupling delta sigma ADC with a delay in the main DAC feedback
US7671773B2 (en) Jitter insensitive single bit digital to analog converter
US7049990B2 (en) Single loop feed-forward modulator with summing flash quantizer and multi-bit feedback
Yin et al. A high-frequency and high-resolution fourth-order/spl Sigma//spl Delta/A/D converter in BiCMOS technology
US20030227401A1 (en) Delta-sigma modulators with improved noise performance
US7030804B2 (en) Switched-capacitor circuit and pipelined A/D converter
Roh et al. A 0.9-V 60-$\mu {\hbox {W}} $1-Bit Fourth-Order Delta-Sigma Modulator With 83-dB Dynamic Range

Legal Events

Date Code Title Description
PB01 Publication
C06 Publication
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
GR01 Patent grant
C14 Grant of patent or utility model
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130410

Termination date: 20140619

EXPY Termination of patent right or utility model