CN101917198A - 连续时间的高速低功耗sigma-delta调制器 - Google Patents

Abstract

本发明属于集成电路设计技术领域，具体为一种连续时间的高速低功耗sigma-delta调制器。该调制器由环路滤波器、内部量化器和反馈数模转换器构成。其中调制器采用四阶有源RC滤波器结构，采用分布式前馈和谐振子反馈方式，内部采用四位量化。采用负反馈的方法减小了反馈电阻的大小避免了版图的浪费和过大寄生参数的引入。本发明sigma-delta调制器可以在1～1.2V电源电压条件下将连续的模拟信号输入转化离散的数字信号输出。其带宽可以达到20MHz，精度达到11.5位，可以满足下一代无限通信协议LTE的最大带宽要求。

Description

连续时间的高速低功耗sigma-delta调制器

技术领域

本发明属于集成电路设计技术领域，具体涉及一种连续时间的高速低功耗sigma-delta调制器。

背景技术

模数转换器(Analog to Digital Converter)是沟通模拟世界与数字世界的桥梁，在集成电路系统设计中扮演重要的角色，各种模拟世界的信号，如声音、图像、压力等各种物理量都要通过模数转化器的转换，变成数字信号，才能给DSP、CPU等进行处理计算。目前，模数转化器主要有两大类，奈奎斯特型和过采样型。过采样型是以速度换取精度，通过过采样及噪声整形将量化噪声移到带外，最后通过数字滤波器将这些噪声滤掉。目前，随着工艺的发展，数字电路比起模拟电路更适合小尺寸的工艺，集成度越来越高，速度越来越快，价格越来越便宜，所以过采样型模数转换器利用数字电路的优势，很契合于现代工艺的发展。

过采样型的sigma-delta调制器除了在传统的音频领域有着主导性的地位之外，近几年来，随着无线通讯领域飞速发展，sigma-delta模数转换器在该领域也得到了广泛的研究与应用。模数转换器作为连接射频、模拟模块和数字基带的桥梁，其性能对整体系统的性能至关重要。下一代无线通讯协议为LTE协议，它要求模数转化器最大能够达到20MHz信号带宽，11-12位的精度，过采样型的Sigma-Delta模数转换器相比于奈奎斯特型的模数转换器在功耗上有着一定的优势。

过采样型的sigma-delta调制器可以分为离散时间结构和连续时间结构。它们的结构框图如图1(a)和图1(b)所示，离散时间sigma-delta调制器的采样点在环路外，连续时间sigma-delta调制器的采样点在环路内。它们内部电路结构有所不同，离散时间型采用的是开关电容电路，连续时间型采用的是有源RC积分电路。这两种结构各有优缺点，离散时间型设计成熟，且对工艺偏差、时钟抖动不敏感。但当需要宽频高速的调制器的时候，离散时间型相比连续时间型有很多缺点，离散时间型调制器在系统前端的采样，造成了带外的干扰信号被混叠进带内，所以，为了避免这种情况的发生，必须在系统前面加一个抗混叠滤波器，对于宽频高速的调制器，抗混叠滤波器的要求很高，很耗功耗。离散型结构中，由于积分器都是采用开关电容电路实现，对运放有建立时间的要求，所以一般运放的带宽要求高，可能需要达到5倍的采样频率，这样运放的功耗就相当大，特别当信号带宽增加，采样频率也随之增加时，运放的带宽设计会变得异常困难，而连续域结构，由于积分器是连续型的，运放没有建立时间的要求，在一般的设计中，运放的带宽取0.5～2F_s即可，相对于离散型的结构，这就节省了相当多的功耗，更适合于宽频高速的Sigma-Delta调制器设计。

由于连续时间型Sigma-Delta调制器对于额外环路延迟非常敏感，所以一些体系结构中会引入一个额外的反馈DAC回路直接反馈到量化器前面以使调制器能够容忍半个周期的额外环路延迟。在进行这种操作以后，环路的系数需要重新计算。环路传递函数H(z)的一般表达式如式(1)所示：

$H\left(z\right)=\frac{b_{n-1}{z}^{n-1}+\·\·\·+b_{1}z+b_0}{z^n+a_{n-1}{z}^{n-1}+\·\·\·+a_{1}z+a_0}---\left(1\right)$

a_n-1～a₀为传递函数分母系数，b_n-1～b₀是分子系数。补偿剥离的z^-1/2项，乘以z^1/2项，相当于不变，并用z^1/2代替z，得到信号传递函数

$L_{\mathrm{Filter}}\left(z^{\frac{1}{2}}\right)=\frac{{b_{n-1}}^{\′}{z}^{\frac{n-1}{2}}+\·\·\·+{b_1}^{\′}{z}^{\frac{1}{2}}+{b_0}^{\′}}{z^{\frac{n}{2}}+{a_{n-1}}^{\′}{z}^{\frac{n-1}{2}}+\·\·\·+{a_1}^{\′}{z}^{\frac{1}{2}}+{a_0}^{\′}}\·z^{\frac{1}{2}}$

$=\frac{({b_{n-2}}^{\′}-{a_{n-1}}^{\′}{b_{n-1}}^{\′})z^{\frac{n-1}{2}}+\·\·\·+({b_0}^{\′}-{a_1}^{\′}{b_{n-1}}^{\′})-{a_0}^{\′}{b_{n-1}}^{\′}}{z^{\frac{n}{2}}+{a_{n-1}}^{\′}{z}^{\frac{n-1}{2}}+\·\·\·+{a_1}^{\′}{z}^{\frac{1}{2}}+{a_0}^{\′}}+{b_{n-1}}^{\′}---\left(2\right)$

其中，新的环路滤波器传递函数H′(z)为：

$H^{\′}\left(z\right)=\frac{({b_{n-2}}^{\′}-{a_{n-1}}^{\′}{b_{n-1}}^{\′})z^{\frac{n-1}{2}}+\·\·\·+({b_0}^{\′}-{a_1}^{\′}{b_{n-1}}^{\′})-{a_0}^{\′}{b_{n-1}}^{\′}}{z^{\frac{n}{2}}+{a_{n-1}}^{\′}{z}^{\frac{n-1}{2}}+\·\·\·+{a_1}^{\′}{z}^{\frac{1}{2}}+{a_0}^{\′}}---\left(3\right)$

a_n-1’～a₀’为新传递函数分母系数，b_n-1’～b₀’是分子系数，新引入的反馈DAC系数k_DAC2＝b_n-1’

以三阶局部前馈结构的调制器为例，环路系数重新计算前和计算后对应的系统图如图2(a)和图2(b)所示，通过这种转换以后连续时间型sigma-Delta调制器可以容忍半个周期的额外环路延迟，但是在主信号通路上有电流加法器，这个电流加法器需要处理很多的高频信号，所以需要消耗很大的功耗，这种系统级结构也制约着高速低功耗Sigma-Delta调制器的设计。

随着无线通讯协议的升级，对Sigma-Delta模数转换器的带宽要求越来越大，对其中关键模块积分运放的要求也越来越高，而随着工艺的发展，电源电压越来越低，这样高增益高带宽低功耗的运放的设计成为了Sigma-Delta模数转换器在电路级设计上的制约与因素。

在连续时间型Sigma-Delta调制器中，各种前馈反馈和谐振反馈系数在电路上的映射基本上是电阻，根据传递函数系数的不同，有时会映射成上兆欧姆的电阻，这些电阻在版图上实现起来非常的大，而且会引入很多的寄生电容破坏原本德传递函数，造成系统的不稳定。

发明内容

本发明的目的在于提供一种连续时间的高速低功耗sigma-delta调制器。

本发明提供的Sigma-Delta调制器，由环路滤波器，内部量化器和反馈数模转换器构成。即该Sigma-Delta调制器中，环路滤波器采用四阶有源RC滤波器结构，并采用分布式前馈和谐振子反馈方式，内部采用四位量化。

四阶有源环路滤波器中，第一级到第四级积分器依次串联连接，它们的增益系数分别为k1～k4，四位量化器连接在第四级积分器的输出和第一半周期延迟器D1之间，反馈DAC1、DAC2和DAC3均为非自归零波形输出(NRZ，None Return to Zero)，DAC1连接在第一半周期延迟器D1的输出端和第一级积分器的输入端之间，DAC2连接在第一半周期延迟器D1的输出端和第四级积分器完成信号加法的输入端之间，DAC3连接在第二半周期延迟器D2的输出端和第四级积分器完成信号加法的输入端之间，第一半周期延迟器D1连接在四位量化器输出端和DAC1的输入端之间，第二半周期延迟器D2连接在第一半周期延迟器D1的输出端和DAC3的输入端之间，前馈系数f1连接在第一级积分器输出端和第四级积分器输入端之间，前馈系数f2连接在第二级积分器输出端和第四级积分器输入端之间，前馈系数f3连接在第三级积分器输出端和第四级积分器输入端之间，谐振反馈系数g1连接在第二级积分器输出端和第一级积分器输入端之间，谐振反馈系数g2连接在第四级积分器输出端和第三级积分器输入端之间。

本发明Sigma-Delta调制器采用全差分结构，在电路级中四级积分器中的运放为A1～A4，四个运放依次串联，积分电容Cia～Cib跨接在运放Ai的输入端和输出端之间，积分电阻Ria～Rib连接在运放Ai-1和Ai之间(i＝1时电阻一端接在输入端)，积分电容、积分电阻和四个运放构成四阶有源RC积分滤波结构，i＝1，2，3，4；四位量化器接在第四级运放A4的输出端和调制器输出端之间；第一级半周期延迟器件组D1连接在输出端和主反馈DAC1输入端之间；第二级半周期延迟器件组D2连接在第一级半周期延迟器件组D1输出端和反馈DAC3输入端之间；主反馈DAC1连接在第一级半周期延迟器件组D1输出端和第一级积分运放A1输入端之间；反馈DAC2连接在第一级半周期延迟器件组D1输出端和第四级积分运放A4输入端之间；反馈DAC3连接在第二级半周期延迟器件组D3输出端和第四级积分运放A4输入端之间；前馈电阻R5a～R5b连接在第一级积分运放A1输出端和第四级积分运放A4输入端；前馈电阻R6a～R6b连接在第二级积分运放A2输出端和第四级积分运放A4输入端；谐振反馈电阻R9a～R9b连接在第二级积分运放A2输出端和第一级积分运放A1输入端；谐振反馈电阻R7a～R7b，R8a～R8b连接在第四级积分运放A4输出端和第三级积分运放A3输入端。

本发明采用了“量化器前求和模块的去除与提前微分技术”，将反馈DAC3的电流反馈到第四级积分器A4前面，并且重新计算了反馈的系数，引入了延迟单元D2，将重新计算过的反馈信号延迟半个周期反馈到A4前面，保证了反馈系数的正确性，维持了原来的系统传递函数。通过这种方式取消了量化器前面的电流求和单元，减小了较大的直流功耗。从系统级上达到了低功耗设计的要求

本发明采用一种高增益高带宽低功耗三级频率补偿放大器，采用三级结构获得较高的增益；采用跨导补偿和高频零极点分离电阻切断和分离内部米勒补偿电容在高频情况下产生的前馈效应以及右半平面的零点，获得很高的带宽；通过跨导补偿和高频零极点分离电阻减小了对运放第二级第三极电路跨导的要求，采用内部前馈跨导结构使最后一级构成推挽式输出，改善了运放驱动能力，减小了直流功耗，共模反馈结构复用了三级放大器第一级的部分以及第二级第三级的全部，使用很小的功耗就达到了很高的增益和较大的共模反馈带宽。从电路级上解决了低电源电压和高采样时钟对模数转换器的设计挑战。

另外又采用了负反馈的方法将反馈电阻的大小减小为原来的1/10，避免了版图的浪费和过大寄生参数的引入。

本发明Sigma-Delta模数转换器可以在1～1.2V电源电压条件下将连续的模拟信号输入转化离散的数字信号输出。其带宽可以达到20MHz，精度达到11.5位，可以满足下一代无限通信协议LTE的最大带宽要求。

附图说明

图1(a)是现有离散时间Sigma-Delta调制器的结构框图。

图1(b)是现有连续时间Sigma-Delta调制器的结构框图。

图2(a)是现有传统三阶部分前馈型Sigma-Delta调制器结构框图。

图2(b)是现有三阶部分前馈型Sigma-Delta调制器的结构框图。

图3是本发明连续时间的高速低功耗Sigma-Delta调制器系统结构框图。

图4是本发明连续时间的高速低功耗Sigma-Delta调制器电路结构图。

图5是本发明求和模块的去除与零阶保持反馈回路的“提前微分”实现方法示意图。

图6是本发明高增益高带宽低功耗三级频率补偿放大器的结构框图。

图7是本发明高增益高带宽低功耗三级频率补偿放大器电路结构示意图。

图8是本发明负反馈技术减小电阻方法示意图。

图9是本发明具体实例后仿真结果的频谱示意图。

具体实施方式

以下结合附图及实例对本发明进行详细说明。

图3是本发明连续时间的高速低功耗Sigma-Delta调制器系统结构框图，是一种连续时间单环四阶有源RC滤波结构的sigma-delta调制器，内部采用四位量化，共有三个反馈DAC。取消了量化器前面的电流加法器，同时又保证了零阶保持反馈回路的有效性。系统采用部分前馈(f1、f2、f3)和谐振子反馈(g1、g2)。这个调制器可以将输入连续的模拟信号转换为离散的输出信号，内部量化器产生的数字码流可以经过数字降采样滤波器滤波，将高频的噪声滤除，构成完整的模数转换器。四阶有源环路滤波器第一级到第四级积分器依次串联连接，它们的增益系数分别为k1～k4，四位量化器连接在第四级积分器的输出和半周期延迟器D1之间，反馈DAC1、DAC2和DAC3均为非自归零波形输出(NRZ，None Return to Zero)，反馈DAC1连接在半周期延迟器D1的输出端和第一级积分器的输入端之间，反馈DAC2连接在半周期延迟器D1的输出端和第四级积分器完成信号加法的输入端之间，反馈DAC3连接在半周期延迟器D2的输出端和第四级积分器完成信号加法的输入端之间，半周期延迟器D1连接在四位量化器输出端和反馈DAC1的输入端之间，半周期延迟器D2连接在半周期延迟器D1的输出端和反馈DAC3的输入端之间，前馈系数f1连接在第一级积分器输出端和第四级积分器输入端之间，前馈系数f2连接在第二级积分器输出端和第四级积分器输入端之间，前馈系数f3连接在第三级积分器输出端和第四级积分器输入端之间，谐振反馈系数g1连接在第二级积分器输出端和第一级积分器输入端之间，谐振反馈系数g2连接在第四级积分器输出端和第三级积分器输入端之间。

图4是本发明连续时间的高速低功耗Sigma-Delta调制器电路结构图。采用了全差分型的结构可以抑制共模噪声的影响。环路滤波器采用了有源RC滤波器，这种结构具有很好的线性度，内部共有四个运放A1、A2、A3和A4，它们是环路滤波器的核心模块。内部量化器为4位可以在比较低的过采样率下提高转换精度，三个反馈DAC均为电流驱动型，有比较高的速度，适用于高速的Sigma-Delta调制器。系统设计中的前馈系数和谐振反馈系数均映射成电阻，传递电流信号。输入信号从输入端输入，进过四个运放A1、A2、A3和A4，和电阻电容网络进行滤波，然后通过内部量化器将连续时间信号进行采样并转化成离散数字信号并输出，同时输出信号有通过反馈DAC反馈到内部和输入端进行运算减小误差。

本发明Sigma-Delta调制器采用全差分结构，在电路级中四级积分器中的运放为A1～A4，四个运放依次串联，积分电容Cia～Cib跨接在运放Ai的输入端和输出端之间，积分电阻Ria～Rib连接在运放Ai-1和Ai之间(i＝1时电阻一端接在输入端)，积分电容、积分电阻和四个运放构成四阶有源RC积分滤波结构，i＝1，2，3，4；四位量化器接在第四级运放A4的输出端和调制器输出端之间；第一级半周期延迟器件组D1连接在输出端和主反馈DAC1输入端之间；第二级半周期延迟器件组D2连接在第一级半周期延迟器件组D1输出端和反馈DAC3输入端之间；主反馈DAC1连接在第一级半周期延迟器件组D1输出端和第一级积分运放A1输入端之间；反馈DAC2连接在第一级半周期延迟器件组D1输出端和第四级积分运放A4输入端之间；反馈DAC3连接在第二级半周期延迟器件组D3输出端和第四级积分运放A4输入端之间；前馈电阻R5a～R5b连接在第一级积分运放A1输出端和第四级积分运放A4输入端；前馈电阻R6a～R6b连接在第二级积分运放A2输出端和第四级积分运放A4输入端；谐振反馈电阻R9a～R9b连接在第二级积分运放A2输出端和第一级积分运放A1输入端；谐振反馈电阻R7a～R7b，R8a～R8b连接在第四级积分运放A4输出端和第三级积分运放A3输入端。

从系统级和电路级结构可以看出，本发明实例采用了引入一个额外的反馈DAC回路以增加额外环路延迟容忍度的方法，但是这种方法在主回路存在电流加法器，这个加法器需要将前馈和反馈的高频信号进行处理，所以需要消耗较大的功耗，同时在低电源电压的情况下，通常所采用的电阻加法网络的线性度会变得很差，直接影响了调制器的性能。由于增加了一个反馈DAC3，所以不能直接将加法器取消，将反馈DAC3提前，这样会破坏原来的零阶保持电路，使调制器不稳定。

图5是本发明求和模块的去除与零阶保持反馈回路的“提前微分”实现方法示意图。由于求和放在了第四级积分器前面，如果直接增加一个电流反馈回路k_dac3到第四级积分器前面，那么相比于原来的补偿回路，就多了一次积分。为了得到和原来相同的效果，可以考虑先微分再积分，然而连续域的积分容易实现，连续域的微分用电路实现会非常复杂，所以可以用离散域的微分来代替。如图5(a)所示，反馈DAC3反馈到电流求和器的信号是一个连续的阶梯状的电流值，为了将它提前到第四级积分器的前面而不改变原本的信号功能，需要对这个信号进行微分，这样通过第四级积分器以后的信号就和去除电流加法器前的信号相同。但是对连续梯状电流信号求微分得到的是脉冲信号，这种微分很难做到，但是在离散域做微分就很简单，得到的微分信号是半个周期的电流信号，这个信号得到的方法很简单，可以将原来的信号延迟半个周期然后和原信号相减就可以得到。因为第四级积分器有增益系数，所以信号提前的时候需要将反馈信号按比例衰减。最终反馈DAC2和DAC3的系数要重新计算，新计算的反馈DAC3信号通过D触发器D2延迟半个周期。

反馈DAC2的系数应该由两部分组成：一阶回路的系数和补偿Excess Loop Delay的部分，DAC3的系数也需要重新计算，即公式(4)、(5)：

${k_{\mathrm{DAC}2}}^{\′}=k_{\mathrm{DAC}2}+\frac{k_{\mathrm{DAC}3}}{k_4}---\left(4\right)$

${k_{\mathrm{DAC}3}}^{\′}=\frac{k_{\mathrm{DAC}3}}{k_4}---\left(5\right)$

其中k_DAC2为原来DAC2的反馈系数，k_DAC3为原来DAC3的反馈系数，k₄为第四级积分运放的增益，k_DAC2′为重新计算后的反馈DAC2的反馈系数，k_DAC3′重新计算后的反馈DAC3的反馈系数

本发明通过零阶保持反馈回路的提前微分方法取消了环路滤波器主通路上的电流加法器，同时又保持了零阶反馈回路带来的额外环路延迟补偿的优点，从系统级上降低了功耗，适用于低功耗模数转换器的应用。

在图5中运放A1是sigma-delta调制器的第一级，接收反馈DAC1反馈回来的电流，它需要有较低的输入噪声和较大的带宽和压摆率处理反馈的电流和输入的信号；由于量化器前的电流加法器取消，运放A4还需要完成电流加法的作用，运放A1、A2和A3前馈过来的电流以及反馈DAC2和DAC3反馈得到的电流都需要在A4上得到处理，所以对运放A4的要求也比较高。通过系统级的仿真可以得到第一级和第四级需要有很高的增益和上千兆赫兹的带宽。

图6是本发明高增益高带宽低功耗三级频率补偿放大器的结构框图。三级放大器包括第一级放大器B1、第二级放大器B2、第三级放大器B3。这三级放大器的跨导分别为g_m1、g_m2和g_m3，输出电阻分别为R₁、R₂和R₃，集总输出电容为C₁和C₂，负载电容为C_L。跨导级B4和前馈跨导级B5，它们的跨导分别为g_mt和g_mf。跨导g_mt阻隔了米勒补偿电容C_m2在高频时的短路效应，前馈效应产生的右半平面的零点被消除，第三级跨导g_m3可以取得比较小以保证系统的稳定。但是当频率非常高的时候，米勒补偿电容C_m1在高频时的短路效应显现了出来，这时又要求g_m3比较大才能保证稳定，所以需要在补偿电容C_m1的支路上增加一个零极点分离电阻R_s，我们可以称之为高频零极点分离电阻。在很高的频率时内部寄生的电容会产生右半平面的零点，可以通过调整前馈跨导取消右半平面的零点，保证了系统的稳定性，并且这一级可以和最后一级构成推挽结构增加了压摆率，减小直流功耗。

图7是本发明高增益高带宽低功耗三级频率补偿放大器电路结构示意图。放大器分为第一级、第二级、第三级、共模补偿级和补偿网络。第一级是差分共源共栅结构，采用PMOS输入管可以减小输入噪声和误匹配；第二级中MP5a和MP5b的跨导为g_m2/n，n为负载电流镜的比值，通过这种办法可以产生g_m2的电流缩小为原来的1/n，通过1∶n的镜像可以得到g_m2，节省了直流功耗。补偿电路中MP6a和MP6b的跨导为g_mt，这样可以避免在较高频时C_m2的前馈效应。通过R_s和C_m1串联产生的右半平面零点为：ω₅＝-C_m2/[C₂C_m1(g_mt/g_m2g_m3-R_s)]，可以看出当高频调零电阻R_s＞g_mt/g_m2g_m3时可以将这个右半平面零点消除；前馈跨导g_mf和第三级构成推挽结构，增大了压摆率，减小了第三级消耗的直流功耗；共模反馈电路中采样到的共模电平连接到MP1a的栅端，通过和理想共模信号的比较将控制信号反馈到输入级MN1a和MN1b的栅端进行反馈控制。通过这种反馈方式可以在消耗很小电流的情况下使共模反馈带宽达到差模信号带宽的2/3以上。这种结构在电源电压不断下降的情况下有极大的优势，可以在电路级设计中达到低功耗设计。

图8是本发明负反馈技术减小电阻方法示意图。原来映射的串联谐振电阻R_fb1、R_fb2可以为几百千欧姆甚至上兆欧姆电阻。将这两个个电阻分割成R7a、R8a和R7b、R8b。由于为全差分电路，运放的输出反向。从第四级输出端看到的等效电阻1/R_fb1＝1/R_8a-1/R_7a，1/R_fb2＝1/R_8b-1/R_7b，通过选取衡量电阻ΔR的大小使R_7a＝R_7b＝R_8a+ΔR＝R_8a+ΔR，R_7a＝R_7b＝10ΔR，R_8a＝R_8b＝9ΔR，那么得到R_fb1＝R_fb2＝90ΔR＝9R_7a＝9R_7b，R_fb1＝R_fb2＝10R_8a＝10R_8b。这样就将原来的电阻减小为原来的1/10左右，节省了芯片面积，减小了寄生电容对系统的影响。

本次设计采用了中芯国际0.13um混合信号工艺，电源电压1.2V，进行了电路和版图设计，芯片面积为800umX900um，信号带宽为20MHz，版图后仿真得到的信噪比为70.02dB，功耗为15.5mW。下面给出连续时间Sigma-Delta调制器性能总结：

带宽/时钟(Bandwidth/Clock rate)	20MHz/480MHz
		工艺(Technology)	0.13um
电源电压(Supply Voltage)	1.2V
		功耗(Power consumption)	15.5mW
有源面积(Active area)	800umX900um
		信噪比(SNR/SNDR)	70.02dB/68.89dB
性能指标(FOM)	150f/conv

上述结果表明，该连续时间Sigma-Delta调制器满足了LTE系统对于20MHz带宽，11-12位精度的要求，并且做到了低功耗，该发明中的降低功耗的办法还将适用于更高带宽连续时间Sigma-Delta调制器的设计，适用于将来无线通讯协议的继续发展。

Claims (2)

1.一种连续时间的高速低功耗sigma-delta调制器，其特征在于由环路滤波器、内部量化器和反馈数模转换器构成；即该Sigma-Delta调制器中，环路滤波器采用四阶有源RC滤波器结构，并采用分布式前馈和谐振子反馈方式，内部采用四位量化；

所述四阶有源RC滤波器中，第一级到第四级积分器依次串联连接，它们的增益系数分别为k1~k4，四位量化器连接在第四级积分器的输出和第一半周期延迟器D1之间，反馈DAC1、DAC2和DAC3均为非自归零波形输出，反馈DAC1连接在第一半周期延迟器D1的输出端和第一级积分器的输入端之间，反馈DAC2连接在第一半周期延迟器D1的输出端和第四级积分器完成信号加法的输入端之间，反馈DAC3连接在第二半周期延迟器D2的输出端和第四级积分器完成信号加法的输入端之间，第一半周期延迟器D1连接在四位量化器输出端和反馈DAC1的输入端之间，第二半周期延迟器D2连接在第一半周期延迟器D1的输出端和反馈DAC3的输入端之间，前馈系数f1连接在第一级积分器输出端和第四级积分器输入端之间，前馈系数f2连接在第二级积分器输出端和第四级积分器输入端之间，前馈系数f3连接在第三级积分器输出端和第四级积分器输入端之间，谐振反馈系数g1连接在第二级积分器输出端和第一级积分器输入端之间，谐振反馈系数g2连接在第四级积分器输出端和第三级积分器输入端之间。

2.如权利要求1所述的连续时间的高速低功耗sigma-delta调制器，其特征在于所述的四级积分器中，四个运放A1~A4依次串联，积分电容Cia~Cib跨接在运放Ai的输入端和输出端之间，积分电阻Ria~Rib连接在运放Ai-1和Ai之间；积分电容、积分电阻和四个运放构成四阶有源RC积分滤波结构，i＝1，2，3，4；i＝1时，积分电阻一端接在输入端。

Images