CN106357271A - 额外环路延迟补偿电路、方法和连续时间δ-σ模数转换器 - Google Patents

额外环路延迟补偿电路、方法和连续时间δ-σ模数转换器 Download PDF

Info

Publication number
CN106357271A
CN106357271A CN201510412008.3A CN201510412008A CN106357271A CN 106357271 A CN106357271 A CN 106357271A CN 201510412008 A CN201510412008 A CN 201510412008A CN 106357271 A CN106357271 A CN 106357271A
Authority
CN
China
Prior art keywords
delay
analog
digital converter
signal
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201510412008.3A
Other languages
English (en)
Inventor
郑宇亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen ZTE Microelectronics Technology Co Ltd
Original Assignee
Shenzhen ZTE Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen ZTE Microelectronics Technology Co Ltd filed Critical Shenzhen ZTE Microelectronics Technology Co Ltd
Priority to CN201510412008.3A priority Critical patent/CN106357271A/zh
Priority to PCT/CN2016/079799 priority patent/WO2017008550A1/zh
Publication of CN106357271A publication Critical patent/CN106357271A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明实施例公开了一种ELD补偿电路，该电路用于对连续时间Δ-Σ模数转换器的ELD时间进行ELD补偿，该电路包括：延时模块和补偿模块；其中，所述延时模块，用于在预设的多个延时时间中选择一个延时时间，基于所选择的延时时间将自身接收的信号延时输出；所述补偿模块，用于根据所述延时模块延时输出的信号进行ELD补偿。本发明实施例还公开了一种ELD补偿方法和连续时间Δ-Σ模数转换器。

Description

额外环路延迟补偿电路、方法和连续时间Δ-Σ模数转换器
技术领域
本发明涉及模数转换器设计领域，尤其涉及额外环路延迟(excess loopdelay，ELD)补偿电路、方法和连续时间Δ-Σ模数转换器。
背景技术
在无线通信领域，连续时间Δ-Σ模数转换器越来越受到人们的关注。与离散时间Δ-Σ模数转换器相比，连续时间Δ-Σ模数转换器降低了对运算放大器的带宽需求，进而可以降低电路的功耗。另外，由于连续时间Δ-Σ模数转换器固有的抗混叠特性和对于工艺偏差的不敏感，非常有利于应用在射频(RadioFrequency，RF)接收机中。
图1为现有技术中连续时间Δ-Σ模数转换器的组成结构示意图，如图1所示，该连续时间Δ-Σ模数转换器包括：量化器100、第1级数模转换器DAC1至第n级数模转换器DACn、第1级加法器Σ1至第n级加法器Σn、以及依次串联相接的第1级积分器S1至第n级积分器Sn，n为自然数；其中，第1级积分器S1的输入端用于接收需要进行模数转换的模拟信号，量化器100的输入端连接第n级积分器Sn的输出端，第i级数模转换器DACi接在量化器100输出端和第i级积分器Si输入端之间，i取1至n；第i级数模转换器DACi用于接收量化器输出信号，对量化器输出信号进行数模转换，将数模转换后生成的数字信号反馈至第i级积分器Si的输入端；第i级加法器Σi用于对第i级数模转换器DACi的输出信号和第i级积分器输入信号的求和操作，求和后的信号输入至第i级积分器。这里，经量化器100量化处理后的数字信号为连续时间Δ-Σ模数转换器最终输出的数字信号。
在实际的连续时间Δ-Σ模数转换器中，由于MOS器件有限的开关速度，导致从量化器100的采样时刻开始到每个数模转换器的产生相应的输出为止，存在一段延迟时间。此段延迟时间被称之为ELD时间，这里，ELD时间表示为τeld。ELD时间可能造成连续时间Δ-Σ模数转换器的动态范围的损失，甚至影响到连续时间Δ-Σ模数转换器中环路的稳定性。
在现有技术中，可以针对ELD时间进行ELD补偿。如图1所示，现有技术中进行ELD补偿的方案为：增加一个后级加法器Σ和一个用于补偿ELD时间的补偿电路101，补偿电路101的输入端连接量化器100的输出端，补偿电路101的输出信号与第n级积分器的输出信号进行求和后被发送至量化器100的输入端。
但是，上述这种ELD补偿方案存在如下问题：ELD时间τeld在实际电路中会受到多种因素的影响，难以准确量化，进而对ELD补偿的效果造成影响。
发明内容
为解决上述技术问题，本发明实施例期望提供一种ELD补偿电路、方法和连续时间Δ-Σ模数转换器，能够灵活地对连续时间Δ-Σ模数转换器进行ELD补偿，满足多种应用场景的需求。
本发明的技术方案是这样实现的：
本发明实施例提供了一种ELD补偿电路，所述电路用于对连续时间Δ-Σ模数转换器的ELD时间进行ELD补偿，所述电路包括：延时模块和补偿模块；其中，
所述延时模块，用于在预设的多个延时时间中选择一个延时时间，基于所选择的延时时间将自身接收的信号延时输出；
所述补偿模块，用于根据所述延时模块延时输出的信号进行ELD补偿。
上述方案中，所述连续时间Δ-Σ模数转换器包括量化器、第1级数模转换器DAC至第n级DAC、以及依次串联相接的第1级积分器至第n级积分器，n为自然数；其中，第i级DAC接在量化器输出端和第i级积分器输入端之间，i取1至n；
所述补偿模块，用于对延时模块延时输出的信号进行数模转换，并将数模转换结果以差分形式反馈到第n级积分器的输入端进行求和操作。
上述方案中，所述补偿模块，用于通过复用所述连续时间Δ-Σ模数转换器的第n级数模转换器，对所述延时模块延时输出的信号进行数模转换。
上述方案中，所述补偿模块，用于根据设置的ELD补偿系数，对延时模块延时输出的信号进行数模转换，将数模转换后的模拟信号以差分形式发送至所述连续时间Δ-Σ模数转换器的第n级积分器的虚地点。
上述方案中，所述电路还包括延迟锁相环DLL，所述DLL用于使所述延时模块所选择的延时时间保持不变。
上述方案中，所述延时模块，用于接收所述连续时间Δ-Σ模数转换器的量化器的输出信号，对所接收到的信号进行延时处理，将延时处理后的信号发送至补偿模块；或者，
所述延时模块，用于接收所述连续时间Δ-Σ模数转换器的输入时钟信号，对所接收到的时钟信号进行延时处理，将延时处理后的时钟信号发送至所述连续时间Δ-Σ模数转换器的量化器的时钟信号输入端。
本发明实施例还提供了一种连续时间Δ-Σ模数转换器，包括上述任意一种ELD补偿电路。
本发明实施例还提供了一种额外环路延迟ELD补偿方法，包括：
针对连续时间Δ-Σ模数转换器设置延时模块，延时模块在预设的多个延时时间中选择一个延时时间，基于所选择的延时时间将自身接收的信号延时输出；
根据所述延时模块延时输出的信号，对所述连续时间Δ-Σ模数转换器的ELD时间进行ELD补偿。
上述方案中，所述连续时间Δ-Σ模数转换器包括量化器、第1级数模转换器至第n级数模转换器、以及依次串联相接的第1级积分器至第n级积分器，n为自然数；其中，第i级数模转换器，用于接收量化器输出信号，对量化器输出信号进行数模转换，将数模转换后生成的数字信号反馈至第i级积分器的输入端，i取1至n；
所述根据所述延时模块延时输出的信号，对所述连续时间Δ-Σ模数转换器的ELD时间进行ELD补偿，包括：对延时模块延时输出的信号进行数模转换，并将数模转换结果以差分形式反馈到第n级积分器的输入端进行求和操作。
上述方案中，所述对延时模块延时输出的信号进行数模转换，包括：通过复用所述连续时间Δ-Σ模数转换器的第n级数模转换器，对所述延时模块延时输出的信号进行数模转换。
本发明实施例提供的ELD补偿电路、方法和连续时间Δ-Σ模数转换器，在预设的多个延时时间中选择一个延时时间，基于该延时时间进行连续时间Δ-Σ模数转换器的ELD补偿，如此，能够灵活地对连续时间Δ-Σ模数转换器进行ELD补偿，满足多种应用场景的需求。
附图说明
图1为现有技术中连续时间Δ-Σ模数转换器的组成结构示意图；
图2为本发明ELD补偿电路的第一实施例的结构示意图；
图3为本发明ELD补偿电路的第一实施例的第一具体组成结构示意图；
图4为本发明ELD补偿电路的第一实施例中延时模块的第一组成结构示意图；
图5为本发明ELD补偿电路的第一实施例中延时模块的第二组成结构示意图；
图6为本发明ELD补偿电路的第一实施例中延迟锁相环的组成结构示意图；
图7为本发明ELD补偿电路的第一实施例的信号处理框图；
图8为本发明ELD补偿电路的第一实施例的第二具体组成结构示意图；
图9为本发明各种实施例的效果示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
第一实施例
本发明实施例提出了一种ELD补偿电路，该补偿电路用于对连续时间Δ-Σ模数转换器的ELD时间进行ELD补偿。如图1所示，连续时间Δ-Σ模数转换器包括量化器100、第1级数模转换器DAC1至第n级数模转换器DACn、第1级加法器Σ1至第n级加法器Σn、以及依次串联相接的第1级积分器S1至第n级积分器Sn，n为自然数。
图2为本发明ELD补偿电路的第一实施例的结构示意图，如图2所示，该电路包括：延时模块200和补偿模块201。
下面分两种情况对本发明ELD补偿电路的第一实施例进行说明。
第一种情况：延时模块200设置于量化器100和补偿模块201之间。
图3为本发明ELD补偿电路的第一实施例的第一具体组成结构示意图，如图3所示，ELD补偿电路用于对连续时间Δ-Σ模数转换器的ELD时间进行ELD补偿；连续时间Δ-Σ模数转换器包括第1级数模转换器DAC1至第n级数模转换器DACn，这里，每级数模转换器具有差分输出功能，也就是说，每级数模转换器均具有Vout+端和Vout-端，其中，每级数模转换器的Vout+端用于输出第一差分输出信号，每级数模转换器的Vout-端用于输出第二差分输出信号。
这里，连续时间Δ-Σ模数转换器还包括第1级积分器S1至第n级积分器Sn，其中，第i级积分器Si包括第i级全差分放大器OPi、两个第i电容Ci、以及两个第i电阻Ri，i取1至n；第i级全差分放大器OPi的正输入端和负输出端之间串接有一个第i电容Ci，第i级全差分放大器OPi的负输入端和正输出端之间串接有另一个第i电容Ci，第i级全差分放大器OPi的正输入端接有一个第i电阻Ri，第i级全差分放大器OPi的负输入端接有另一个第i电阻Ri；全差分放大器有多种具体实现方式，但不属于本发明内容，这里不再详述。
这里，连续时间Δ-Σ模数转换器用于接收差分形式的模拟信号，该差分形式的模拟信号被输入至第1级积分器的第1电阻R1。
这里，连续时间Δ-Σ模数转换器包括量化器100，量化器100用于接收第n级积分器的差分输出信号，经量化器量化处理后的数字信号被发送至延时模块，经量化器量化处理后的数字信号为连续时间Δ-Σ模数转换器最终输出的数字信号。
延时模块200，设置于量化器100和补偿模块201之间，用于在预设的多个延时时间中选择一个延时时间，基于所选择的延时时间将自身接收的信号延时输出。
具体地，所述延时模块200用于接收所述连续时间Δ-Σ模数转换器的量化器的输出信号，对所接收到的信号进行延时处理，将延时处理后的信号分别发送至补偿模块、以及第1级数模转换器DAC1至第n级数模转换器DACn的输入端。显然，与未设置延时模块的情况相比，延时模块可以将经量化处理后的信号延时输出。
这里，可以根据应用场景，在预设的多个延时时间中选择一个延时时间；进一步地，延时模块可以在外部控制信号的控制下进行延时时间的调整，从而灵活地选择延时时间。
下面说明延时模块的两种实现方式。
图4为本发明ELD补偿电路的第一实施例中延时模块的第一种实现方式的组成结构示意图，如图4所示，该延时模块包括：译码器400、第1延时单元D1至第N延时单元DN，N为大于1的自然数，每个延时单元用于对输入信号进行延时输出，各个延时单元的延时值互不相同。IN为延时模块的输入信号，OUT表示延时模块的输出信号；所述延时模块的输入信号分别被发送至第1延时单元D1至第N延时单元DN；ctrl<M:1>为译码器的输入信号，用于控制译码器的输出值；译码器400的输出端分别连接第1延时单元D1至第N延时单元DN的输入端。
这里，译码器可以通过自身的输出值在N个延时单元中选出一个延时单元，延时模块的输入信号通过被选出的延时单元输出至下一级电路，例如，被选出的延时单元为第k延时单元，1≤k≤N；则意味着延时模块的输入信号IN仅通过第k延时单元进行延时处理。
图5为本发明ELD补偿电路的第一实施例中延时模块的第二种实现方式的组成结构示意图，如图5所示，该延时模块包括：译码器500、第1延时单元D1至第N延时单元DN、以及第1开关S1至第N开关SN，N为大于1的自然数；其中，第j开关与第j延时单元Dj并联，j取1至N。每个延时单元用于对输入信号进行延时输出，各个延时单元的延时值互不相同。IN为延时模块的输入信号，OUT表示延时模块的输出信号；ctrl<M:1>为译码器的输入信号，用于控制译码器的输出值；译码器500用于分别控制每个开关的通断状态。
这里，译码器可以根据自身的输出值控制一个开关处于断开状态，并控制其他开关处于导通状态；这样，与处于断开状态的开关的延时单元被接入电路中，延时模块的输入信号通过被选出的延时单元输出至下一级电路，例如，处于断开状态的开关为第k开关，1≤k≤N；则意味着延时模块的输入信号IN仅通过第k延时单元进行延时处理。
由于延时模块会受到工艺偏差、温度、电压等外界因素的影响，延时模块选择的延时时间可能会发生变化，也就是说，与理想情况下选择的延时时间不同。为了解决该问题，可以在本发明实施例的ELD补偿电路中设置延迟锁相环(Delay-Locked Loop，DLL)301，如图3所示，延迟锁相环301连接延时模块200，用于使延时模块所选择的延时时间保持不变，实现对所选择的延时时间的精确控制。
图6为本发明ELD补偿电路的第一实施例中延迟锁相环的组成结构示意图，如图6所示，延迟锁相环包括鉴频鉴相器(Phase Frequency Detector，PFD)600、电荷泵(Charge Pump)601、环路滤波器(Loop Filter，LPF)602和第N+1延时单元603，其中，鉴频鉴相器600、电荷泵601和环路滤波器602依次连接，环路滤波器602的输出端Vctrl分别连接第N+1延时单元603的电源、以及所述延时模块中N个延时单元的电源，这里，第N+1延时单元603与延时模块中任意一个延时单元具有完全相同的电路结构和实现方式。鉴频鉴相器600用于接收基准时钟以及来自环路滤波器的反馈时钟，通过比较基准时钟与反馈时钟，向电荷泵发送对应的信号；这里，鉴频鉴相器600、电荷泵601和环路滤波器602具有多种现有的实现方式，这里不再详述。
需要说明的是，图6只示例性地说明了一种延迟锁相环的实现方式，本发明实施例可以根据实际情况采用延迟锁相环的其他实现方式，这里不再说明。
这里，对于延时模块，可以根据应用场景及第n级积分器的性能指标，来选择不同的延时时间。
补偿模块201，用于根据延时模块延时输出的信号进行ELD补偿。
具体地，所述补偿模块201，用于对延时模块延时输出的信号进行数模转换，并将数模转换结果以差分形式反馈到第n级积分器，将差分形式的数模转换结果与第n级积分器的输入端进行求和操作，这里，求和操作可以利用加法器实现。
图7为本发明ELD补偿电路的第一实施例的信号处理框图，如图7所示，x(t)表示连续时间Δ-Σ模数转换器接收的模拟信号，kis-1表示连续时间Δ-Σ模数转换器的第i级积分器的传递函数，第n级积分器的输出信号经量化器量化处理后变为信号y[n]，表示连续时间Δ-Σ模数转换器的ELD时间。
这里，ELD补偿系数为k，补偿模块可以基于设置的ELD补偿系数对延时模块延时输出的信号进行数模转换。在对延时模块延时输出的信号进行数模转换后，将数模转换后的模拟信号与连续时间Δ-Σ模数转换器的第n级数模转换器输出的信号进行求和，生成反馈信号，反馈信号被输入至第n级积分器的输入端再次进行求和操作。
这里，经延时模块处理后的信号还被分别发送到第1级数模转换器至第n级数模转换器的输入端；每级数模转换器对输入的经延时模块处理后的信号进行数模转换，每级数模转换器输出的模拟信号被发送至本级积分器的输入端。
补偿模块用于根据经延时模块处理后的信号进行ELD补偿，这里，补偿模块输出的模拟信号可以是差分形式的模拟信号。具体地说，补偿模块中有两路差分数模转换器，在补偿模块中，一路信号直接进行数模转换，另一路信号先经图7中所示的延时单元，在进行数模转换；补偿模块中两次数模转换后生成的模拟信号作差，生成差分形式的模拟信号。这里，补偿模块中的数模转换过程可通过两个数模转换器实现。
这里，ELD补偿的传递函数可表示为TF(z)，TF(z)＝1-z-τ/Ts(τ≤Ts-τeld)，其中，z表示自变量，Ts表示连续时间Δ-Σ模数转换器的采样周期，需要说明的是，如果τ≤Ts-τeld，则不能用图7所示的单一比例系数k的方式实现ELD补偿。
进一步地，所述补偿模块201，用于通过复用所述连续时间Δ-Σ模数转换器的第n级数模转换器，对所述延时模块延时输出的信号进行数模转换。也就是说，经延时模块处理后的信号分别被发送到第1级数模转换器至第n-1级数模转换器、以及补偿模块；也就是说，补偿模块中的两个数模转换器与第n级数模转换器复用，这时，第n级数模转换器可省略。
下面结合图3说明补偿模块内部的结构进行进一步说明。
如图3所示，补偿模块201包括D触发器(触发器DEF)302、第n数模转换器DACn和第n+1数模转换器303，其中，第n数模转换器DACn和第n+1数模转换器303分别用于实现补偿模块中的两次数模转换过程；D触发器302用于实现补偿模块中的延时处理过程。
需要说明的是，第n+1级数模转换器303与第n级数模转换器DACn具有相同的内部结构，第n+1级数模转换器303的Vout+端和第n级数模转换器DACn的Vout-端的公共节点连接第n级全差分放大器OPn的正输入端，第n+1级数模转换器303的Vout-端和第n级数模转换器DACn的Vout+端的公共节点连接第n级全差分放大器OPn的负输入端。
这里，图3中的补偿模块201可以实现差分器形式的ELD反馈路径。第n数模转换器DACn和第n+1数模转换器303的控制时钟的相位相差180度，D触发器302的控制时钟与第n数模转换器DACn的控制时钟相同。如果k表示ELD补偿电路接在量化器输入端和输出端之间时的ELD补偿系数，则本发明实施例的补偿模块接入最后一级积分器的输入端之前时的ELD补偿系数k'为：k'＝(k/c)×(1-τeld/Ts)-1，其中，c表示已知的常数，是与最后一级积分器的输出摆幅有关的常数，可以根据具体情况进行设置；ELD补偿系数k'通过第n数模转换器DACn和第n+1数模转换器303输出的电流信号来实现，这是由于第n数模转换器DACn和第n+1数模转换器303均可以用于输出多种不同大小的电流信号。
可以看出，当补偿模块复用所述连续时间Δ-Σ模数转换器的第n级数模转换器时，连续时间Δ-Σ模数转换器的第n级积分器被包含在ELD补偿回路中，由于连续时间Δ-Σ模数转换器的第n级积分器带宽有限造成的额外延迟时间将被计入ELD时间中，如此，在延时模块选择延时时间时，需要将第n级积分器有限带宽造成的额外延迟时间计算在内，这样，可以降低连续时间Δ-Σ模数转换器对第n级积分器的性能需求，保持连续时间Δ-Σ模数转换器的稳定性，并降低ELD补偿电路的设计难度和功耗。
进一步地，可以将补偿模块输出端连接第n级积分器的虚地点(Vp，Vn)，这样，补偿模块输出的模拟信号在第n级积分器的输入端的求和过程可以在第n级积分器的虚地点完成，显然，无需设置额外的加法器电路，进而减少了ELD补偿电路的面积和功耗。
第二种情况：延时模块200设置于量化器100的时钟信号输入端。
图8为本发明ELD补偿电路的第一实施例的第二具体组成结构示意图，如图8所示，本发明ELD补偿电路的第一实施例的第二种情况与第一种情况基本相同，其区别点在于，延时模块200设置于量化器100的时钟信号输入端。
这里，延时模块200，用于接收所述连续时间Δ-Σ模数转换器的输入时钟信号，对所接收到的时钟信号进行延时处理，将延时处理后的时钟信号发送至所述量化器的时钟信号输入端。如此，量化器基于经延时处理后的时钟信号对输入的信号进行量化处理，与未设置延时模块的情况相比，进而可以将经量化处理后的信号延时输出。
第二实施例
本发明实施例还提出了一种连续时间Δ-Σ模数转换器，该连续时间Δ-Σ模数转换器包括本发明第一实施例中任意一种ELD补偿电路。
第三实施例
基于本发明实施例的ELD补偿电路，本发明实施例还提出一种ELD补偿方法，该方法包括：
针对连续时间Δ-Σ模数转换器设置延时模块，延时模块在预设的多个延时时间中选择一个延时时间，基于所选择的延时时间将自身接收的信号延时输出。
根据所述延时模块延时输出的信号，对所述连续时间Δ-Σ模数转换器的ELD时间进行ELD补偿。
这里，所述连续时间Δ-Σ模数转换器包括量化器、第1级数模转换器至第n级数模转换器、以及依次串联相接的第1级积分器至第n级积分器，n为自然数；其中，第i级数模转换器，用于接收量化器输出信号，对量化器输出信号进行数模转换，将数模转换后生成的数字信号反馈至第i级积分器的输入端，i取1至n。
具体地，所述根据所述延时模块延时输出的信号，对所述连续时间Δ-Σ模数转换器的ELD时间进行ELD补偿，包括：对延时模块延时输出的信号进行数模转换，并将数模转换结果以差分形式反馈到第n级积分器，将差分形式的数模转换结果与第n级积分器的输入端进行求和操作。
进一步地，所述对延时模块延时输出的信号进行数模转换，包括：通过复用所述连续时间Δ-Σ模数转换器的第n级数模转换器，对所述延时模块延时输出的信号进行数模转换。
图9为本发明各种实施例的效果示意图，如图9所示，分三个方面说明本发明各种实施例的有益效果。第一，相对于图1所示的现有的ELD补偿方式，本发明将ELD补偿路径前移至最后一级积分器的输入端，将补偿模块中的数模转换器设置为差分器形式；第二，根据具体的应用需求，通过延时模块灵活选择延时值，使ELD补偿具有灵活性，减轻ELD补偿电路对最后一级积分器的性能需求，进而降低ELD补偿电路的设计难度和功耗；第三，通过DLL控制延时模块的延时值，进而实现精确的ELD补偿。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用硬件实施例、软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (10)

1.一种额外环路延迟ELD补偿电路，其特征在于，所述电路用于对连续时间Δ-Σ模数转换器的ELD时间进行ELD补偿，所述电路包括：延时模块和补偿模块；其中，
所述延时模块，用于在预设的多个延时时间中选择一个延时时间，基于所选择的延时时间将自身接收的信号延时输出；
所述补偿模块，用于根据所述延时模块延时输出的信号进行ELD补偿。
2.根据权利要求1所述的电路，其特征在于，所述连续时间Δ-Σ模数转换器包括量化器、第1级数模转换器DAC至第n级DAC、以及依次串联相接的第1级积分器至第n级积分器，n为自然数；其中，第i级DAC接在量化器输出端和第i级积分器输入端之间，i取1至n；
所述补偿模块，用于对延时模块延时输出的信号进行数模转换，并将数模转换结果以差分形式反馈到第n级积分器的输入端进行求和操作。
3.根据权利要求2所述的电路，其特征在于，所述补偿模块，用于通过复用所述连续时间Δ-Σ模数转换器的第n级数模转换器，对所述延时模块延时输出的信号进行数模转换。
4.根据权利要求3所述的电路，其特征在于，所述补偿模块，用于根据设置的ELD补偿系数，对延时模块延时输出的信号进行数模转换，将数模转换后的模拟信号以差分形式发送至所述连续时间Δ-Σ模数转换器的第n级积分器的虚地点。
5.根据权利要求1所述的电路，其特征在于，所述电路还包括延迟锁相环DLL，所述DLL用于使所述延时模块所选择的延时时间保持不变。
6.根据权利要求1至5任一项所述的电路，其特征在于，所述延时模块，用于接收所述连续时间Δ-Σ模数转换器的量化器的输出信号，对所接收到的信号进行延时处理，将延时处理后的信号发送至补偿模块；或者，
所述延时模块，用于接收所述连续时间Δ-Σ模数转换器的输入时钟信号，对所接收到的时钟信号进行延时处理，将延时处理后的时钟信号发送至所述连续时间Δ-Σ模数转换器的量化器的时钟信号输入端。
7.一种连续时间Δ-Σ模数转换器，其特征在于，包括权利要求1至6任一项所述的ELD补偿电路。
8.一种额外环路延迟ELD补偿方法，其特征在于，所述方法包括：
针对连续时间Δ-Σ模数转换器设置延时模块，延时模块在预设的多个延时时间中选择一个延时时间，基于所选择的延时时间将自身接收的信号延时输出；
根据所述延时模块延时输出的信号，对所述连续时间Δ-Σ模数转换器的ELD时间进行ELD补偿。
9.根据权利要求8所述的方法，其特征在于，所述连续时间Δ-Σ模数转换器包括量化器、第1级数模转换器至第n级数模转换器、以及依次串联相接的第1级积分器至第n级积分器，n为自然数；其中，第i级数模转换器，用于接收量化器输出信号，对量化器输出信号进行数模转换，将数模转换后生成的数字信号反馈至第i级积分器的输入端，i取1至n；
所述根据所述延时模块延时输出的信号，对所述连续时间Δ-Σ模数转换器的ELD时间进行ELD补偿，包括：对延时模块延时输出的信号进行数模转换，并将数模转换结果以差分形式反馈到第n级积分器的输入端进行求和操作。
10.根据权利要求9所述的方法，其特征在于，所述对延时模块延时输出的信号进行数模转换，包括：通过复用所述连续时间Δ-Σ模数转换器的第n级数模转换器，对所述延时模块延时输出的信号进行数模转换。
CN201510412008.3A 2015-07-15 2015-07-15 额外环路延迟补偿电路、方法和连续时间δ-σ模数转换器 Withdrawn CN106357271A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510412008.3A CN106357271A (zh) 2015-07-15 2015-07-15 额外环路延迟补偿电路、方法和连续时间δ-σ模数转换器
PCT/CN2016/079799 WO2017008550A1 (zh) 2015-07-15 2016-04-20 额外环路延迟补偿电路、方法、存储介质和模数转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510412008.3A CN106357271A (zh) 2015-07-15 2015-07-15 额外环路延迟补偿电路、方法和连续时间δ-σ模数转换器

Publications (1)

Publication Number Publication Date
CN106357271A true CN106357271A (zh) 2017-01-25

Family

ID=57756787

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510412008.3A Withdrawn CN106357271A (zh) 2015-07-15 2015-07-15 额外环路延迟补偿电路、方法和连续时间δ-σ模数转换器

Country Status (2)

Country Link
CN (1) CN106357271A (zh)
WO (1) WO2017008550A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108631785A (zh) * 2017-03-17 2018-10-09 深圳市中兴微电子技术有限公司 一种连续时间δ-σ模数转换器及其系数校准方法
CN111384926A (zh) * 2018-12-29 2020-07-07 广州开信通讯系统有限公司 数字滤波电路、系统、方法及数字滤波电路重构方法
CN112886966A (zh) * 2019-11-29 2021-06-01 苏州汇川联合动力系统有限公司 旋转变压器解码方法、设备及计算机可读存储器
CN113206672A (zh) * 2020-01-31 2021-08-03 意法半导体股份有限公司 用于δ-∑调制器的补偿电路、对应设备和方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090091484A1 (en) * 2007-10-04 2009-04-09 Mediatek Inc. Delta sigma modulator and method for compensating delta sigma modulators for loop delay
CN101473540A (zh) * 2006-06-13 2009-07-01 丰田自动车株式会社 A/d转换器及a/d转换方法
CN101917198A (zh) * 2010-08-05 2010-12-15 复旦大学 连续时间的高速低功耗sigma-delta调制器
US20140077984A1 (en) * 2012-09-14 2014-03-20 Mediatek Inc. Delta-sigma modulator using hybrid excess loop delay adjustment scheme and related delta-sigma modulation method
CN104124974A (zh) * 2013-04-24 2014-10-29 北京新岸线移动多媒体技术有限公司 一种连续时间sigma delta调制器
CN104348484A (zh) * 2013-07-31 2015-02-11 上海耐普微电子有限公司 一种用于数字麦克风的连续时间多比特模数转换器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7439892B1 (en) * 2007-06-29 2008-10-21 Cirrus Logic, Inc. Variable voltage generator for delta-sigma modulators
US7880654B2 (en) * 2009-02-27 2011-02-01 Freescale Semiconductor, Inc. Continuous-time sigma-delta modulator with multiple feedback paths having independent delays
JP5696508B2 (ja) * 2011-02-04 2015-04-08 ソニー株式会社 Δς変調器および信号処理システム
CN102832948B (zh) * 2012-09-07 2016-03-30 复旦大学 可重构的连续时间型高速低功耗sigma-delta调制器
US9059732B2 (en) * 2013-03-21 2015-06-16 Hamilton Sundstrand Corporation Resolver-to-digital converter

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101473540A (zh) * 2006-06-13 2009-07-01 丰田自动车株式会社 A/d转换器及a/d转换方法
US20090091484A1 (en) * 2007-10-04 2009-04-09 Mediatek Inc. Delta sigma modulator and method for compensating delta sigma modulators for loop delay
CN101917198A (zh) * 2010-08-05 2010-12-15 复旦大学 连续时间的高速低功耗sigma-delta调制器
US20140077984A1 (en) * 2012-09-14 2014-03-20 Mediatek Inc. Delta-sigma modulator using hybrid excess loop delay adjustment scheme and related delta-sigma modulation method
CN104124974A (zh) * 2013-04-24 2014-10-29 北京新岸线移动多媒体技术有限公司 一种连续时间sigma delta调制器
CN104348484A (zh) * 2013-07-31 2015-02-11 上海耐普微电子有限公司 一种用于数字麦克风的连续时间多比特模数转换器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108631785A (zh) * 2017-03-17 2018-10-09 深圳市中兴微电子技术有限公司 一种连续时间δ-σ模数转换器及其系数校准方法
CN111384926A (zh) * 2018-12-29 2020-07-07 广州开信通讯系统有限公司 数字滤波电路、系统、方法及数字滤波电路重构方法
CN111384926B (zh) * 2018-12-29 2024-03-19 广州开信通讯系统有限公司 数字滤波电路、系统、方法及数字滤波电路重构方法
CN112886966A (zh) * 2019-11-29 2021-06-01 苏州汇川联合动力系统有限公司 旋转变压器解码方法、设备及计算机可读存储器
CN113206672A (zh) * 2020-01-31 2021-08-03 意法半导体股份有限公司 用于δ-∑调制器的补偿电路、对应设备和方法

Also Published As

Publication number Publication date
WO2017008550A1 (zh) 2017-01-19

Similar Documents

Publication Publication Date Title
EP3182599B1 (en) Adaptive digital quantization noise cancellation filters for mash adcs
US6035320A (en) Fir filter architecture
US20120293348A1 (en) System and Method For Digitally Correcting Mismatches In Multipath ADCs
US6032171A (en) Fir filter architecture with precise timing acquisition
CN106357271A (zh) 额外环路延迟补偿电路、方法和连续时间δ-σ模数转换器
SE516301C2 (sv) N-fraktionell frekvenssyntes med restfelsrättning
US9584145B1 (en) Circuit for and method of compensating for mismatch in a time-interleaved analog-to-digital converter
CN103684471A (zh) 三角积分调变器以及三角积分调变方法
KR20180117047A (ko) 아날로그ㆍ디지털 변환기 및 밀리미터파 레이더 시스템
US20080240316A1 (en) Receiver, Receiving Method, Filter Circuit, and Control Method
JPH066233A (ja) 移動平均フィルタ、及びこれを用いたａ／ｄ変換器
WO2013119949A1 (en) Stability correction for a shuffler of a sigma-delta adc
CN104067522A (zh) 模数转换器
US9641190B1 (en) Continuous-time cascaded sigma-delta analog-to-digital converter
JPH07105762B2 (ja) シグマデルタ変換器のデシメーションフィルタ及び同前を用いるアナログ／ディジタル変換器
CN108809306B (zh) 一种具有失配误差自校准功能的多通道高精度adc电路
US9065478B1 (en) Digital to-analog conversion apparatuses and methods
JPH05199190A (ja) シグマ・デルタ変換器の分割フィルタ及び同前を備えるデータ回線終端装置
US6690310B1 (en) Method and apparatus for adaptively compensating for an inaccuracy in an analog-to-digital converter
JPWO2011089859A1 (ja) Δσａｄｃ
US20210359691A1 (en) Digital phase locked loop tracking
CN111181566A (zh) 三角积分调制器及相关的信号处理方法
GB2457059A (en) Means for sampling in analogue to digital converters
CN116192128B (zh) Σ-δ调制器、芯片及相位调整方法
CN117997336A (zh) 一种锁相环及信号延迟处理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20170125