CN112564711A - 一种连续时间斩波Delta Sigma调制器 - Google Patents

一种连续时间斩波Delta Sigma调制器 Download PDF

Info

Publication number
CN112564711A
CN112564711A CN202110190700.1A CN202110190700A CN112564711A CN 112564711 A CN112564711 A CN 112564711A CN 202110190700 A CN202110190700 A CN 202110190700A CN 112564711 A CN112564711 A CN 112564711A
Authority
CN
China
Prior art keywords
signal
chopping
output end
operational amplifier
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110190700.1A
Other languages
English (en)
Other versions
CN112564711B (zh
Inventor
丁立
张浩然
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Kunyuan Microelectronics Co ltd
Kunyuan Microelectronics Nanjing Co ltd
Original Assignee
Suzhou Kunyuan Microelectronics Co ltd
Kunyuan Microelectronics Nanjing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Kunyuan Microelectronics Co ltd, Kunyuan Microelectronics Nanjing Co ltd filed Critical Suzhou Kunyuan Microelectronics Co ltd
Priority to CN202110190700.1A priority Critical patent/CN112564711B/zh
Publication of CN112564711A publication Critical patent/CN112564711A/zh
Application granted granted Critical
Publication of CN112564711B publication Critical patent/CN112564711B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/322Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H03M3/376Prevention or reduction of switching transients, e.g. glitches

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Amplifiers (AREA)

Abstract

本发明实施例公开了一种连续时间斩波Delta Sigma调制器,包括斩波积分器,斩波积分器包括:第一电信号输入端、第二电信号输入端、第一电信号输出端、第二电信号输出端以及第一外部电阻、第二外部电阻、第一外部电容、第二外部电容、运算放大单元以及与运算放大单元连接的运放斩波电路;其中斩波积分器中的运算放大单元包括补偿子单元和与补偿子单元电连接的补偿斩波电路,补偿子单元包括第一补偿电容和第二补偿电容,补偿斩波电路用于在运放斩波电路对斩波积分器中的运算放大单元斩波的同时,对第一补偿电容和第二补偿电容进行斩波,实现了减小响应时间的同时,降低了电路的功耗和面积,减少了成本。

Description

一种连续时间斩波Delta Sigma调制器
技术领域
本发明实施例涉及调制器技术领域,尤其涉及一种连续时间斩波Delta Sigma调制器。
背景技术
连续时间Delta Sigma调制器,由于其对比离散时间Delta Sigma调制器有着较高的信号带宽,以及对比奈奎斯特率ADC有着较高的精度,因而在信号采集方面有着广泛的应用。
在高精度的应用中,连续时间Delta Sigma调制器的运放的失调和低频噪声成为限制整体系统精度的关键指标。传统的设计中,斩波技术会被应用在连续时间Delta Sigma调制器的积分器中,用于把失调和低频噪声调制到高频,通过后端数字滤波器予以滤除。在斩波发生时,由于积分器中的放大器的输入输出会交换方向,运放需要重新建立输出电压,导致在积分器的输出端产生较大的尖峰电压,使连续时间Delta Sigma调制器响应变慢。在现有的技术中,可以通过加大放大器的运放电流来提高运放的带宽,从而使得运放在斩波发生时能快速响应,但是这会导致电路的功耗和面积增加,增加了成本。
发明内容
本发明实施例提供了一种连续时间斩波Delta Sigma调制器,以减小响应时间的同时,降低电路的功耗和面积,减少了成本。
本发明实施例提供了一种连续时间斩波Delta Sigma调制器,包括斩波积分器,所述斩波积分器包括:第一电信号输入端、第二电信号输入端、第一电信号输出端、第二电信号输出端以及第一外部电阻、第二外部电阻、第一外部电阻、第二外部电阻、第一外部电容、第二外部电容、运算放大单元以及与所述运算放大单元连接的运放斩波电路;其中所述第一外部电容连接在所述第一电信号输入端与所述第一电信号输出端之间,所述第二外部电容连接在所述第二电信号输入端和第二电信号输出端之间;
所述运算放大单元包括至少两级运算放大器、运放第一输入端、运放第二输入端、运放第一输出端、运放第二输出端、第一中间输出端和第二中间输出端,所述第一中间输出端和所述第二中间输出端为相邻两级运算放大器的两个公共端;
所述运算放大单元还包括补偿子单元和与补偿子单元电连接的补偿斩波电路,所述补偿子单元包括第一补偿电容和第二补偿电容,
所述运放斩波电路和所述补偿斩波电路均包括控制端,所述运放斩波电路用于在自身控制端接收到第一电平信号时,控制所述第一电信号输入端与所述运放第一输入端导通以及所述第二电信号输入端与所述运放第二输入端导通,所述运放第一输出端与所述第一电信号输出端导通以及所述运放第二输出端与所述第二电信号输出端导通;以及所述运放斩波电路用于在自身控制端接收到第二电平信号时,控制所述第一电信号输入端与所述运放第二输入端导通以及所述第二电信号输入端与所述运放第一输入端导通,所述运放第一输出端与所述第二电信号输出端导通以及所述运放第二输出端与所述第一电信号输出端导通;
所述补偿斩波电路用于在自身控制端接收到第一电平信号时,控制所述运放第一输出端与所述第一补偿电容的第一极导通以及所述运放第二输出端与所述第二补偿电容的第一极导通,所述第一中间输出端与所述第一补偿电容的第二极导通以及所述第二中间输出端与所述第二补偿电容的第二极导通;以及所述补偿斩波电路用于在自身控制端接收到第二电平信号时,控制所述运放第一输出端与所述第二补偿电容的第一极导通以及所述运放第二输出端与所述第一补偿电容的第一极导通,所述第一中间输出端与所述第二补偿电容的第二极导通以及所述第二中间输出端与所述第一补偿电容的第二极导通。
可选的,所述运放斩波电路包括输入侧的斩波单元和输出侧的斩波单元;
所述输入侧的斩波单元的第一斩波输入端与所述第一电信号输入端电连接,所述输入侧的斩波单元的第二斩波输入端与所述第二电信号输入端电连接,所述输入侧的斩波单元的第一输出端与所述运放第一输入端电连接,所述输入侧的斩波单元的第二输出端与所述运放第二输入端的电连接;所述输出侧的斩波单元的第一斩波输入端与所述运放第一输出端电连接,所述输出侧的斩波单元的第二斩波输入端与所述运放第二输出端电连接,所述输出侧的斩波单元的第一输出端与所述第一电信号输出端电连接,所述输出侧的斩波单元的第二输出端与所述第二电信号输出端电连接。
可选的,所述补偿斩波电路包括分别连接在所述补偿子单元的第一端和第二端的斩波单元;
所述第一端的斩波单元的第一斩波输入端与所述运放第一输出端电连接,所述第一端的斩波单元的第二斩波输入端与所述运放第二输出端电连接,所述第一端的斩波单元的第一斩波输出端与所述第一补偿电容的第一极电连接,所述第一端的斩波单元的第二斩波输出端与所述第二补偿电容的第一极电连接;
所述第二端的斩波单元的第一斩波输入端与所述第一补偿电容的第二极电连接,所述第二端的斩波单元的第二斩波输入端与所述第二补偿电容的第二极电连接,所述第二端的斩波单元的第一斩波输出端与所述运算放大单元的第一中间输出端电连接,所述第二端的斩波单元的第二斩波输出端与所述运算放大单元的第二中间输出端电连接。
可选的,所述斩波单元包括控制端,所述斩波单元用于在自身控制端接收到第一电平信号时,将自身的所述第一斩波输入端与所述第一斩波输出端之间导通以及将自身的所述第二斩波输入端与所述第二斩波输出端之间导通;以及用于在自身控制端接收到第二电平信号时,将自身的所述第一斩波输入端与所述第二斩波输出端之间导通以及将自身的所述第二斩波输入端与所述第一斩波输出端之间导通。
可选的,还包括信号反馈单元,所述信号反馈单元包括第一信号反馈输入端、第二信号反馈输入端、第一反馈信号输出端和第二反馈信号输出端;
所述第一信号反馈输入端与所述第一电信号输出端连接;所述第二信号反馈输入端与所述第二电信号输出端连接;所述第一信号反馈输出端与所述输入侧的斩波单元的第一斩波输入端连接;所述第二信号反馈输出端与所述输入侧的斩波单元的第二斩波输入端连接;
所述反馈信号反馈单元用于根据所述第一信号反馈输入端输入的电信号输出第一反馈信号至所述第一斩波输入端,以调节所述输入所述运算放大单元的电信号;所述反馈信号反馈单元还用于根据所述第二信号反馈输入端输入的电信号输出第二反馈信号至所述第二斩波输入端,以调节输入所述运算放大单元的电信号。
可选的,所述信号反馈单元包括:数模转换器和量化器,
所述第一信号反馈输入端为所述量化器的第一信号输入端,所述第二信号反馈输入端为所述量化器的第二信号输入端;所述量化器的第一信号输出端与所述数模转换器的第一信号输入端连接,所述量化器的第二信号输出端与所述数模转换器的第二信号输入端连接;所述第一信号反馈输出端为所述数模转换器的第一信号输出端,所述第二信号反馈输出端为所述数模转换器的第二信号输出端;
所述量化器用于在自身的控制端接收到的量化器时钟信号为第二电平信号时将所述第一信号反馈输入端输入的电信号转化为数字信号,并发送至所述数模转换器;所述数模转换器用于根据所述数字信号反馈相应的模拟信号至所述输入侧的斩波单元的第一斩波输入端,和/或将所述第二信号反馈输入端输入的电信号转化为数字信号,并发送至所述数模转换器;所述数模转换器用于根据所述数字信号反馈相应的模拟信号至所述输入侧的斩波单元的第二斩波输入端。
可选的,还包括时钟控制单元,所述时钟控制单元包括第一时钟控制子单元和第二时钟控制子单元;
所述第一时钟控制子单元用于向所述运放斩波电路和所述补偿斩波电路输出斩波控制信号;所述斩波控制信号包括所述第一电平信号和所述第二电平信号;
所述第二时钟控制子单元用于向所述量化器发送所述量化器时钟信号;所述量化器时钟信号包括第一电平信号和第二电平信号。
可选的,所述斩波控制信号的第一电平信号切换至第二电平信号的时刻与所述量化器时钟信号的第一电平信号切换至第二电平信号的时刻错时发生。
可选的,所述斩波控制信号的第一电平信号切换至第二电平信号的时刻与所述量化器时钟信号的第二电平信号切换至第一电平信号的时刻同时发生。
可选的,所述斩波控制信号的周期是所述量化器时钟信号的周期的整数倍。
本发明实施例提供了一种连续时间斩波Delta Sigma调制器,包括斩波积分器,斩波积分器包括:第一电信号输入端、第二电信号输入端、第一电信号输出端、第二电信号输出端以及第一外部电容、第二外部电容、运算放大单元以及与运算放大单元连接的运放斩波电路。其中斩波积分器中的运算放大单元包括补偿子单元和与补偿子单元电连接的补偿斩波电路,补偿子单元包括第一补偿电容和第二补偿电容,补偿斩波电路用于在自身控制端接收到第一电平信号时,控制运放第一输出端与所述第一补偿电容的第一极导通以及运放第二输出端与第二补偿电容的第一极导通,第一中间输出端与第一补偿电容的第二极导通以及第二中间输出端与第二补偿电容的第二极导通;以及补偿斩波电路用于在自身控制端接收到第二电平信号时,控制运放第一输出端与第二补偿电容的第一极导通以及运放第二输出端与第一补偿电容的第一极导通,第一中间输出端与第二补偿电容的第二极导通以及第二中间输出端与第一补偿电容的第二极导通。本发明实施例提供的技术方案通过新增的补偿斩波电路,可以在运放斩波电路对斩波积分器中的运算放大单元斩波的同时,对第一补偿电容和第二补偿电容进行斩波。从而使运算放大器无需重新建立输出电压,避免出现尖峰电压,保证了连续时间斩波Delta Sigma调制器的响应速度。并且可代替现有技术中通过增大运算放大器的差分电流来提高响应速度的方案,从而实现了减小响应时间的同时,降低了电路的功耗和面积,减少了成本。
附图说明
图1是本发明实施例提供的一种连续时间斩波Delta Sigma调制器的电路图;
图2是本发明实施例提供的一种斩波单元的部分电路图;
图3是本发明实施例提供的一种时钟控制单元的结构示意图;
图4是本发明实施例提供的一种斩波控制信号与量化器时钟信号的波形时序对比图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
本发明实施例提供了一种连续时间斩波Delta Sigma调制器,图1是本发明实施例提供的一种连续时间斩波Delta Sigma调制器的电路图,参考图1,连续时间斩波DeltaSigma调制器包括斩波积分器100;
斩波积分器100包括:第一电信号输入端E1、第二电信号输入端E2、第一电信号输出端F1、第二电信号输出端F2以及第一外部电阻R1、第二外部电阻R2、第一外部电容C1、第二外部电容C2、运算放大单元110以及与运算放大单元110连接的运放斩波电路;其中第一外部电容C1连接在第一电信号输入端E1与第一电信号输出端F1之间,第二外部电容C2连接在第二电信号输入端E2和第二电信号输出端F2之间;
运算放大单元110包括至少两级运算放大器、运放第一输入端A1、运放第二输入端A2、运放第一输出端B1、运放第二输出端B2、第一中间输出端D1和第二中间输出端D2,第一中间输出端D1和所述第二中间输出端D2为相邻两级运算放大器的两个公共端;
运算放大单元110还包括补偿子单元和与补偿子单元电连接的补偿斩波电路,补偿子单元包括第一补偿电容Cc1和第二补偿电容Cc2;
运放斩波电路和补偿斩波电路均包括控制端,运放斩波电路用于在自身控制端接收到第一电平信号时,控制第一电信号输入端E1与运放第一输入端A1导通以及第二电信号输入端E2与运放第二输入端A2导通,运放第一输出端B1与第一电信号输出端F1导通以及运放第二输出端B2与第二电信号输出端F2导通;以及运放斩波电路用于在自身控制端接收到第二电平信号时,控制第一电信号输入端E1与运放第二输入端A2导通以及第二电信号输入端E2与运放第一输入端A1导通,运放第一输出端B1与第二电信号输出端F2导通以及运放第二输出端B2与第一电信号输出端F1导通;
补偿斩波电路用于在自身控制端接收到第一电平信号时,控制运放第一输出端B1与第一补偿电容Cc1的第一极导通以及运放第二输出端B2与第二补偿电容Cc2的第一极导通,第一中间输出端D1与第一补偿电容Cc1的第二极导通以及第二中间输出端D2与第二补偿电容Cc2的第二极导通;以及补偿斩波电路用于在自身控制端接收到第二电平信号时,控制运放第一输出端B1与第二补偿电容Cc2的第一极导通以及运放第二输出端B2与第一补偿电容Cc1的第一极导通,第一中间输出端D1与第二补偿电容Cc2的第二极导通以及第二中间输出端D2与第一补偿电容Cc1的第二极导通。
具体的,连续时间斩波Delta Sigma调制器中包括斩波积分器100,斩波积分器100包括:第一电信号输入端E1、第二电信号输入端E2、第一电信号输出端F1、第二电信号输出端F2以及第一外部电容C1、第二外部电容C2、运算放大单元110以及与运算放大单元110连接的运放斩波电路。其中第一电信号输入端E1通过第一外部电阻R1与第一外部电容C1的第一极电连接,第二电信号输入端E2通过第二外部电阻R2与第二外部电容C2的第一极电连接;第一外部电容C1的第二极与第一电信号输出端F1连接,第二外部电容C2的第二极与第二电信号输出端F2连接。即第一外部电容C1连接在第一电信号输入端E1与第一电信号输出端F1之间,第二外部电容C2连接在第二电信号输入端E2和第二电信号输出端F2之间。第一外部电容C1的第二极上的电位与第二外部电容C2的第二极上的电位的差值即为斩波积分器100输出的电压信号。
其中,运算放大单元110包括至少两级运算放大器、运放第一输入端A1、运放第二输入端A2、运放第一输出端B1、运放第二输出端B2、第一中间输出端D1和第二中间输出端D2,第一中间输出端D1和第二中间输出端D2为相邻两级运算放大器的两个公共端。可选的,运算放大单元110包括两级运算放大器,即第一运算放大器gm1和第二运算放大器gm2。第一运算放大器gm1的负极输入端即为运放第一输入端A1,第一运算放大器gm1的正极输入端即为运放第二输入端A2。第一运算放大器gm1的正极输出端与第二运算放大器gm2的负极输入端电连接,第一运算放大器gm1的正极输出端与第二运算放大器gm2的负极输入端的公共端即为第一中间输出端D1。第一运算放大器gm1的负极输出端与第二运算放大器gm2的正极输入端电连接,第一运算放大器gm1的负极输出端与第二运算放大器gm2的正极输入端的公共端即为第二中间输出端D2。第二运算放大器gm2的正极输出端即为运放第一输出端B1,第二运算放大器gm2的负极输出端即为运放第二输出端B2。运算放大单元110还包括补偿子单元和与补偿子单元电连接的补偿斩波电路,补偿子单元包括第一补偿电容Cc1和第二补偿电容Cc2。第一补偿电容Cc1通过补偿斩波电路跨接在第二运算放大器gm2的负极输入端和正极输出端之间,第二补偿电容Cc2通过补偿斩波电路跨接在第二运算放大器gm2的正极输入端和负极输出端之间。
运放斩波电路用于控制第一电信号输入端E1、第二电信号输入端E2与运放第一输入端A1、第二运放输入端的连接状态以及还用于控制运放第一输出端B1、运放第二输出端B2与第一电信号输出端F1、第二电信号输出端F2之间的连接状态。运放斩波电路包括第一控制端K1和第四控制端K4,第一控制端K1和第四控制端K4接收到的电平信号同步且相同。运放斩波电路用于在自身的第一控制端K1接收到第一电平信号时,控制第一电信号输入端E1与运放第一输入端A1导通以及第二电信号输入端E2与运放第二输入端A2导通,在自身的第四控制端K4接收到第一电平信号时,控制运放第一输出端B1与第一电信号输出端F1导通以及运放第二输出端B2与第二电信号输出端F2导通;以及运放斩波电路用于在自身的第一控制端K1接收到第二电平信号时,控制第一电信号输入端E1与运放第二输入端A2导通以及第二电信号输入端E2与运放第一输入端A2导通,在自身的第四控制端K4接收到第二电平信号时,控制运放第一输出端B1与第二电信号输出端F2导通以及运放第二输出端B2与第一电信号输出端F1导通。例如,第一电平信号可以为低电平,第二电平信号可以为高电平。
传统的设计中,运放斩波电路被应用在连续时间斩波Delta Sigma调制器的斩波积分器100中,用于把失调和低频噪声调制到高频,最后通过后端数字滤波器予以滤除。当运放斩波电路控制端从第一电平信号切换到第二电平信号时,即斩波发生时,运放斩波电路控制切换所述第一电信号输入端E1和所述第二电信号输入端E2,与运放第一输入端A1和运放第二输入端A2之间的连接。以及控制切换第一电信号输出端F1和第二电信号输出端F2,与运放第一输出端B1和运放第二输出端B2之间的连接。导致斩波积分器100中的运算放大单元110的输入输出会交换方向,运放需要重新建立输出电压,导致在斩波积分器100的输出端产生较大的尖峰电压,使连续时间斩波Delta Sigma调制器响应变慢。现有技术中需通过增大第一运算放大器gm1的差分电流来提高响应速度,但是导致了电路的功耗与面积的增大。本发明实施例提供的技术方案通过为补偿子单元新增补偿斩波电路。可以在运放斩波电路对斩波积分器100中的运算放大单元110斩波的同时,对补偿子单元中的第一补偿电容Cc1和第二补偿电容Cc2进行斩波。
补偿斩波电路用于控制运放第一输出端B1、运放第二输出端B2与第一补偿电容Cc1的第一极、第一补偿电容Cc1的第一极的连接状态以及用于控制所述第一补偿电容Cc1的第二极、所述第一补偿电容Cc1的第二极与所述第一中间输出端D1、所述第二中间输出端D2的连接状态;补偿斩波电路包括第二控制端K2和第三控制端K3。第一控制端K1、第二控制端K2、第三控制端K3和第四控制端K4接收到的电平信号同步且相同。补偿斩波电路用于在自身第二控制端K2接收到第一电平信号时,控制运放第一输出端B1与第一补偿电容Cc1的第一极导通以及运放第二输出端B2与第二补偿电容Cc2的第一极导通,在自身第三控制端K3接收到第一电平信号时,控制第一中间输出端D1与第一补偿电容Cc1的第二极导通以及第二中间输出端D2与第二补偿电容Cc2的第二极导通;以及补偿斩波电路用于在自身第二控制端K2接收到第二电平信号时,控制运放第一输出端B1与第二补偿电容Cc2的第一极导通以及运放第二输出端B2与第一补偿电容Cc1的第一极导通,在自身第三控制端K3接收到第一电平信号时,控制第一中间输出端D1与第二补偿电容Cc2的第二极导通以及第二中间输出端D2与第一补偿电容Cc1的第二极导通。补偿斩波电路实现了对第一补偿电容和第二补偿电容进行斩波,避免出现较大的尖峰电压,提高了响应速度。无需通过增大第一运算放大器gm1的差分电流来提高响应速度,从而实现了减小响应时间的同时,降低了电路的功耗和面积,减少了成本。
本发明实施例提供了一种连续时间斩波Delta Sigma调制器,通过新增的补偿斩波电路,可以在运放斩波电路对斩波积分器中的运算放大单元斩波的同时,对第一补偿电容和第二补偿电容进行斩波。从而使运算放大器无需重新建立输出电压,避免出现较大的尖峰电压,保证了连续时间斩波Delta Sigma调制器的响应速度。并且可代替现有技术中通过增大运算放大器的差分电流来提高响应速度的方案,从而实现了减小响应时间的同时,降低了电路的功耗和面积,减少了成本。
可选的,参考图1,运放斩波电路包括输入侧的斩波单元CHP1和输出侧的斩波单元CHP4;
其中,输入侧的斩波单元CHP1的第一斩波输入端与第一电信号输入端E1电连接,输入侧的斩波单元CHP1的第二斩波输入端与第二电信号输入端E2电连接,输入侧的斩波单元CHP1的第一输出端与运放第一输入端A1电连接,输入侧的斩波单元CHP1的第二输出端与运放第二输入端A2的电连接;输出侧的斩波单元CHP4的第一斩波输入端与运放第一输出端B1电连接,输出侧的斩波单元CHP4的第二斩波输入端与运放第二输出端B2电连接,输出侧的斩波单元CHP4的第一输出端与第一电信号输出端F1电连接,输出侧的斩波单元CHP4的第二输出端与第二电信号输出端F2电连接。也就是说,输入侧的斩波单元CHP1用于控制切换第一电信号输入端E1和第二电信号输入端E2,与运放第一输入端A1和运放第二输入端A2之间的连接。输出侧的斩波单元CHP4用于控制切换第一电信号输出端F1和第二电信号输出端F2,与运放第一输出端B1和运放第二输出端B2之间的连接。
可选的,参考图1,补偿斩波电路包括分别连接在补偿子单元的第一端和第二端的斩波单元;
其中,第一端的斩波单元CHP2的第一斩波输入端与运放第一输出端B1电连接,第一端的斩波单元CHP2的第二斩波输入端与运放第二输出端B2电连接,第一端的斩波单元CHP2的第一斩波输出端与第一补偿电容Cc1的第一极电连接,第一端的斩波单元CHP2的第二斩波输出端与第二补偿电容Cc2的第一极电连接;
第二端的斩波单元CHP3的第一斩波输入端与第一补偿电容Cc1的第二极电连接,第二端的斩波单元CHP3的第二斩波输入端与第二补偿电容Cc2的第二极电连接,第二端的斩波单元CHP3的第一斩波输出端与运算放大单元110的第一中间输出端D1电连接,第二端的斩波单元CHP3的第二斩波输出端与运算放大单元110的第二中间输出端D2电连接。
也就是说,第一端的斩波单元CHP2用于控制切换第一补偿电容Cc1的第一极和第二补偿电容Cc2的第一极,与运放第一输出端B1和运放第二输出端B2的连接关系。第二端的斩波单元CHP3用于控制切换第一补偿电容Cc1的第二极和第二补偿电容Cc2的第二极,与第一中间输出端D1和第二中间输出端D2的连接关系。
可选的,斩波单元包括控制端,斩波单元用于在自身控制端接收到第一电平信号时,将自身的第一斩波输入端与第一斩波输出端之间导通以及将自身的第二斩波输入端与第二斩波输出端之间导通;以及用于在自身控制端接收到第二电平信号时,将自身的第一斩波输入端与第二斩波输出端之间导通以及将自身的第二斩波输入端与第一斩波输出端之间导通。
具体的,运放斩波电路包括输入侧的斩波单元CHP1和输出侧的斩波单元CHP4,以及补偿斩波电路包括连接在补偿子单元的第一端的斩波单元CHP2和第二端的斩波单元CHP3。四个斩波单元均包括控制端,运放斩波电路输入侧的斩波单元CHP1的控制端为第一控制端K1,运放斩波电路输出侧的斩波单元CHP4的控制端为第四控制端K4;连接在补偿子单元的第一端的斩波单元CHP2的控制端为第二控制端K2,连接在补偿子单元的第二端的斩波单元CHP3的控制端为第三控制端K3。每个斩波单元用于在自身控制端接收到第一电平信号时,将自身的第一斩波输入端与第一斩波输出端之间导通以及将自身的第二斩波输入端与第二斩波输出端之间导通;以及用于在自身控制端接收到第二电平信号时,将自身的第一斩波输入端与第二斩波输出端之间导通以及将自身的第二斩波输入端与第一斩波输出端之间导通。其中,每个斩波单元可以是由多个开关组成的斩波电路。每个开关可以由一对P型场效应晶体管和N型场效应晶体管并联连接组成的开关组合。
示例性的,图2是本发明实施例提供的一种斩波单元的部分电路图,参考图2,斩波单元包括第一开关组合11、第二开关组合12、第三开关组合13和第四开关组合14,当斩波单元接收到第一电平信号时,此时第二开关组合12和第三开关组合13导通,当斩波单元接收到第二电平信号时,此时第一开关组合11和第四开关组合14导通。每个斩波单元中,第二开关组合12中的N型场效应晶体管S1的控制端以及第三开关组合13中的N型场效应晶体管S2的控制端与该斩波单元的控制端连接(例如斩波单元为补偿子单元的第一端的斩波单元CHP2,则第一端的斩波单元CHP2的第二开关组合12中的N型场效应晶体管S1的控制端以及第三开关组合13中的N型场效应晶体管S2的控制端与第一端的斩波单元CHP2的第二控制端K2连接,其它斩波单元同样,这里不再赘述)。每个斩波单元中还包括电平信号转换电路,将斩波单元控制端接收到的电平信号转换为相反的电平信号,并将转换为相反的电平信号输出给第一开关组合11中的N型场效应晶体管T1的控制端以及第四开关组合14中的N型场效应晶体管T2的控制端。
当斩波单元接收到第一电平信号,斩波单元会将第一电平信号输送给第二开关组合12中的N型场效应晶体管S1的控制端,以及第三开关组合13中的N型场效应晶体管S2的控制端,控制第二开关组合12和第三开关组合13导通。并且,斩波单元中的电平信号转换电路将接收到的第一电平信号转换为第二电平信号,将第二电平信号输送给第一开关组合11中的N型场效应晶体管T1的控制端,以及第四开关组合14中的N型场效应晶体管T2的控制端,控制第一开关组合11和第四开关组合14闭合。相反的,当斩波单元接收到第二电平信号,斩波单元会将第二电平信号输送给第二开关组合12中的N型场效应晶体管S1的控制端,以及第三开关组13合中的N型场效应晶体管S2的控制端,控制第二开关组合12和第三开关组合13闭合。并且,斩波单元中的电平信号转换电路可以将接收到的第二电平信号转换为第一电平信号,将第一电平信号输送给第一开关组合11中的N型场效应晶体管T1的控制端,以及第四开关组合14中的N型场效应晶体管T2的控制端,控制第一开关组合11和第四开关组合14导通。每个开关组合中的P型场效应晶体管(图2中的
Figure DEST_PATH_IMAGE001
Figure 895271DEST_PATH_IMAGE002
Figure DEST_PATH_IMAGE003
Figure 186575DEST_PATH_IMAGE004
)的控制端输入的控制信号与与其对应的N型场效应晶体管的控制端输入的控制信号非交叠,即为高低相反的电平信号。每个开关组合中由一对P型场效应晶体管和N型场效应晶体管并联连接组成,可以降低该开关组合导通时的电阻,提高开关的线性度。
可选的,参考图1,连续时间斩波Delta Sigma调制器还包括信号反馈单元,信号反馈单元包括第一信号反馈输入端G1、第二信号反馈输入端G2、第一信号反馈输出端H1和第二信号反馈输出端H1;
第一信号反馈输入端G1与第一电信号输出端F1连接;第二信号反馈输入端G2与第二电信号输出端F2连接;第一信号反馈输出端H1与输入侧的斩波单元CHP1的第一斩波输入端连接;第二信号反馈输出端H2与输入侧的斩波单元CHP1的第二斩波输入端连接;
信号反馈单元用于根据第一信号反馈输入端G1输入的电信号输出第一反馈信号至第一斩波输入端,以调节输入运算放大单元110的电信号;信号反馈单元还用于根据第二信号反馈输入端G2输入的电信号输出第二反馈信号至第二斩波输入端,以调节输入运算放大单元110的电信号。
具体的,信号反馈单元可以根据斩波积分器100输出的电信号调节输入进斩波积分器100的电信号。例如斩波积分器100输出的电压信号(第一外部电容C1的第二极上的电位与第二外部电容C2的第二极上电位的差值)低于标准输出电压范围时,信号反馈单元会反馈相应的第一反馈信号至输入侧的斩波单元CHP1的第一斩波输入端,以及反馈相应的第二反馈信号至输入侧的斩波单元CHP1的第二斩波输入端,以增大斩波积分器100输出的电信号。斩波积分器100输出的电压信号高于标准输出电压范围时,信号反馈单元会反馈相应的第一反馈信号至输入侧的斩波单元CHP1的第一斩波输入端,以及反馈相应的第二反馈信号至输入侧的斩波单元CHP1的第二斩波输入端,以减小斩波积分器100输出的电压信号。另外,斩波积分器100与信号反馈单元之间还可以设置一个环路滤波器Loop Filter用于进行高阶噪声整形,更好的抑制带内噪声。
可选的,参考图1,信号反馈单元包括:数模转换器220和量化器210,
其中,第一信号反馈输入端G1为量化器210的第一信号输入端,第二信号反馈输入端G2为量化器210的第二信号输入端;量化器210的第一信号输出端与数模转换器220的第一信号输入端连接,量化器210的第二信号输出端与数模转换器220的第二信号输入端连接;第一信号反馈输出端H1为数模转换器220的第一信号输出端,第二信号反馈输出端H2为数模转换器220的第二信号输出端。
量化器210用于在自身的控制端接收到量化器时钟信号CK_Q为第二电平信号时将第一信号反馈输入端的电信号转化为数字信号,并发送至数模转换器220;数模转换器220用于根据数字信号反馈相应的模拟信号至输入侧的斩波单元CHP1的第一斩波输入端,和/或将第二信号反馈输入端输入的电信号转化为数字信号,并发送至数模转换器220;数模转换器220用于根据数字信号反馈相应的模拟信号至输入侧的斩波单元CHP1的第二斩波输入端。
可选的,连续时间斩波Delta Sigma调制器还包括时钟控制单元,时钟控制单元包括第一时钟控制子单元和第二时钟控制子单元。
其中,第一时钟控制子单元用于向运放斩波电路和所述补偿斩波电路输出斩波控制信号CK_CHP;斩波控制信号CK_CHP包括第一电平信号和第二电平信号;
第二时钟控制子单元用于向量化器210发送量化器时钟信号CK_Q;量化器时钟信号CK_Q包括第一电平信号和第二电平信号。
具体的,图3是本发明实施例提供的一种时钟控制单元的结构示意图,参考图3,结合图1,时钟控制单元包括第一时钟控制子单元和第二时钟控制子单元。第一时钟控制子单元通过斩波控制信号输出端Q向运放斩波电路和补偿斩波电路输出斩波控制信号CK_CHP;斩波控制信号CK_CHP包括第一电平信号和第二电平信号;第一电平信号和第二电平信号之间切换时,运放斩波电路和补偿斩波电路发生动作。第二时钟控制子单元通过量化器时钟信号输出端CIk向量化器210发送量化器时钟信号CK_Q;量化器时钟信号CK_Q包括第一电平信号和第二电平信号。量化器时钟信号CK_Q包括第一电平信号和第二电平信号,量化器时钟信号由第一电平信号切换至第二电平信号时,量化器210将第一信号调节输入端和/或第二信号调节输入端输入的电信号转化为数字信号,并发送至所述数模转换器220;数模转换器220根据数字信号反馈相应的模拟信号至斩波积分器100的第一电信号输入端E1和/或第二电信号输入端E2。
可选的,图4是本发明实施例提供的一种斩波控制信号与量化器时钟信号的波形时序对比图,参考图4,结合图1,斩波控制信号CK_CHP的第一电平信号切换至第二电平信号的时刻与量化器时钟信号CK_Q的第一电平信号切换至第二电平信号的时刻错时发生。
具体的,为了进一步减小斩波积分器100输出端在斩波发生时产生的尖峰电压,波控制信号的第一电平信号切换至第二电平信号的时刻与量化器时钟信号的第一电平信号切换至第二电平信号的时刻错时发生。例如第一电平信号为低电压,第二电平信号为高电压。由于数模转换器220的工作时间点和量化器210的工作时间点几乎是同步的,如图2所示,因此数模转换器220在量化器时钟信号CK_Q的上升沿进行工作,因而斩波积分器100的状态在每个量化器时钟信号CK_Q的上升沿会进行更新。因此,积分器输出的极值(最大值或最小值)都发生在量化器时钟信号CK_Q的上升沿处。由于放大器内部存在许多的寄生电容,寄生电容的储存的电荷与斩波积分器100输出的电压信号成正相关,避开斩波积分器100在大信号的状态下进行斩波,可以降低电路中的寄生电容对Delta Sigma调制器响应时间的影响。控制斩波控制信号的第一电平信号切换至第二电平信号的时刻与量化器时钟信号的第一电平信号切换至第二电平信号的时刻错时发生,斩波积分器100会在较小的信号幅值时进行斩波,从而使Delta Sigma调制器响应更快。
可选的,参考图4,结合图1,斩波控制信号CK_CHP的第一电平信号切换至第二电平信号的时刻与量化器时钟信号CK_Q的第二电平信号切换至第一电平信号的时刻同时发生。
具体的,运放斩波电路和补偿斩波电路的斩波时间点(有第一电平信号切换至第二电平信号的时刻)选择在两个量化器时钟信号CK_Q上升沿的中间时刻,即斩波发生的时刻点是和量化器时钟信号CK_Q的下降沿对齐的。在这种情况下,斩波积分器100会在较小的信号幅值时进行斩波,从而进一步的加快连续时间斩波Delta Sigma调制器的响应速度。
可选的,参考图4,结合图1,斩波控制信号CK_CHP的周期是量化器时钟信号CK_Q的周期的整数倍。
具体的,斩波控制信号的第一电平信号切换至第二电平信号的时刻与量化器时钟信号的第一电平信号切换至第二电平信号的时刻错时发生。斩波控制信号的周期是量化器时钟信号的周期的整数倍可以保证每个斩波控制信号的第一电平信号切换至第二电平信号的时刻与每个量化器时钟信号的第二电平信号切换至第一电平信号的时刻均错时发生。斩波控制信号的第一电平信号切换至第二电平信号的时刻与量化器时钟信号的第二电平信号切换至第一电平信号的时刻同时发生。斩波控制信号的周期是量化器时钟信号的周期的整数倍可以保证每个斩波控制信号的第一电平信号切换至第二电平信号的时刻与每个量化器时钟信号的第二电平信号切换至第一电平信号的时刻均同时发生。量化器时钟信号CK_Q和斩波控制信号CK_CHP两者的上升沿可以错开半个周期,量化器时钟信号CK_Q的上升沿时刻为nTQ,斩波控制信号CK_CHP的上升沿时刻为0.5TQ+mTQ,其中TQ为量化器时钟信号CK_Q的周期。图4示例性的展示了斩波控制信号CK_CHP的周期是量化器时钟信号CK_Q的周期的2倍,并且斩波控制信号的第一电平信号切换至第二电平信号的时刻与量化器时钟信号的第二电平信号切换至第一电平信号的时刻同时发生。量化器时钟信号CK_Q和斩波控制信号CK_CHP周期的倍数由计数器DIV确定。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种连续时间斩波Delta Sigma调制器,其特征在于,包括斩波积分器,所述斩波积分器包括:第一电信号输入端、第二电信号输入端、第一电信号输出端、第二电信号输出端以及第一外部电阻、第二外部电阻、第一外部电容、第二外部电容、运算放大单元以及与所述运算放大单元连接的运放斩波电路;其中所述第一外部电容连接在所述第一电信号输入端与所述第一电信号输出端之间,所述第二外部电容连接在所述第二电信号输入端和第二电信号输出端之间;
所述运算放大单元包括至少两级运算放大器、运放第一输入端、运放第二输入端、运放第一输出端、运放第二输出端、第一中间输出端和第二中间输出端,所述第一中间输出端和所述第二中间输出端为相邻两级运算放大器的两个公共端;
所述运算放大单元还包括补偿子单元和与补偿子单元电连接的补偿斩波电路,所述补偿子单元包括第一补偿电容和第二补偿电容,
所述运放斩波电路和所述补偿斩波电路均包括控制端,所述运放斩波电路用于在自身控制端接收到第一电平信号时,控制所述第一电信号输入端与所述运放第一输入端导通以及所述第二电信号输入端与所述运放第二输入端导通,所述运放第一输出端与所述第一电信号输出端导通以及所述运放第二输出端与所述第二电信号输出端导通;以及所述运放斩波电路用于在自身控制端接收到第二电平信号时,控制所述第一电信号输入端与所述运放第二输入端导通以及所述第二电信号输入端与所述运放第一输入端导通,所述运放第一输出端与所述第二电信号输出端导通以及所述运放第二输出端与所述第一电信号输出端导通;
所述补偿斩波电路用于在自身控制端接收到第一电平信号时,控制所述运放第一输出端与所述第一补偿电容的第一极导通以及所述运放第二输出端与所述第二补偿电容的第一极导通,所述第一中间输出端与所述第一补偿电容的第二极导通以及所述第二中间输出端与所述第二补偿电容的第二极导通;以及所述补偿斩波电路用于在自身控制端接收到第二电平信号时,控制所述运放第一输出端与所述第二补偿电容的第一极导通以及所述运放第二输出端与所述第一补偿电容的第一极导通,所述第一中间输出端与所述第二补偿电容的第二极导通以及所述第二中间输出端与所述第一补偿电容的第二极导通。
2.根据权利要求1所述的连续时间斩波Delta Sigma调制器,其特征在于,所述运放斩波电路包括输入侧的斩波单元和输出侧的斩波单元;
所述输入侧的斩波单元的第一斩波输入端与所述第一电信号输入端电连接,所述输入侧的斩波单元的第二斩波输入端与所述第二电信号输入端电连接,所述输入侧的斩波单元的第一输出端与所述运放第一输入端电连接,所述输入侧的斩波单元的第二输出端与所述运放第二输入端的电连接;所述输出侧的斩波单元的第一斩波输入端与所述运放第一输出端电连接,所述输出侧的斩波单元的第二斩波输入端与所述运放第二输出端电连接,所述输出侧的斩波单元的第一输出端与所述第一电信号输出端电连接,所述输出侧的斩波单元的第二输出端与所述第二电信号输出端电连接。
3.根据权利要求1所述的连续时间斩波Delta Sigma调制器,其特征在于,所述补偿斩波电路包括分别连接在所述补偿子单元的第一端和第二端的斩波单元;
所述第一端的斩波单元的第一斩波输入端与所述运放第一输出端电连接,所述第一端的斩波单元的第二斩波输入端与所述运放第二输出端电连接,所述第一端的斩波单元的第一斩波输出端与所述第一补偿电容的第一极电连接,所述第一端的斩波单元的第二斩波输出端与所述第二补偿电容的第一极电连接;
所述第二端的斩波单元的第一斩波输入端与所述第一补偿电容的第二极电连接,所述第二端的斩波单元的第二斩波输入端与所述第二补偿电容的第二极电连接,所述第二端的斩波单元的第一斩波输出端与所述运算放大单元的第一中间输出端电连接,所述第二端的斩波单元的第二斩波输出端与所述运算放大单元的第二中间输出端电连接。
4.根据权利要求2或3所述的连续时间斩波Delta Sigma调制器,其特征在于,所述斩波单元包括控制端,所述斩波单元用于在自身控制端接收到第一电平信号时,将自身的所述第一斩波输入端与所述第一斩波输出端之间导通以及将自身的所述第二斩波输入端与所述第二斩波输出端之间导通;以及用于在自身控制端接收到第二电平信号时,将自身的所述第一斩波输入端与所述第二斩波输出端之间导通以及将自身的所述第二斩波输入端与所述第一斩波输出端之间导通。
5.根据权利要求2所述的连续时间斩波Delta Sigma调制器,其特征在于,还包括信号反馈单元,所述信号反馈单元包括第一信号反馈输入端、第二信号反馈输入端、第一反馈信号输出端和第二反馈信号输出端;
所述第一信号反馈输入端与所述第一电信号输出端连接;所述第二信号反馈输入端与所述第二电信号输出端连接;所述第一信号反馈输出端与所述输入侧的斩波单元的第一斩波输入端连接;所述第二信号反馈输出端与所述输入侧的斩波单元的第二斩波输入端连接;
所述信号反馈单元用于根据所述第一信号反馈输入端输入的电信号输出第一反馈信号至所述第一斩波输入端,以调节输入所述运算放大单元的电信号;所述信号反馈单元还用于根据所述第二信号反馈输入端输入的电信号输出第二反馈信号至所述第二斩波输入端,以调节输入所述运算放大单元的电信号。
6.根据权利要求5所述的连续时间斩波Delta Sigma调制器,其特征在于,所述信号反馈单元包括:数模转换器和量化器,
所述第一信号反馈输入端为所述量化器的第一信号输入端,所述第二信号反馈输入端为所述量化器的第二信号输入端;所述量化器的第一信号输出端与所述数模转换器的第一信号输入端连接,所述量化器的第二信号输出端与所述数模转换器的第二信号输入端连接;所述第一信号反馈输出端为所述数模转换器的第一信号输出端,所述第二信号反馈输出端为所述数模转换器的第二信号输出端;
所述量化器用于在自身的控制端接收到的量化器时钟信号为第二电平信号时将所述第一信号反馈输入端输入的电信号转化为数字信号,并发送至所述数模转换器;所述数模转换器用于根据所述数字信号反馈相应的模拟信号至所述输入侧的斩波单元的第一斩波输入端,和/或将所述第二信号反馈输入端输入的电信号转化为数字信号,并发送至所述数模转换器;所述数模转换器用于根据所述数字信号反馈相应的模拟信号至所述输入侧的斩波单元的第二斩波输入端。
7.根据权利要求6所述的连续时间斩波Delta Sigma调制器,其特征在于,还包括时钟控制单元,所述时钟控制单元包括第一时钟控制子单元和第二时钟控制子单元;
所述第一时钟控制子单元用于向所述运放斩波电路和所述补偿斩波电路输出斩波控制信号;所述斩波控制信号包括所述第一电平信号和所述第二电平信号;
所述第二时钟控制子单元用于向所述量化器发送所述量化器时钟信号;所述量化器时钟信号包括第一电平信号和第二电平信号。
8.根据权利要求7所述的连续时间斩波Delta Sigma调制器,其特征在于,
所述斩波控制信号的第一电平信号切换至第二电平信号的时刻与所述量化器时钟信号的第一电平信号切换至第二电平信号的时刻错时发生。
9.根据权利要求7所述的连续时间斩波Delta Sigma调制器,其特征在于,
所述斩波控制信号的第一电平信号切换至第二电平信号的时刻与所述量化器时钟信号的第二电平信号切换至第一电平信号的时刻同时发生。
10.根据权利要求7所述的连续时间斩波Delta Sigma调制器,其特征在于,
所述斩波控制信号的周期是所述量化器时钟信号的周期的整数倍。
CN202110190700.1A 2021-02-20 2021-02-20 一种连续时间斩波Delta Sigma调制器 Active CN112564711B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110190700.1A CN112564711B (zh) 2021-02-20 2021-02-20 一种连续时间斩波Delta Sigma调制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110190700.1A CN112564711B (zh) 2021-02-20 2021-02-20 一种连续时间斩波Delta Sigma调制器

Publications (2)

Publication Number Publication Date
CN112564711A true CN112564711A (zh) 2021-03-26
CN112564711B CN112564711B (zh) 2021-06-01

Family

ID=75036015

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110190700.1A Active CN112564711B (zh) 2021-02-20 2021-02-20 一种连续时间斩波Delta Sigma调制器

Country Status (1)

Country Link
CN (1) CN112564711B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114301466A (zh) * 2021-12-31 2022-04-08 上海交通大学 一种基于输入幅度压缩斩波调制的Sigma-Delta调制器
CN117254816A (zh) * 2023-11-17 2023-12-19 杭州万高科技股份有限公司 一种低噪声模数转换接口电路

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1729619A (zh) * 2002-12-18 2006-02-01 皇家飞利浦电子股份有限公司 斩波器和嵌套斩波器放大器的相位校正的密勒补偿
CN101917198A (zh) * 2010-08-05 2010-12-15 复旦大学 连续时间的高速低功耗sigma-delta调制器
CN102687392A (zh) * 2009-09-10 2012-09-19 延世大学工业学术合作社 开关式电容器电路
CN103368577A (zh) * 2012-04-04 2013-10-23 快捷半导体(苏州)有限公司 基于对合并式mems加速计传感器斩波的降噪方法及电子电路
CN203457139U (zh) * 2013-07-03 2014-02-26 江苏博纳雨田通信电子有限公司 新型高通斩波Delta-Sigma模数转换器
CN106160671A (zh) * 2015-04-10 2016-11-23 无锡华润上华半导体有限公司 信号放大电路
CN106209110A (zh) * 2016-07-02 2016-12-07 成都育芽科技有限公司 一种德尔塔‑西格玛模数转换器
CN107809249A (zh) * 2016-09-09 2018-03-16 亚德诺半导体集团 快速稳定的电容式增益放大电路
CN111682853A (zh) * 2020-06-15 2020-09-18 电子科技大学 一种电容耦合斩波放大器的交替电容网络
CN111697928A (zh) * 2020-06-15 2020-09-22 电子科技大学 一种电容耦合斩波放大器

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1729619A (zh) * 2002-12-18 2006-02-01 皇家飞利浦电子股份有限公司 斩波器和嵌套斩波器放大器的相位校正的密勒补偿
CN102687392A (zh) * 2009-09-10 2012-09-19 延世大学工业学术合作社 开关式电容器电路
CN101917198A (zh) * 2010-08-05 2010-12-15 复旦大学 连续时间的高速低功耗sigma-delta调制器
CN103368577A (zh) * 2012-04-04 2013-10-23 快捷半导体(苏州)有限公司 基于对合并式mems加速计传感器斩波的降噪方法及电子电路
CN203457139U (zh) * 2013-07-03 2014-02-26 江苏博纳雨田通信电子有限公司 新型高通斩波Delta-Sigma模数转换器
CN106160671A (zh) * 2015-04-10 2016-11-23 无锡华润上华半导体有限公司 信号放大电路
CN106209110A (zh) * 2016-07-02 2016-12-07 成都育芽科技有限公司 一种德尔塔‑西格玛模数转换器
CN107809249A (zh) * 2016-09-09 2018-03-16 亚德诺半导体集团 快速稳定的电容式增益放大电路
CN111682853A (zh) * 2020-06-15 2020-09-18 电子科技大学 一种电容耦合斩波放大器的交替电容网络
CN111697928A (zh) * 2020-06-15 2020-09-22 电子科技大学 一种电容耦合斩波放大器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HUI JIANG等: "Chopping in Continuous-Time Sigma-Delta Modulators", 《2017 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS(ISCAS)》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114301466A (zh) * 2021-12-31 2022-04-08 上海交通大学 一种基于输入幅度压缩斩波调制的Sigma-Delta调制器
CN117254816A (zh) * 2023-11-17 2023-12-19 杭州万高科技股份有限公司 一种低噪声模数转换接口电路
CN117254816B (zh) * 2023-11-17 2024-01-26 杭州万高科技股份有限公司 一种低噪声模数转换接口电路

Also Published As

Publication number Publication date
CN112564711B (zh) 2021-06-01

Similar Documents

Publication Publication Date Title
CN112564711B (zh) 一种连续时间斩波Delta Sigma调制器
US6734723B2 (en) Chopper chopper-stabilized operational amplifiers and methods
CN101048938B (zh) 连续时间σ-△模数转换器的输入共模电压反馈电路和方法
CN104145425B (zh) 数字输入d类音频放大器
US10056915B2 (en) Digital-to-analog converter
CN101267188B (zh) 数字输入d类放大器
KR101696269B1 (ko) 델타-시그마 변조기 및 이를 포함하는 송신장치
CN102687392A (zh) 开关式电容器电路
KR20140011135A (ko) 오프셋 전압 보정 장치 및 방법과 이를 포함한 연속 시간 델타 시그마 변조 장치
WO2011145152A1 (ja) デジタル-アナログ変換器及びデジタル-アナログ変換装置
WO2011148605A1 (ja) デルタシグマad変換器
US8624767B2 (en) Electronic device and method for analog to digital conversion according to delta-sigma modulation using double sampling
KR20100005217A (ko) 저전력 디지털-아날로그 변환기
CN109004936A (zh) 一种数字模拟转换器及数字功放子系统
CN110011624B (zh) 高集成度复合类型音频功率放大电路结构
CN108696252B (zh) 差动放大装置
CN108649959B (zh) 一种数字模拟转换器及数字功放子系统
CN103944570A (zh) 可编程增益数模单元及模数转换器
CN102496844B (zh) 用于4g光载无线通信的cmos激光器驱动电路
US9800261B2 (en) Third order loop filter and delta-sigma modulator including the third order loop filter
CN102522991A (zh) 采用三角积分调制的模拟数字转换器
CN104333386A (zh) 一种连续时间Sigma Delta调制器及其多模式配置方法
Liu et al. A low-voltage low-power sigma-delta modulator for bio-potential signals
Basu et al. Effect of switched-capacitor CMFB on the gain of fully differential op-amp for design of integrators
CN104685789A (zh) D/a转换器的控制方法和d/a转换器、a/d转换器的控制方法和a/d转换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant