CN101267188B - 数字输入d类放大器 - Google Patents

数字输入d类放大器 Download PDF

Info

Publication number
CN101267188B
CN101267188B CN2008100861414A CN200810086141A CN101267188B CN 101267188 B CN101267188 B CN 101267188B CN 2008100861414 A CN2008100861414 A CN 2008100861414A CN 200810086141 A CN200810086141 A CN 200810086141A CN 101267188 B CN101267188 B CN 101267188B
Authority
CN
China
Prior art keywords
voltage
digital signal
resistor
error integrator
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100861414A
Other languages
English (en)
Other versions
CN101267188A (zh
Inventor
辻信昭
川合博贤
森岛守人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Publication of CN101267188A publication Critical patent/CN101267188A/zh
Application granted granted Critical
Publication of CN101267188B publication Critical patent/CN101267188B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2175—Class D power amplifiers; Switching amplifiers using analogue-digital or digital-analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0665—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using data dependent selection of the elements, e.g. data weighted averaging
    • H03M1/0668—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using data dependent selection of the elements, e.g. data weighted averaging the selection being based on the output of noise shaping circuits for each element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/345—Pulse density modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/808—Simultaneous conversion using weighted impedances using resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)

Abstract

一种数字输入D类放大器，包括解码器、误差积分器和调制电路，该解码器输出多条时序数字信号(1或0的密度对应于输入数字信号)，该误差积分器，将加于负载的驱动波形和从解码器输出的多条时序数字信号的总和之间的差异求积分，该调制电路产生由基于误差积分器所完成的积分结果的脉冲宽度或脉冲密度来调制的脉冲。依据由调制电路产生的脉冲来驱动负载。

Description

数字输入D类放大器
技术领域
本发明涉及一种数字输入D类放大器，该放大器适于作为音频设备的功率放大器使用。
背景技术
D类放大器是产生依据输入信号进行脉冲宽度调制或脉冲密度调制的脉冲序列的放大器，并且该放大器通过脉冲序列来驱动负载。常将D类放大器作为驱动音频设备中的扬声器等的功率放大器来使用。D类放大器用于通过开关操作使电流经流向负载，而不使DC偏置电流流入到直接连到负载的输出晶体管。所以，D类放大器具有输出晶体管耗能低的优点和高效驱动负载的性能。
[专利文件1]JP-A-1-204527
[专利文件2]JP-A-2006-304084
[专利文件3]JP-A-2001-85998
顺带提一下，在D类放大器中，用于脉冲宽度调制等的调制信号必须是模拟信号。所以，当从声源等获得的信号，也就是再现的对象，是数字信号时，必须将数字信号转换为模拟信号或可被认为与模拟信号相同的比特流(例如通过Δ∑获得的比特流)，并且必须将模拟信号或比特流提供给D类放大器。当采用的结构是将数字信号进行数模转换并将模拟信号提供给D类放大器时，就有受数模转换时产生的误差所影响的回放质量问题等问题。
发明内容
本发明考虑到上述情况而构想出，并旨在提供数字输入D类放大器，其在数模转换中含有较小误差，并且通过忠实于由输入数字信号指示的波形的驱动波形来驱动负载。
可用DEM(动态元件匹配)技术作为用于提高数模转换精度的技术。本发明旨在通过DEM技术的应用来解决上述不足。
具体地，本发明提供一种数字输入D类放大器，包括：解码器，输出多条线的时序数字信号，该时序数字信号具有符合输入数字信号的1或0的密度；误差积分器，对在施加于负载的驱动波形与从解码器输出的多条线的时序数字信号的总和之间的差进行积分；调制电路，产生以基于由误差积分器所完成的积分结果的脉冲宽度或脉冲密度来调制的脉冲。依据调制电路产生的脉冲来驱动负载。
根据上述结构，多条线的总和的积分结果；也就是，多条线的时序数字信号变为准确反映输入数字信号的模拟信号。由此，可利用准确反映输入数字信号的驱动波形来驱动负载。
例如，可得到专利文件1到3作为与DEM技术相关的公开。然而，相对于本发明，这些公开没有披露：在数字输入D类放大器中，将输入数字信号提供给DEM解码器；以及将从DEM解码器输出的多条线的时序数字信号的总和提供给误差积分器。
附图说明
参考附图，通过详细地描述本发明的优选实施例，本发明的上述目标和有利点将变得更为明显，其中：
图1是示出根据本发明实施例的数字输入D类放大器的结构的电路图。
图2是示出数字输入D类放大器的处理详情的视图。
图3是示出第一实例的电路图，在其中将电压相加型D/A转换器配置在本实施例的DEM解码器10和误差积分器30之间。
图4是示出第二实例的电路图，在其中将电压相加型D/A转换器配置在本实施例的DEM解码器10和误差积分器30之间。
图5是示出第三实例的电路图，在其中将电压相加型D/A转换器配置在本实施例的DEM解码器10和误差积分器30之间。
图6是示出第四实例的电路图，在其中将电压相加型D/A转换器配置在本实施例的DEM解码器10和误差积分器30之间。
图7是示出在第四实施例中使用的时钟信号φa的波形和时钟信号φb的波形的视图；以及
图8是示出实例结构的电路图，在其中将电容相加型D/A转换器配置在本实施例的DEM解码器10和误差积分器30之间。
具体实施方式
以下将参考附图，描述本发明的实施例。
图1是示出本发明实施例的数字输入D类放大器的结构的电路图。图2是示出本实施例的数字输入D类放大器的处理详情的视图。在图1中，以预定时间长度的取样周期，将来自声源等的n位输入信号Din提供给DEM(动态元件匹配)解码器10。根据DEM算法，DEM解码器10将由声源等提供的n位输入数字信号Din转换为分别具有L倍比特频率的M条线的时序数字信号DP(k)(k＝0到M-1)，和分别具有L倍比特频率的M个序列的时序数字信号DN(k)(k＝0到M-1)。通过使用将每个取样周期除以L所确定的子周期，DEM解码器10顺序地输出时序数字信号DP(k)(k＝0到M-1)的每个比特以及时序数字信号DN(k)(k＝0到M-1)的每个比特。时序数字信号DP(k)(k＝0到M-1)和DN(k)(k＝0到M-1)的序列数M，设为2n的整数倍。另外，将输入数字信号Din的比特频率乘以因子L以得到时序数字信号DP(k)(k＝0到M-1)的比特频率以及时序数字信号DN(k)(k＝0到M-1)的比特频率，该乘数因子L也设为2n的整数倍。
被认为是DEM算法的各种算法适用于本发明。然而，只要算法由输入数字信号Din生成时序数字信号DP(k)(k＝0到M-1)和DN(k)(k＝0到M-1)使得至少满足以下条件，则任何算法都可接受。
a.如图2所示，在J个取样周期中，产生的时序数字信号DP(k)(k＝0到M-1)的所有比特(M×L×J比特)的“1”的密度，J个取样周期的每一个包括期间给出输入数字信号Din的取样的取样周期并且在所述采样周期的在前和在后之后的采样周期，以及在J个采样周期中产生的时序数字信号DN(k)(k＝0到M-1)的所有比特(M×L×J比特)的“0”的密度，变得与输入数字信号Din的取样值成比例。
b.在任意取样周期中，时序数字信号DP(k)(k＝0到M-1)的每比特出现“1”或“0”的密度(出现概率)在比特之中变得均匀，并且时序数字信号DN(k)(k＝0到M-1)的每比特出现“1”或“0”的密度在比特之中变得均匀。
如图1所示，将从DEM解码器10输出的时序数字信号DP(k)(k＝0到M-1)提供给每个电压-电流转换部分21(k)(k＝0到M-1)，该电压-电流转换部分由非反转缓冲器21a和电阻器21b组成。将从DEM解码器10输出的时序数字信号DN(k)(k＝0到M-1)传送到电压-电流转换部分22(k)(k＝0到M-1)，每个电压-电流转换部分包括非反转缓冲器22a和电阻22器b。在理想情况下，将电压-电流转换部分21(k)(k＝0到M-1)的电阻器21b和电压-电流转换部分22(k)(k＝0到M-1)的电阻22b设为相同的电阻值R。
误差积分器30包括差动放大器31和用于积分目的的电容器32和33。电容器32接在差动放大器31的反相输出端(负输出端)和正相输入端(正输入端)之间。电容器33接在差动放大器31的正相输出端(正输出端)和反相输入端(负输入端)之间。
电压-电流转换部分21(k)(k＝0到M-1)的各个电流输出端(电阻器21b的两端中没有连接到非反转缓冲器21a的那端)，共同连接到误差积分器30的差动放大器31的正相输入端(正输入端)。另外，电压-电流转换部分22(k)(k＝0到M-1)的各个电流输出端(电阻22b的两端中没有连接到非反转缓冲器22a的那端)，共同连接到误差积分器30的差动放大器31的反相输入端(负输入端)。另外，将与从后述输出缓冲器60输出的电压VOn相符的电流，经由电阻器71负反馈到差动放大器31的正相输入端；并且将与后述输出缓冲器60输出的电压VOp相符的电流，经由电阻器72负反馈到反相输入端。
将经由电压-电流转换部分21(k)(k＝0到M-1)提供给差动放大器31的正相输入端的电流的总和以及经由电压-电流转换部分22(k)(k＝0到M-1)提供给差动放大器31的反相输入端的电流的总和，作为两种相也就是正相和负相的输入模拟信号，提供给误差积分器30。当本实施例的数字输入D类放大器的源电压为VDD时，差动放大器31在接收负反馈的同时对两种相即正相和负相的输入模拟信号执行差动放大，其中，将正相输入端的电势和反相输入端的电势虚拟接地到例如VDD/2的电平。将对各个相的输入模拟信号进行积分而得的载波信号存储在电容器32和33中，并且误差积分器30输出两种相即正相和负相的积分结果信号VEp和VEn，从而示出积分结果。
PWM调制电路40是将从误差积分器30输出的积分结果信号VEp和VEn与预定频率的三角波进行比较的电路，该电路生成根据在积分结果信号VEp和VEn之间的电压差VEp-VEn进行脉冲宽度调制的脉冲VDp和VDn，并将该脉冲提供给前置驱动器51和52。更具体地，当电压差VEp-VEn为正时，PWM调制电路40将脉冲VDp提供给前置驱动器51，并将脉冲VDn提供给前置驱动器52，脉冲VDp具有比三角波一半周期长了符合电压差VEp-VEn的时间长度的脉冲宽度，而脉冲VDn是脉冲VDp的相位反转的结果。当电压差VEp-VEn为负时，PWM调制电路40将脉冲VDp提供给前置驱动器51，并将脉冲VDn提供给前置驱动器52，该脉冲VDp具有比三角波的一半周期短了符合电压差VEn-VEp的时间长度的脉冲宽度，而脉冲VDn作为脉冲VDp的相位反转的结果而得到。
输出缓冲器60包括：串联连接的P沟道MOS输出晶体管61P和N沟道MOS输出晶体管61N，以及串联连接的P沟道MOS输出晶体管62P和N沟道MOS输出晶体管62N。P沟道MOS输出晶体管61P和N沟道MOS输出晶体管61N被置于电源VDD和地之间。P沟道MOS输出晶体管62P和N沟道MOS输出晶体管62N被置于电源VDD和地之间。具有扬声器、低通滤波器等的负载100置于输出晶体管61P和61N的漏极汇合点与输出晶体管62P和62N的漏极汇合点之间。
前置驱动器51和52将脉冲提供给各个晶体管61P、61N、62P和62N的栅极，使得在符合脉冲VDp的脉冲宽度的周期期间经由输出晶体管61P和62N将电源供应给负载100，并且在符合脉冲VDn的脉冲宽度的周期期间经由输出晶体管62P和61N将电源供应给负载100。为了防止所谓直通电流的发生，前置驱动器51和52每个都包括控制提供给各个晶体管的栅极的脉冲定时的电路，使得在不涉及负载100而串联连接的两个P通道晶体管和N通道晶体管(即由输出晶体管61P和61N组成的组和由输出晶体管62P和62N组成的组)不被同时激活。
在输出缓冲器60中的输出晶体管61P的漏极和输出晶体管61N的漏极之间的节点中形成输出电压VOp，将该输出电压VOp经由电阻器72负反馈到误差积分器30的差动放大器31的负相输入端。另外，在输出缓冲器60中的输出晶体管62P的漏极和输出晶体管62N的漏极之间的节点中形成输出电压VOn，将该输出电压VOn经由电阻器71负反馈到误差积分器30的差动放大器的正相输入端。
上述是本实施例的数字输入D类放大器的详情。
如图2所示，根据本实施例，DEM解码器10生成：时序数字信号DP(k)(k＝0到M-1)，其每个的比特频率是输入数字信号Din频率的L倍，并且其具有符合输入数字信号Din的取样值的1的密度；以及时序数字信号DN(k)(k＝0到M-1)，其每个具有同样的比特频率，并且其具有符合取样值的0的密度。将符合时序数字信号DP(k)(k＝0到M-1)的电流经由电压-电流转换部分21(k)(k＝0到M-1)提供给误差积分器30，并且将符合时序数字信号DN(k)(k＝0到M-1)的电流经由电压-电流转换部分22(k)(k＝0到M-1)提供给误差积分器30。
当接收到符合施加给负载100的驱动波形的负反馈信号时，误差积分器30将两种相位(正相和负相)的输入模拟信号进行积分，该输入模拟信号是符合各个时序数字信号DP(k)(k＝0到M-1)的电流的总和以及符合各个时序数字信号DN(k)(k＝0到M-1)的电流的总和。PWM调制电路40生成脉冲VDp和VDn，该脉冲脉冲VDp和VDn具有符合积分结果的脉冲宽度，并且前置驱动器51和52与输出缓冲器60根据脉冲VDp和VDn来驱动负载100。
在控制来自负载100的负反馈的同时，执行以下操作：对在符合时序数字信号DP(k)(k＝0到M-1)的电流的总和与符合时序数字信号DN(k)(k＝0到M-1)的电流的总和之间的差求积分；生成具有符合积分结果的脉冲宽度的脉冲VDp和VDn；以及依据脉冲来驱动负载100。结果是，负载100呈现通过沿时间轴对在时序数字信号DP(k)(k＝0到M-1)的总和与时序数字信号DN(k)(k＝0到M-1)的总和之间的差进行平均而形成的驱动波形。
在其中电压-电流转换部分21(k)(k＝0到M-1)的各个电阻器21b的阻值不存在变化的理想情况下，在提供给各个电压-电流转换部分的时序数字信号DP(k)呈现1的值期间，各个电压-电流转换部分21(k)输出电流ΔI[＝VDD/(2R)]；而在提供给各个电压-电流转换部分的时序数字信号DP(k)呈现0的值期间，各个电压-电流转换部分21(k)则输出电流-ΔI[＝-VDD/(2R)]。类似的，在其中电压-电流转换部分22(k)(k＝0到M-1)的各个电阻器22b的阻值不存在变化的理想情况下，在提供给各个电压-电流转换部分的时序数字信号DN(k)呈现1的值期间，各个电压-电流转换部分22(k)输出电流ΔI；而在提供给各个电压-电流转换部分的时序数字信号DN(k)呈现0的值期间，各个电压-电流转换部分22(k)输出电流-ΔI。
现实中，在各个电阻器21b的阻值和各个电阻器22b的阻值中发生变化。从电压-电流转换部分21(k)(k＝0到M-1)输出的各个电流和从电压-电流转换部分22(k)(k＝0到M-1)输出的各个电流，与电流ΔI或-ΔI相关地进行变化。
但是，在模拟信号的积分过程中，从电压-电流转换部分21(k)(k＝0到M-1)输出的电流相对理想电流值的偏移以及从电压-电流转换部分22(k)(k＝0到M-1)输出的电流相对理想电流值的偏移相互抵消。所以，在每个取样周期期间实际上输入到误差积分器30的模拟信号精确地对应于在该取样周期中获得的输入数字信号Din指示的取样值。
当从输出缓冲器60接收到符合施加到负载100的输出电压VOp和VOn的负反馈时，误差积分器30对模拟信号求积分，该模拟信号符合在从电压-电流转换部分21(k)(k＝0到M-1)输出的电流的总和与从电压-电流转换部分22(k)(k＝0到M-1)输出的电流的总和之间的差。PWM调制电路40生成具有符合积分结果的脉冲宽度的脉冲VDp和VOn。由此，根据本实施例，利用精确反映输入数字信号Din的波形来驱动负载100。
根据本实施例，未提供特定的平均电路，该平均电路沿时间轴对从电压-电流转换部分21(k)(k＝0到M-1)输出的电流的总和和从电压-电流转换部分22(k)(k＝0到M-1)输出的电流的总和求平均。使得误差积分器30执行由平均电路执行的过程。所以，减小了电路规模，并且当将数字输入D类放大器作为半导体集成电路来实施时，可减小芯片区。因为没有提供平均电路，数字输入D类放大器的输出中产生的噪声相应地减少，并且可实现偏置电压的减少和功耗的进一步减少。
迄今已对本发明的实施例进行了描述，但是也可以设想本发明的其它各种实施例。这些实施例的实例如下所述：
(1)在本实施例中，将本发明应用于D类放大器，该D类放大器根据从误差积分器输出的电压VEp和VEn来执行脉冲宽度调制。然而，也可将本发明应用于D类放大器，该D类放大器根据从误差积分器输出的电压VEp和VEn来执行脉冲密度调制。
(2)本发明的实施例提供一个实例，其中将本发明应用于差动结构的D类放大器。然而，实际上，可将本发明应用于不具有差动结构的数字输入D类放大器。
(3)施加本发明的数字输入D类放大器的元件不限于用于音频设备的功率放大器。例如，也可将放大器用于驱动在诸如热敏打印机中提供的产热元件的放大器、用于生成用于显示装置的驱动信号的放大器等。
(4)当输入到DEM解码器10的数字信号Din的比特长度很长时，也可以利用噪声整形器通过增加取样频率来减少比特长度。在这种情况下，增加DEM解码器10的取样频率，但是减少要处理的比特数，所以可减少电路规模。
(5)在实施例中，提供有多个电压-电流转换部分21(k)(k＝0到M-1)和22(k)(k＝0到M-1)，这些电压-电流转换部分将符合从DEM解码器10输出的多条线的时序数字信号的电流输出给误差积分器30的输入端，并且在DEM解码器10和误差积分器30之间提供电流相加型D/A转换器。然而，也可在DEM解码器10和误差积分器30之间提供电压相加型D/A转换器或电容相加型D/A转换器来取代该电流相加型D/A转换器。该D/A转换器的实例在下面提供。
图3到6示出实例，在其中，在DEM解码器10和误差积分器30之间提供电压相加型D/A转换器。
在图3所示的实例中，将电压相加电路110和电压相加电路120置于DEM解码器10和误差积分器30之间。电压相加电路110将符合从DEM解码器10输出的时序数字信号DP(k)(k＝0到M-1)的比特的电压相加，并将相加的结果提供给误差积分器30的正相输入端。电压相加电路120将符合时序数字信号DN(k)(k＝0到M-1)的比特的电压相加，并将相加的结果提供给误差积分器30的反相输入端。
电压相加电路110具有：M个开关111(k)(k＝0到M-1)，这些开关的一端连接到电源VDD，并且当各个时序数字信号DP(k)呈现1的值时接通这些开关；M个电阻器112(k)(k＝0到M-1)，这些电阻器的一端连接到开关111(k)(k＝0到M-1)的其它端，并且这些电阻器的另一端连接到一起；电阻器113，接在M个电阻器112(k)(k＝0到M-1)的公共节点和地线之间；电压跟随电路114，置于电阻器112(k)(k＝0到M-1)和电阻器113之间的公共节点中形成的电压，并且该电压跟随电路114输出具有与由此接收的电压的值相同的值的电压；以及电阻器115，置于电压跟随电路114的输出端和差动放大器31的正相输入端之间。
将电压相加电路112也以和电压相加电路110相同的方式进行配置。也就是，电压相加电路有：M个开关121(k)(k＝0到M-1)，这些开关的一端连接到电源VDD，并且当各个时序数字信号DN(k)呈现1的值时接通这些开关；M个电阻器122(k)(k＝0到M-1)，这些电阻器的一端连接到开关121(k)(k＝0到M-1)的各个剩下一端，这些电阻器的另一端连接到一起；电阻器123，置于M个电阻器122(k)(k＝0到M-1)的公共节点和地线之间；电压跟随电路124，接收在电阻器122(k)(k＝0到M-1)和电阻器123之间的公共节点中形成的电压，该电压跟随电路114输出具有与由此接收的电压的值相同的值的电压；以及电阻器125，置于电压跟随电路124的输出端和差动放大器31的反相输入端之间。
电阻器112(k)(k＝0到M-1)和电阻器122(k)(k＝0到M-1)采取相同的阻值，并且电阻器113和123也采取相同的阻值。在本实例中，电阻器112(k)(k＝0到M-1)和电阻器122(k)(k＝0到M-1)在阻值方面要比电阻器113和123大得多，并作为恒流源使用。相应地，在每个通过将一个取样周期除以L所确定的子周期中，与属于M比特时序数字信号DP(k)(k＝0到M-1)的比特中值为1-比特的数量成比例的电流流入电阻器113，并且与该电流成比例的电压从电压跟随电路114输出。在每个子周期中，与属于M比特时序数字信号DN(k)(k＝0到M-1)的比特中值为1-比特的数量成比例的电流流入电阻器123，并且与该电流成比例的电压从电压跟随电路124输出。
当时序数字信号DP(k)中的M/2个比特呈现1的值并且时序数字信号DN(k)中的M/2个比特呈现0的值(即剩余的M/2个比特呈现1的值)时，电压跟随电路114和124输出具有相同值的电压(以下称为例如Vref)。在本实例中，电压Vref呈现与差动放大器31的正相输入端和负相输入端的虚地电平相同的电平。
因此，在本实例中，当属于时序数字信号DP(k)的比特中的值为1-比特的数量为M/2+ΔM比特时，跨电阻器115形成与ΔM成比例的电压，并且与该电压值成比例的电流流入差动放大器31的正相输入端。在该情形下，因为属于时序数字信号DN(k)的比特中值为0-比特的数量为M/2+ΔM，并且值为1-比特的数量是M/2-ΔM，所以跨电阻器125形成与-ΔM成比例的电压，并且与该电压值成比例的电流流入差动放大器的负相输入端(电流的方向变得与流入正相输入端的电流相反)。由此，即使在本实例中也产生了类似于在实施例中获得的有利点。
在图4所示的实例中，图3所示的电压相加电路110和120由电压相加电路110A和120A所取代。电压相加电路110A对应于电压相加电路110，该电压相加电路110的电阻器112(k)(k＝0到M-1)由恒流源116(k)(k＝0到M-1)所取代。电压相加电路120A对应于电压相加电路120，该电压相加电路120的电阻器122(k)(k＝0到M-1)由恒流源126(k)(k＝0到M-1)所取代。即便在此实例中，也获得了类似于图3所示的有利点。
在图5所示的实例中，在DEM解码器10和误差积分器30之间配置的电压相加D/A转换器要比那些结合实例描述的更简单。在本实例中，实施例(图1)中的电压-电流转换部分21(k)(k＝0到M-1)的输出端被共同连接到电阻器131的一端，并且电阻器131的另一端连接到差动放大器31的正相输入端。实施例(图1)中的电压-电流转换部分22(k)(k＝0到M-1)的输出端被共同连接到电阻器141的一端。电阻器141的另一端连接到差动放大器31的负相输入端。在实例中，当源电压为VDD时，差动放大器31的正相输入端和差动放大器31的负相输入端的虚地电平为VDD/2。
即便在该实例中，当属于时序数字信号DP(k)(k＝0到M-1)的比特中值为1-比特的数量为M/2+ΔM时，跨电阻器131形成与ΔM成比例的电压，并且与该电压成比例的电流流入差动放大器31的正相输入端。当属于时序数字信号DN(k)(k＝0到M-1)的比特中值为0-比特的数量为M/2+ΔM时，跨电阻器141形成与-ΔM成比例的电压，并且与该电压成比例的电流流入差动放大器31的反相输入端。所以，获得类似于实施例中取得的有利点。
在图6所示的实例中，图5所示电阻器131和141由开关电容电路150和160所取代。开关电容电路150有开关151到154和电容器155。开关151、电容器155以及开关154串联置于开关电容电路150的输入端(开关电容器连接到电压-电流转换部分21(k)(k＝0到M-1)的一端)和开关电容电路150的输出端(开关电容器连接到差动放大器31的一端)之间。开关152置于用于用于产生参考电平Vref的电源和位于开关151和电容器155的一个电极之间的节点之间。开关153置于用于产生参考电平Vref的电源和位于开关154和电容器155的另一个电极之间的节点之间。开关电容电路160按与开关电容电路150相同的方式进行配置，并且由开关161到164和电容器165构成。
如在图5所示实例的情形中，当源电压为VDD时，差动放大器31的正相输入端和差动放大器31的负相输入端的虚地电平为VDD/2。将参考电压Vref设置为与虚地电平相同的电平。
将两种相位的时钟信号(φa和φb)提供给开关电容电路150和160。如图7所示，时钟信号φa和φb是在每个通过将取样周期除以L确定的子周期Tb中产生1个的时钟信号。
通过在每个子周期Tb中首先产生的时钟信号φa，接通开关电容电路150的开关151和153以及开关电容电路160的开关161和163。结果是，将符合输入到开关电容电路150和160的各个电压的电荷分别存储在电容器155和165中。通过稍后产生的时钟信号φb，接通开关电容电路150中的开关152和154以及开关电容电路160的开关162和164。结果是，存储在开关电容电路150的电容器155中的电荷流入差动放大器31的正相输入端，并且存储在开关电容电路160的电容器165中的电荷流入差动放大器31的负相输入端。
通过重复这些操作，开关电容电路150和160起了电阻的作用，该其将与在各个开关电容电路的输入和输出端之间形成的电压成比例的电流提供给差动放大器31的正相输入端和负相输入端。所以，即使在本实例中，也获得类似于在图5所示实例中得到的有利点。
图8示出实例结构，在其中，在DEM解码器10和误差积分器30之间提供电容相加型D/A转换器。在本实例中，开关电容电路170(k)(k＝0到M-1)和开关电容电路180(k)(k＝0到M-1)被置于DEM解码器10和误差积分器30之间。从DEM解码器10将时序数字信号DP(k)(k＝0到M-1)提供给开关电容电路170(k)(k＝0到M-1)。从DEM解码器10将时序数字信号DN(k)(k＝0到M-1)提供给开关电容电路180(k)(k＝0到M-1)。开关电容电路170(k)(k＝0到M-1)的各个输出端被共同连接到差动放大器31的正相输入端。另外，开关电容电路180(k)(k＝0到M-1)的各个输出端被共同连接到差动放大器31的负相输入端。
每个开关电容电路170(k)(k＝0到M-1)具有非反转缓冲器171、开关172到175、和电容器176。另外，每个开关电容电路180(k)(k＝0到M-1)具有非反转缓冲器181、开关182到185、和电容器186。除了在各个输入部分提供非反转缓冲器171和181以外，开关电容电路170(k)(k＝0到M-1)和180(k)(k＝0到M-1)的结构与图6所示的开关电容电路150和160类似。
如图5所示实例中的情形下，在本实例中，当源电压为VDD时，则差动放大器31的正相输入端的虚地电平和差动放大器31的负相输入端的虚地电平为VDD/2。假设在每个子周期中属于时序数字信号DP(k)(k＝0到M-1)的比特中值为1-比特的数量是M/2+ΔM时，开关电容电路170(k)(k＝0到M-1)将与ΔM成比例的电荷提供给差动放大器31的正相输入端。在这种情况下，属于时序数字信号DN(k)(k＝0到M-1)的比特中值为1-比特的数量是M/2-ΔM时，则开关电容电路180(k)(k＝0到M-1)将与-ΔM成比例的电荷提供给差动放大器31的负相输入端。由此，即使在本实例中，也获得了类似于在实施例中取得的优点。
尽管已经用特定优选实施例解释并描述了本发明，显然根据本发明的教导，对于本领域的普通技术人员，可做出各种变化和修改。显然，这种变化和修改是在由所附权利要求书所定义的本发明的精神、范围和目的之内。
本申请基于2007年3月16日提交的日本专利申请No.2007-068796，此处包括了该专利申请的内容用于参考。

Claims (4)

1.一种数字输入D类放大器，包括：
解码器，输出多条线的时序数字信号，所述时序数字信号具有与输入数字信号相符的1或0的密度；
误差积分器；
调制电路，基于由所述误差积分器执行的积分结果来生成脉冲宽度或脉冲密度调制的脉冲；
多个电压-电流转换部分，将对应于从所述解码器输出的所述多条线的时序数字信号的电流输出到所述误差积分器的输入端，其中所述电压-电流转换部分分别具有电阻器，所述电阻器的值彼此相同；以及
电阻器，将对应于施加于所述负载的驱动波形的电流负反馈到所述误差积分器的所述输入端，并且
其中，所述误差积分器对从所述多个电压-电流转换部分输出的电流的总和与经由所述电阻器负反馈的电流之间的差进行积分，以及
其中，依据由所述调制电路产生的脉冲来驱动所述负载。
2.根据权利要求1所述的数字输入D类放大器，其中所述多个电压-电流转换部分具有非反转缓冲器。
3.一种数字输入D类放大器，包括：
解码器，输出多条线的时序数字信号，所述时序数字信号具有与输入数字信号相符的1或0的密度；
误差积分器；
调制电路，基于由所述误差积分器执行的积分结果来生成脉冲宽度或脉冲密度调制的脉冲；
电压相加电路，将与从所述解码器输出的多条线的时序数字信号相符的电压进行相加，并且所述电压相加电路将相应于相加结果的电流提供给所述误差积分器的输入端，其中所述电压相加电路的多条输入线分别具有电阻器，所述电阻器的值彼此相同；以及
电阻器，将对应于施加于所述负载的驱动波形的电流负反馈到所述误差积分器的输入端，并且
其中，所述误差积分器对从所述电压相加电路提供的电流与经由所述电阻器负反馈的电流之间的差进行积分；以及
其中，依据由所述调制电路产生的脉冲来驱动所述负载。
4.根据权利要求1至3中任一项所述的数字输入D类放大器，其中，通过使用用于在电路中分配变化的动态元件匹配算法，所述解码器根据所述输入数字信号生成所述多条线的时序数字信号，其中，所述电路将所述多条线的时序数字信号传送给所述误差积分器。
CN2008100861414A 2007-03-16 2008-03-17 数字输入d类放大器 Expired - Fee Related CN101267188B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007068796A JP4793294B2 (ja) 2007-03-16 2007-03-16 デジタル入力型ｄ級増幅器
JP2007-068796 2007-03-16

Publications (2)

Publication Number Publication Date
CN101267188A CN101267188A (zh) 2008-09-17
CN101267188B true CN101267188B (zh) 2011-04-06

Family

ID=39473610

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100861414A Expired - Fee Related CN101267188B (zh) 2007-03-16 2008-03-17 数字输入d类放大器

Country Status (5)

Country Link
US (1) US7679435B2 (zh)
EP (1) EP1971025B1 (zh)
JP (1) JP4793294B2 (zh)
KR (1) KR100983976B1 (zh)
CN (1) CN101267188B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425747B2 (en) * 2008-03-03 2016-08-23 Qualcomm Incorporated System and method of reducing power consumption for audio playback
JP5233755B2 (ja) 2009-03-05 2013-07-10 ヤマハ株式会社 Ｄ／ａ変換器の補正回路
US8189802B2 (en) * 2009-03-19 2012-05-29 Qualcomm Incorporated Digital filtering in a Class D amplifier system to reduce noise fold over
TWI411224B (zh) * 2009-12-07 2013-10-01 Faraday Tech Corp Ｄ級放大器
CN101710824B (zh) * 2009-12-17 2013-03-20 智原科技股份有限公司 D级放大器
US8717211B2 (en) 2010-11-30 2014-05-06 Qualcomm Incorporated Adaptive gain adjustment system
JP5764966B2 (ja) * 2011-02-22 2015-08-19 株式会社リコー オーディオミキシング装置及び方法並びに電子機器
US8553909B2 (en) * 2011-04-29 2013-10-08 Smsc Holdings S.A.R.L. Low-power class D amplifier using multistate analog feedback loops
US8890608B2 (en) * 2012-02-29 2014-11-18 Texas Instruments Incorporated Digital input class-D audio amplifier
CN104779921B (zh) * 2015-02-11 2019-02-19 矽力杰半导体技术(杭州)有限公司 一种d类放大器及其控制方法
EP3068048B1 (en) * 2015-03-13 2020-01-29 Yamaha Corporation Power amplifier and input signal adjusting method
CN108600905A (zh) * 2018-03-28 2018-09-28 惠州市德赛西威汽车电子股份有限公司 一种动态扬声器驱动电路
US10484002B1 (en) * 2018-12-27 2019-11-19 Keithley Instruments, Llc High-speed high-resolution digital-to-analog converter
US11489498B1 (en) * 2021-06-03 2022-11-01 Cirrus Logic, Inc. Minimizing total harmonic distortion and power supply induced intermodulation distortion in a single-ended class-d pulse width modulation amplifier
US11799426B2 (en) * 2021-11-30 2023-10-24 Cirrus Logic Inc. Class D amplifier circuitry

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4935740A (en) * 1987-12-24 1990-06-19 U.S. Philips Corporation Digital-to-analog converter
US6535155B2 (en) * 2001-06-27 2003-03-18 Nokia Corporation Method and apparatus for suppressing tones induced by cyclic dynamic element matching (DEM) algorithms
CN1917373A (zh) * 2005-08-20 2007-02-21 三星电子株式会社 匹配动态元件的方法和多位数据转换器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69829852T2 (de) * 1998-11-13 2006-03-02 Stmicroelectronics S.R.L., Agrate Brianza Pulsbreitenmodulierter Brückenverstärker mit konfigurierbarem Eingangsnetzwerk für analogen oder digitalen Eingang ohne Verwendung eines Dreieckwellengenerators
DE69919500T2 (de) * 1999-02-11 2005-09-08 Stmicroelectronics S.R.L., Agrate Brianza PWM Leistungsverstärker mit digitalem Eingang
JP3474492B2 (ja) 1999-09-09 2003-12-08 日本電信電話株式会社 Ｄ／ａ変換回路
US6535154B1 (en) * 2001-11-05 2003-03-18 Texas Instruments Incorporated Enhanced noise-shaped quasi-dynamic-element-matching technique
JP4710298B2 (ja) 2003-11-26 2011-06-29 ヤマハ株式会社 Ｄ級増幅器
JP4561459B2 (ja) * 2004-04-30 2010-10-13 ヤマハ株式会社 Ｄ級増幅器
JP4852837B2 (ja) * 2004-11-01 2012-01-11 日本テキサス・インスツルメンツ株式会社 Ｐｗｍドライバおよびこれを用いたｄ級増幅器
JP2006191176A (ja) 2004-12-28 2006-07-20 Sharp Corp スイッチング増幅器
DE602005018012D1 (de) * 2005-02-10 2010-01-14 St Microelectronics Srl Dynamikbereichsverbesserung eines Multibit-Analog-Digital-Wandlers
JP4636926B2 (ja) 2005-04-22 2011-02-23 三洋電機株式会社 マルチビットδς変調型ｄａコンバータ
JP2007068796A (ja) 2005-09-08 2007-03-22 Ge Medical Systems Global Technology Co Llc Ｒｆパルス印加方法およびｍｒｉ装置
US7456685B2 (en) * 2006-03-07 2008-11-25 Monolithic Power Systems, Inc. Class D audio amplifier with PWM and feedback
US7414471B2 (en) * 2006-06-06 2008-08-19 Texas Instruments Incorporated Common-mode technique for a digital I/P class D loop

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4935740A (en) * 1987-12-24 1990-06-19 U.S. Philips Corporation Digital-to-analog converter
US6535155B2 (en) * 2001-06-27 2003-03-18 Nokia Corporation Method and apparatus for suppressing tones induced by cyclic dynamic element matching (DEM) algorithms
CN1917373A (zh) * 2005-08-20 2007-02-21 三星电子株式会社 匹配动态元件的方法和多位数据转换器

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Grosso, A.,Botti, E.et al.A 250 W audio amplifier with straightforward digital input-PWM output conversion.Solid-State Circuits Conference, 2001. ESSCIRC 2001. Proceedings of the 27th European.2001,225 - 228.
Grosso, A.,Botti, E.et al.A 250 W audio amplifier with straightforward digital input-PWM output conversion.Solid-State Circuits Conference, 2001. ESSCIRC 2001. Proceedings of the 27th European.2001,225-228. *
Meroni, C.,Botti, E.,et al.A 4×40 W digital input class-AB power DACwith100dBdynamic range.Solid-State Circuits Conference, 2003. Digest of Technical Papers. ISSCC. 2003 IEEE International.2003,1-2. *

Also Published As

Publication number Publication date
EP1971025B1 (en) 2016-05-04
EP1971025A1 (en) 2008-09-17
JP2008236010A (ja) 2008-10-02
JP4793294B2 (ja) 2011-10-12
KR100983976B1 (ko) 2010-09-27
KR20080084721A (ko) 2008-09-19
CN101267188A (zh) 2008-09-17
US20080224773A1 (en) 2008-09-18
US7679435B2 (en) 2010-03-16

Similar Documents

Publication Publication Date Title
CN101267188B (zh) 数字输入d类放大器
JP5141450B2 (ja) デジタル入力型ｄ級増幅器
US6175272B1 (en) Pulse—width modulation system
US6466087B2 (en) Method and apparatus providing digital error correction for a class D power stage
US8044690B2 (en) System and method for clock-synchronized triangular waveform generation
CN101102095B (zh) 偏移电压校正电路和d类放大器
US9344108B2 (en) Device having a delta-sigma modulator and a switching amplifier connected thereto
US20060284673A1 (en) Amplifier having half-wave tracking power rails
US20070075886A1 (en) Transmitting and receiving device and transmitting device and receiving device
WO2011145152A1 (ja) デジタル－アナログ変換器及びデジタル－アナログ変換装置
CN102355209A (zh) 采用交织信号进行脉冲宽度调制纹波抑制的放大器
CN102780461A (zh) 偏移电压校正电路和d类放大器
CN100536345C (zh) 差分开关电容电路、差分数模转换电路及其运行方法
TW200952324A (en) Class D amplifier
US6937720B2 (en) xDSL class C-AB driver
US7098829B2 (en) Digital to analog conversion
CN102884723A (zh) 具有电流反射器的电流电压转换器、放大器的输入级及相应放大器
WO2021152687A1 (ja) トラック・アンド・ホールド回路
CN100502234C (zh) 数字脉冲宽度调制装置及方法
WO2000070752A1 (en) Digital amplifier
KR101117017B1 (ko) 디지털 입력 증폭기
JP2020174303A (ja) Ｄａ変換装置
CN102823128A (zh) 数字放大器
CN101494440B (zh) 改善1.5位∑-△调变d类放大器的反馈线性度的装置及方法
WO2012131282A1 (en) An amplifier

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110406

CF01 Termination of patent right due to non-payment of annual fee