CN101102095B - 偏移电压校正电路和d类放大器 - Google Patents
偏移电压校正电路和d类放大器 Download PDFInfo
- Publication number
- CN101102095B CN101102095B CN2007101286307A CN200710128630A CN101102095B CN 101102095 B CN101102095 B CN 101102095B CN 2007101286307 A CN2007101286307 A CN 2007101286307A CN 200710128630 A CN200710128630 A CN 200710128630A CN 101102095 B CN101102095 B CN 101102095B
- Authority
- CN
- China
- Prior art keywords
- offset voltage
- output
- amplifier
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
一种用于差分放大器的偏移电压校正电路,包括:作为差分晶体管对的NMOS晶体管;作为负载晶体管对的PMOS晶体管,其连接在该对差分晶体管的输出和电源之间。偏移电压校正电路设有电压发生器,用于在该对晶体管的任何一个的源极和电源之间产生用于校正该差分放大器的偏移电压的恒定电压。
Description
技术领域
本发明涉及用于校正具有差分晶体管对的差分放大器的偏移电压的电路技术,以及用于校正D类放大器的偏移电压的电路技术。
背景技术
差分放大器通常具有偏移电压。即使当两个输入信号具有相同电压的时候(即,在两个输入信号之间的差别为零),输出信号也呈现一个不同于理想值的值。其原因在于组成该差分放大器的每一个晶体管都具有特性变化的各种因素,这归因于阈值中的变化等等。
已知的用于校正差分放大器的该偏移电压的相关技术是一种偏移电压校正电路,它导致电流流入组成该差分放大器的晶体管的一个差分对中的一个晶体管,从而校正该偏移电压(见JPA-8-256025)。
图10是具有以上相关技术的偏移电压校正电路的差分放大器的电路图。在该附图中,参考数字500和501指的是组成差分放大器的一个差分对的NMOS晶体管;502和503指的是组成该差分放大器上的负载的PMOS晶体管;504指的是用于该差分放大器的偏置电流源;505指的是用于校正偏移电压的电流源(以下称为“偏移电压校正电流源”);INP和INN表示该差分放大器的输入端口;而OUTP表示该差分放大器的输出端口。
一种已知的差分放大器由NMOS晶体管500和501、PMOS晶体管502和503以及用于偏置目的的恒定电流源504组成。偏移电压校正电流源505的一端连接到NMOS晶体管500的漏极,而另一端连接到电源VDD。该偏移电压校正电流源505起到导致电流流到NMOS晶体管500的漏极的作用。
以下将描述用于校正偏移电压的操作原理。为了便利对通过该原理产生的工作效果的理解,假定NMOS晶体管500和501以及PMOS晶体管502和503不具有对偏移电压负责的特性变化。
在这样的假设情况下,首先考虑到稳态,其中向两个输入端口INP和INN都施加单个直流偏置电压Vi,而且偏移电压校正电流源505假定电流值为零。在该情况下,假如把流经NMOS晶体管500的电流作为IA,把流经NMOS晶体管501的电流作为IB,并把恒定电流源504的电流值作为It,则得出IA=IB=It/2。
接下来,考虑到这样一种情况,其中偏移电压校正电流源505的电流值为ios。在该情况下,假如把NMOS晶体管500的互导作为gmn,向流经NMOS晶体管500的稳态电流添加电流ios,而且通过vosi=ios/gmn...(1)来表示源自于该电流的输入等效偏移电压vosi(=ViA-ViB)。
根据公式(1),可以理解导致电流ios流入组成该差分对的其中一个MOS晶体管,从而获得电压vosi作为与电流量相对应的输入等效偏移电压。因而,即使当差分放大器不是理想的且之前具有偏移电压的时候,也可以通过调节电流ios来校正偏移电压。
然而,根据相关技术的偏移电压校正电路,校正电流需要非常小的电流值,而在准确地获得这一小电流值中遇到了困难。因此,无法执行对偏移电压的准确调节。举例来说,当获得vosi=50[μV]的输入等效偏移电压时,假定gmn=2[mS]则电流值必须被设置为ios=0.1[μA]。当NMOS晶体管500和501的互导gm小得多时,为了获得相同的输入等效偏移电压,就必须将校正电流设置为小得多的值。
而且,当互导由于环境变化的原因例如处理变化而改变时,因为输入等效偏移电压表现出对互导的高灵敏度,所以就会根据公式(1)出现极大地改变的输入等效偏移电压的问题。
顺便说一下,至今为止已知通过将模拟信号转换成脉冲信号来放大功率的D类放大器,该模拟信号例如音乐信号。
图11显示了一种相关技术的D类放大器。从外部信号源向输入端口INP和INM提供具有相反极性的模拟输入信号AIN(+)和AIN(-)。通过电容器Cin1和Cin2向D类放大器的输入端口T11和T12输入这些模拟输入信号AIN(+)和AIN(-)。在已经输入到D类放大器之后,向输入级放大电路100输入该信号并由该输入级放大电路100放大该信号,随后向积分电路110输入如此放大后的信号。脉宽调制
(PWM)电路120对从积分电路110中输出的信号进行脉宽调制。
输出缓冲器1300根据从脉宽调制电路120输出的信号,输出互补的脉冲信号OUTP和OUTM。通过反馈电阻器R41和R42来将这些脉冲信号OUTP和OUTM反馈回到组成积分电路110的差分电阻器114的输入侧,从而校正脉冲信号的波形变形。通过输出端口T21和T22向外输出脉冲信号OUTP和OUTM,而且该脉冲信号OUTP和OUTM经过由电感器L1、L2和电容C组成的低通滤波器以变成用于驱动扬声器SP的模拟信号。
顺便说一下,由该电路的偏移电压产生的喀啦声通常出现在用于音频目的的放大器中。同样地,即使在上述D类放大器中,组成差分运算放大器101和114的晶体管也具有由进行制造等的处理中的变化而产生的偏移电压。即使当无信号输入时,输出脉冲信号OUTP的平均电压值与输出脉冲信号OUTM的平均电压值也彼此不同。具体来说,输出偏移电压。
在该情况下,由于总是在向扬声器施加偏移电压,所以在无声或电源关闭时会从扬声器中发出喀啦声。
在图11所示的D类放大器中(差分放大器101和114不包括之前所述相关技术的偏移电压校正电路),会出现这样一种情况,其中输出缓冲器1300的源电压不同于积分电路110的源电压和输入级放大器电路100的源电压。举例来说,考虑到了这样一种情况,其中前面的源电压为15V而后面的源电压为3.3V。
在该情况下,关于在无信号输入时的脉冲信号OUTP和OUTM,互补地输出占空比为50%的矩形波形。由于输出缓冲器1300的源电压为15V,所以输出脉冲信号OUTP的平均电压和输出脉冲信号OUTM的平均电压中的每一个在其中无偏移电压存在于差分运算放大器110和114中的理想情况下都假定电压值为7.5V,其中在该理想情况下,积分器110的正相位侧的输入电阻(R31)的电阻值等于该积分器110的相反相位侧的输入电阻(R32)的电阻值,而且反馈电阻器的正相位侧的电阻值(R41)与该反馈电阻器的相反相位侧的电阻值(R42)彼此相等。因此,所施加的横跨扬声器SP的输入端口的电压差为0V,而且无声音发出。
分别从源电压为3.3V的差分运算放大器中输出的信号SA和SB的平均电压为1.65V,这是因为信号SA和SB都为正反馈,以致与参考电压一致,该参考电压是源电压的一半。因此,分别向反馈电阻器R41和积分电路110的输入电阻器R31和反馈电阻器R42和积分电路110的输入电阻器R32上施加5.85伏,该5.85伏对应于在输出脉冲信号OUTP和OUTM的平均值与输出信号SA和SB的平均值之间的电压差。因而,与反馈电阻器R41的电阻值和输入电阻器R31的电阻值的总和相符的电流以及与反馈电阻器R42的电阻值和输入电阻器R32的电阻值的总和相符的电流从输出缓冲器1300的输出端流到差分运算放大器101的输出端。
考虑到了这样一种情况,其中由于变化而引起的差别存在于反馈电阻器R41的电阻值和反馈电阻器R42的电阻值之间。施加到差分运算放大器114的两个输入端的电压通过反馈返回差分运算,因此该电压彼此相等。由于差分运算放大器114起作用,以便所施加的横跨输入电阻器R31的电压和所施加的横跨输入电阻器R32的电压变为彼此相等,流到各个电阻器的电流变为彼此相等。
由于具有相同值的电流分别流经反馈电阻器R41和R42,所以即使当输入电阻器R31的值与输入电阻器R32的值彼此相等的时候,出现在反馈电阻器R41的电压降与反馈电阻器R42的电压降之间的差别也会出现在输出缓冲器1300的输出端中。因而,与在反馈电阻器R41的电阻值与反馈电阻器R42的电阻值之间的差别一致的偏移电压出现在输出脉冲信号OUTP和OUTM中。
将差分运算放大器101所引起的信号SA和SB中的偏移电压(电位差)乘以负反馈放大器的放大因数(R41/R31),该负反馈放大器由输入电阻器R31和R32、反馈电阻器R41和R42、积分器110、脉宽调制电路120和输出缓冲器1300组成,而且如此放大后的电压出现在输出端口T21和T22上。举例来说,当电阻值R31与电阻值R41的比率为1∶20时,输出该出现在信号SA和SB中的偏移电压乘以因数20的结果。当差别出现在反馈电阻器R41的电阻值与反馈电阻器R42的电阻值之间时,该放大因数从正相位侧变化为相反相位侧,以便该偏移电压变得更大。
而且,即使当输入电阻器R31的电阻值与输入电阻器R32的电阻值之间存在差别时,该偏移电压也会出现。
具体来说,在负反馈放大器的正相位侧获得的放大因数(R41/R31)不同于在该负反馈放大器的相反相位侧获得的放大因数(R42/R32),其中该负反馈放大器组成D类放大器,这是由于电阻值等等中的变化,该差别出现作为输出偏移电压。通过偏移电压激活扬声器SP,该偏移电压变成在无声或电源断开时发出喀啦声的一个原因。
然而,即使当使用之前描述的相关技术的偏移电压校正电路来消除偏移电压的时候,可以校正差分运算放大器本身的偏移电压,但是却出现了无法校正在D类放大器的输入电阻值或反馈电阻值从正相位侧变为相反相位侧时出现的偏移电压的问题。
发明内容
设想本发明已经考虑到了周围环境并旨在提供一种偏移电压校正电路,它能够抑制偏移电压校正量中由于环境变化而引起的波动,并极为准确地校正差分放大器的偏移电压。
本发明的另一个目的是提供一种D类放大器,它能够校正由于在构成该D类放大器的电阻器值之中的差别而引起的偏移电压。
为了解决以上问题,本发明提供了以下方案。
(1)一种用于差分放大器的偏移电压校正电路,包括:
差分晶体管对;
负载晶体管对,其分别连接在该对差分晶体管的输出端与电源之间;
电压发生器,产生在该对负载晶体管中的一个的源极与电源之间的恒定电压,其用于校正该差分放大器的偏移电压。
(2)根据(1)的所述的偏移电压校正电路,其中电压发生器包括:
第一和第二电阻器,其分别连接在电源与该对负载晶体管的各个源极之间;以及
电流源,其有选择地向第一和第二电阻器提供恒定电流,用于引起与所述恒定电压相对应的电压降。
(3)根据(1)的所述偏移电压校正电路,其中差分放大器是全操作类型的。
(4)一种D类放大器,包括:
输入单元,用于输入信号;
积分器,它包括具有偏移电压校正功能的差分运算放大器,并对通过输入单元输入的信号进行积分;
脉宽调制器,用于调制积分器的积分结果以生成脉冲信号,该脉冲信号具有的脉宽反映了积分结果;
输出单元,用于输出脉冲信号;
反馈单元,用于在输入信号上叠加从输出单元输出的信号,并将叠加后的信号反馈到积分器;
输入控制器,用于将输入单元设置成在其中没有信号输入的状态;以及
输出控制器,用于将来自于反馈单元的输出的电压设置成恒定电压。
(5)根据(4)的所述D类放大器,其中由输出控制器设置的恒定电压与在其中无信号输入并校正了差分放大器的偏移电压的状态下从输出单元输出的电压相对应。
(6)根据(4)的所述D类放大器,其中输出控制器包括:
输出阻抗控制器,用于控制输出单元的输出阻抗至高阻抗状态;
电压施加单元,用于向反馈单元施加恒定电压;以及
信号通路控制器,用于断开在输出单元的输出端口与反馈单元的一端之间的连接,并将反馈单元的一端连接到电压施加单元。
(7)根据(4)的所述D类放大器,其中输入控制器包括开关,它连接在输入单元的输入电阻器和差分运算放大器的输入之间。
(8)根据(4)的所述D类放大器,其中由脉宽调制器生成的脉冲信号与第一和第二脉冲信号相对应,其中该第一和第二脉冲信号的占空比根据积分器的积分结果而以互补的方式变化,而且其中输出单元分别输出该第一和第二脉冲信号。
(9)根据(4)的所述D类放大器,其中脉宽调制器生成具有预定固定电平的固定信号以及所述脉冲信号,并向输出单元提供该固定信号和脉冲信号。
根据本发明,由电阻器和电流来控制组成差分放大器的负载晶体管的源电压,从而改变偏移电压校正电流值。因此,可以准确地向差分放大器提供偏移电压。因而,可以提供一种能够极为准确地校正差分放大器的偏移电压的偏移电压校正电路。
根据本发明,断开反馈通路,并向反馈电阻器的一端提供反馈电压校正电压。因此,偏移电压出现在差分运算放大器的输出端中,其中由于反馈电阻器中的电阻差值或在输入电阻器的正相位侧和相反相位侧之间的差别而引起该偏移电压。因此,可以提供一种D类放大器,它能够通过调节差分运算放大器的偏移电压,同时地校正由于在构成该D类放大器的电阻器值之中的差别而引起的偏移电压和差分运算放大器的偏移电压。
附图说明
图1是根据本发明第一实施例的具有偏移电压校正电路的差分运算放大器的电路图;
图2是该实施例的差分运算放大器的电路图,它包括设有电流值切换电路的偏移电压校正电路;
图3是该实施例的能够校正偏移电压的负反馈放大器的电路图;
图4是显示该实施例的偏移电压校正方法的流程图;
图5是根据本发明第二实施例的D类放大器的电路图;
图6是第一实施例的D类放大器的波形图;
图7是显示用于校正第一实施例的D类放大器的偏移电压的方法的流程图;
图8是用在本发明第三实施例的D类放大器中的脉宽调制电路的电路图;
图9是第二实施例的D类放大器的波形图;
图10是相关技术的设有偏移电压校正电路的差分运算放大器的电路图;以及
图11是相关技术的D类放大器的电路图。
具体实施方式
以下将参照附图来描述本发明的实施例。
(第一实施例)
尽管本发明的偏移电压校正电路通常可以应用到差分放大器,但是本发明的偏移电压校正电路还可以应用到差分输入和差分输出放大器中(全差分型放大器)。
图1是具备本发明的偏移电压校正电路的差分放大器的电路图,即这是用于描述偏移电压校正电路的原理的视图。
在该附图中,参考数字700和701指的是组成差分放大器的差分晶体管对的NMOS晶体管,702和703指的是组成差分放大器的负载晶体管对的PMOS晶体管,704和705指的是组成差分放大器的输出级的PMOS晶体管,706和707指的是同相反馈电阻器,708和709指的是组成同相反馈放大器的一个差分对的NMOS晶体管,以及710和711指的是组成同相反馈放大器上的负载的PMOS晶体管。参考数字720和721指的是偏移电压校正电流源(源电压控制机制),722指的是差分放大器的偏置电流源,723和724指的是在差分放大器的输出级上的偏置电流源,725指的是同相反馈放大器的偏置电流源,RosA和RosB指的是偏移电压校正电阻器(源电压控制机制),以及SWosA和SWosB指的是偏移电压校正电流源的开关。
偏移电压校正电阻器RosA连接在PMOS晶体管702的源极与电源VDD之间。偏移电压校正电阻器RosB连接在PMOS晶体管703的源极与电源VDD之间。具体来说,偏移电压校正电阻器RosA的一端连接到PMOS晶体管702的源极,而其另一端连接到电源(VDD)。同样地,偏移电压校正电阻器RosB的一端连接到PMOS晶体管703的源极,而其另一端连接到电源(VDD)。
开关SWosA的一端连接到PMOS晶体管702的源极,而其另一端连接到偏移电压校正电流源720的一端。偏移电压校正电流源720的另一端接地(VSS)。同样地,开关SWosB的一端连接到PMOS晶体管703的源极,而另一端连接到偏移电压校正电流源721的一端。偏移电压校正电流源721的另一端接地(VSS)。
本发明的偏移电压校正电路包括偏移电压校正电阻器RosA和RosB、开关SWosA和SWosB以及偏移电压校正电流源720和721。这些元件组成电压发生器,用于在电源VDD和PMOS晶体管702和703的任何一个的源极之间产生恒定电压,该恒定电压用来校正差分放大器的偏移电压,其中PMOS晶体管702和703组成负载晶体管对。在这些元件当中,开关SWosA和SWosB以及偏移电压校正电流源720和721组成用于有选择地向电阻器RosA和RosB提供恒定电流的电流源,其中该恒定电流引起与恒定电压相对应的电压降。除了电压发生器和电流源的图1所示的差分放大器组成众所周知的全差分型放大器。
现在将描述由本发明的偏移电压校正电路执行的用于校正差分放大器的偏移电压的操作。
首先,考虑到了一种理想的状态,其中组成差分放大器的各个MOS晶体管的电特性并不引起差分放大器的偏移电压,即这是一种稳态,其中施加到差分放大器的输入端AINP和AINN的电压ViA和ViB彼此相等(ViA=ViB)。而且,假定差分放大器的偏置电流源722的电流值为It。
首先,当使开关SWosA和SWosB失效时,流经电阻器RosA的电流值达到It/2,它是偏置电流722的电流值It的一半。因此,由电阻器RosA引起的电压降VRosA表达如下:
VRosA=RosA·It/2...(2)
接下来,只有在从以上状态中关闭开关SWosA时,才可以将源自于偏移电压校正电流源ipdA的电流添加到恒定电流It/2,结果生成的电流流向电阻器RosA。因此,由电阻器RosA引起的电压降VRosA’表达如下:
VRosA’=RosA·ipdA+RosA·It/2...(3)
因而,采用公式(2)与公式(3)之间的差别,如下来表示与由于添加的电流ipdA而由电阻器RosA引起的电压降相对应的变化vosA。
VosA=RosA·ipdA...(4)
因此,在PMOS晶体管702的栅极与源极之间的电压被降低了与电压降的变化vosA相对应的量。因此,减小流经PMOS晶体管702的电流值。采用PMOS晶体管702的互导作为gmp来如下地表示电流值中的变化ios(=IB-IA:偏移电流)。
ios=vosA·gmp...(5)
因而,以下通过把NMOS晶体管700的互导作为gmn来显示该NMOS晶体管700的输入等效偏移电压vosi(=ViB-ViA),它引起公式(5)所示电流值中的变化ios。
vosi=ios/gmn...(6)
公式(6)代入公式(5)中,从而将该公式修改为
vosi=vosA·gmp/gmn...(7)
因此,可以通过使用该电路来获得由公式(7)表示的输入等效偏移电压vosi。采用另一种方式,可以通过调节电阻和电流来获得该输入等效偏移电压vosi作为对偏移电压的校正量。
接下来将提供一个实例,由公式(7)特殊地确定在要求50[μV]作为输入等效偏移电压vosi时所获得的元素值和电流值。
在公式(7)中的项“gmp/gmn”取决于放大器的设计,而且通常假定在1附近的值。因此,假如gmp/gmn=1,就从公式(7)推导出vosA=vosi·gmn/gmp=50[μV]。由于根据公式(4)获得vosA=ipdA·RosA,所以得出假如例如ipdA=1[μV],则RosA=50μ/1μ=50[Ω]。
这意味着,当差分放大器假定50[μV]的输入等效偏移电压时,该偏移电压校正电路可以通过电阻器RosA和电流ipdA来校正偏移电压,因此相当于消除偏移电压。而且,只要改变了电阻器RosA和电流ipdA,就可以自由地改变对偏移电压的校正量(即,输入等效偏移电压的大小)。
尽管以上描述涉及到导致在电阻器RosA中产生偏移电压校正电流的实例,但是只要通过使开关SWosA失效并激活开关SWosB来使电阻器RosB内产生偏移电压校正电流,也可以获得相反极性的输入等效偏移电压。
在本发明中,偏移电压校正电流源ipdA和电阻器RosA(源电压控制机制)控制PMOS晶体管702的源电压,从而获得由公式(1)表示的偏移电流ios。PMOS晶体管702的栅极-源极电压受到电压vosA的控制,其中由电阻器RosA和电流ipdA来确定电压vosA,而且由公式(5)表示的ios=vosA·gmp来由此确定偏移电流ios。
具体来说,通过公式(7)所示的vosi=vosA·gmn/gmp来确定输入等效偏移电压。因此,可以控制该输入等效偏移电压,以便显示出相比于以下所述情况较低的灵敏度,该下述情况中正如在相关技术中那样从电流源直接提供偏移电流。
简言之,当考虑到数量时,可以根据相关技术中的公式(1)将输入等效偏移电压表示为vosi=500ios(其中gmn=2[mS])。相反地,根据本发明,根据公式(7)获得vosi=50ipd(其中gmp/gmn=1且RosA=50[Ω])。具体来说,本发明输入等效偏移电压对于偏移电压校正电流的灵敏度是相关技术中所获得的十分之一。而且,当在本发明中获得Ros=5[Ω]时,就获得vosi=5ipd,由此获得百分之一的灵敏度。
确定偏移电压校正电流值的实例。正如之前所述的,在本发明的偏移电压校正电路中,为了获得50[μV]的输入等效偏移电压,所需要的偏移电压校正电流在电阻RosA=50[Ω]的情况下为ipdA=1[μA]。可以以相比于相关技术中的情况更高的准确度来获得偏移电压校正电流。而且,假如电阻RosA=5[Ω],则要求的电流为ipdA=10[μA],而且以较高准确度来获得该电流。即,设计者可以自由地确定电阻器RosA与偏移电压校正电流ipdA的组合,以便获得vosA=50[μV]。因此,可以自由地设置偏移电压校正电流。
在本发明中,其大小大于相关技术中所采用大小的偏移电压校正电流可以用于获取具有相同大小的输入等效偏移电压。可以与其中获得小电流的情况相比更高的准确度来获得这样一种大电流。因此,可以更高的准确度来控制对偏移电压的校正量(例如,输入等效偏移电压)。
此外,在本发明中,还可以通过使用偏移电压校正电流来获得较小的输入等效偏移电压,其中该偏移电压校正电流大于在相关技术中所采用的,因此可以使得输入等效偏移电压的最小分辨率变小,以便以较高的准确度来设置对差分放大器的偏移电压的校正量。
另外,本发明的偏移电压校正电路展示了较低的灵敏度来处理输入等效偏移电压中的变化。因此,抑制属性变化,并使该属性相对于处理变化稳定。该理由如下:当出现了处理变化时,NMOS晶体管的互导gm和PMOS晶体管的互导gm倾向于以相同的方式变化。因此,正如从公式(7)中可理解的,gmp/gmn变成实质上恒定的,而且变化相互抵消,其中gmp/gmn是PMOS晶体管的互导gmp与NMOS晶体管的互导gmn的比率。举例来说,当栅氧化膜的电容Cox中出现了变化时,就认为PMOS晶体管的栅格-阳极电导gmp和NMOS晶体管的栅格-阳极电导gmn在相同的方向上以恒定的比率变化。因而,由于公式(7)中的gmp/gmn值并不变化那么多,所以与对于偏移电压的校正量相对应的输入等效偏移电压vosi并不变化那么多,并抑制输入等效偏移电压中的变化。同样地,根据本发明的偏移电压校正电路,对偏移电压的校正量不那么容易受到环境变化的影响,并以较高的准确度来校正差分放大器的偏移电压。
接下来,将描述本发明的差分放大器,它基于上述原理,并设有偏移电压校正电路。
图2是本发明的差分放大器的电路图。
在该图中,参考符号SWCTR1和SWCTR2指的是开关,参考数字801到804指的是电流源转换开关,805至808指的是电流源,以及809指的是控制电路。其它差分放大器电路与参照图1所描述的差分放大器电路相同,因此就省略了对它们的解释。由附图所示的组成部件形成差分放大器800。
开关SWCTR1的一端连接到在电阻器RosA与PMOS晶体管702的源极之间的节点上,而同一开关SWCTR1的另一端连接到开关SWCTR2的一端,同时也连接到电流源转换开关801至804的每个的一端。SWCTR2的另一端连接到在电阻器RosB和PMOS晶体管703的源极之间的节点上。
电流源转换开关801至804的另一端分别连接到电流源805至808的端部。而且,电流源805至808的每个的另一端接地。
而且,控制电路809连接到电流源转换开关801至804。在例举的示范性实施例中,通过4位二进制代码,在激活状态和失效状态之间控制电流源转换开关801至804。该二进制代码的最高有效位(MSB)控制电流源转换开关801,而该二进制代码的最低有效位(LSB)控制电流源转换开关804。位于MSB和LSB之间的位顺序地控制电流源转换开关802和803。
接下来,将描述本实施例的具有偏移电压校正电路的差分放大器电路的操作,该偏移电压校正电路的偏移电压值是变量。
根据从控制电路809输出的4位二进制代码的各个位,通过对电流源转换开关801到804进行切换,来使电路变化电流流经电阻器RosA和RosB,从而设置最佳输入等效偏移电压值。
举例来说,当从控制电路809输出的二进制代码为0000时,使所有电流源转换开关801至804失效。当该二进制代码为1001时,激活该电流源转换开关801,使开关802和803失效,并激活开关804。对4位二进制代码的使用仅仅是一个实例而已,本发明并不局限于该实例。
在电流源805至808中,对电流值进行加权。在该实例中,对电流源808指定一个电流值ipd,对电流源807指定一个电流值2ipd,对电流源806指定一个电流值4ipd,并对电流源805指定一个电流值8ipd。通过采用这些电流值,可以通过顺序切换4位二进制代码,来将电流值设置成在从最小值0到最大值15ipd的范围内的任意电流值,其中采用电流值ipd作为最小单位。
当激活开关SWCTR1并使开关SWCTR2失效时,该电流流入电阻器RosA。相反地,当使开关SWCTR1失效并激活开关SWCTR2时,该电流流入电阻器RosB。因此,可以添加不同极性的偏移电压。
控制电路809控制电流源转换开关801至804的激活与失效。稍候将描述控制方法的细节。
图3是能够校正偏移电压的负反馈放大器的电路图。
由图2所示的差分放大器800形成该能够校正偏移电压的负反馈放大器。
在该附图中,参考数字800指的是差分放大器,900指的是比较器,R1到R4指的是电阻器,SW1到SW6指的是开关,AINP和AINN指的是负反馈放大器的输入端,AOUTP和AOUTN指的是负反馈放大器的输出端,Comp指的是比较器的输出端;而VREF指的是参考电压。
差分放大器800的非反相输入端连接到开关SW3和SW5的每一个的一端,而同一差分放大器800的反相输入端连接到开关SW4和SW6的每一个的一端。开关SW5和SW6的每个的另一端连接到参考电压VREF。SW3的另一端连接到开关SW1的一端,同时通过电阻器R3连接到输出端OUTN。
开关SW1的另一端通过电阻器R1连接到输入端INP。开关SW4的另一端连接到开关SW2的一端,同时通过电阻器R4连接到输出端OUTP。而且,SW2的另一端通过R2连接到输入端INN。
差分放大器800的一个输出端连接到输出端OUTP以及比较器900的一个输入端。而同一差分放大器800的另一个输出端连接到输出端OUTN以及比较器900的另一个输入端。
接下来,将描述能够校正偏移电压的负反馈放大器的操作。
首先,在其中放大器作为负反馈放大器来操作的正常时间里,使用该放大器的同时,激活开关SW1至SW4,并使开关SW5和SW6失效。在该情况下,该放大器作为一个公知的负反馈放大器来操作。
与此同时,在校正偏移电压的时刻,使用如上所示的放大器,与此同时激活开关SW1至SW4,并激活开关SW5和SW6。在此情况下,由于向差分放大器800的两个输入端施加单个电压VREF,从差分放大器800的两个输出端输出与存在于差分放大器800中的偏移电压相符的电压。具体来说,根据偏移电压的极性,确定这两个输出信号,以便一个大小较大而另一个大小较小。比较器900将这两个输出信号进行比较,并从比较器的输出端Comp输出比较结果。
接下来将描述一种用于校正偏移电压的方法,它利用迄今已经描述的能够校正偏移电压的负反馈放大器电路。
图4是显示了该偏移电压校正方法的流程图。
将开关SW1至SW6设置成图3所示的状态。
首先,控制电路809激活开关SWCTR1,并使开关SWCTR2失效(步骤S51)。
接下来,控制电路809激活所有电流源转换开关801至804(步骤S52)。特别地,在图2所示的实例中,将二进制代码设置成1111。然后控制电路809通过二进制代码来使一个电流源转换开关失效(步骤S53)。例如,当二进制代码为1111时,就使设置为1110,并且仅仅使电流源转换开关804失效。
接下来,控制电路809判断从比较器900输出的信号Comp的电平是否反相(步骤S54)。使输出信号Comp的电平反相表示已经使偏移电压的极性反相。因此,该反相情况成为用于校正偏移电压的适当情况。
当输出信号Comp的电平已经反相时(步骤S54中的“是”),控制电路809就在寄存器内存储该二进制代码(步骤S60),并中断该处理。当输出信号Comp还没有反相时(步骤S54中的“否”),处理就前进到步骤S55。
然后控制电路809判断是否使所有电流源转换开关失效(步骤S55)。在使所有电流源转换开关失效时(“是”),处理就前进到步骤S56。在没有使所有电流源转换开关失效时(“否”),处理前进到步骤S53。
接下来,控制电路809使开关SWCTR1失效并激活开关SWCTR2(步骤S56),从而可以添加相反极性的偏移电压。
控制电路809通过二进制代码一次激活该电流源转换开关。例如,在图2所示4位配置的情况下,当二进制代码为0000,使设置为0001,并且仅仅激活电流源转换开关804。
控制电路809判断是否已经将从比较器900输出的信号Comp的电平反相(步骤S58)。当输出信号Comp的电平已经反相时(步骤S58中的“是”),控制电路809在寄存器内存储该二进制代码(步骤S60),并且中断该处理。当输出信号Comp的电平还没有反相时(步骤S58中的“否”),处理前进到步骤S59。
控制电路809判断是否激活所有电流源转换开关(步骤S59)。当激活所有电流源转换开关时(“是”),控制电路809就往寄存器内存储该二进制代码(步骤S60),并中断该处理。当没有激活所有电流源转换开关时(“否”),处理前进到步骤S57。
如上所述,根据本发明的偏移电压校正电路,可以对每一个产品最佳地对校正偏移电压。
尽管以上详细地描述本发明的实施例,但是该实施例并不局限于该实施例。在本发明中还包括落入本发明要旨范围内的设计变化等等。
以上实施例描述了这样的情况,其中将本发明的偏移电压校正电路应用到差分输入和差分输出放大器,该差分输入和差分输出放大器使用NMOS晶体管用于输入端,并使用用PMOS晶体管作为负载。然而,还可以将本实施例的偏移电压校正电路应用到差分输入和差分输出放大器,该差分输入和差分输出放大器使用PMOS晶体管用于输入,并使用NMOS晶体管作为负载。
还可以将本实施例的偏移电压校正电路应用到差分输入和单输出放大器。
还可以将本实施例的偏移电压校正电路应用到各种差分放大器,不管该差分放大器的电路形式;该各种差分放大器例如级联放大器、折叠的级联放大器等等。
即使是在组成差分放大器的差分对的每一个晶体管的源极和每一个差分放大器的偏压源电流之间插入偏移电压校正电阻器,也能产生相同的优势。
此外,即使是通过使电流流入偏移电压校正电阻器来形成电压降,也能产生相同的优势。
已经详细地描述了本发明的第一实施例。然而,该实施例并不局限于该特殊的结构。还可以包括落入本发明精神范围内的设计变化等等。
以上实施例描述了这样的实例,其中将本发明的偏移电压校正电路应用到差分输入和差分输出放大器,该差分输入和差分输出放大器使用NMOS晶体管用于输入端,并使用PMOS晶体管作为负载。然而,还可以将本实施例的偏移电压校正电路应用到差分输入和差分输出放大器,该差分输入和差分输出放大器使用PMOS晶体管用于输入,并使用NMOS晶体管作为负载。
还可以将本发明的偏移电压校正电路应用到差分输入和单输出放大器。
(第二实施例)
图5显示了本发明第二实施例的D类放大器。配置图中所示的D类放大器,以便对来自于外部信号源SIG的模拟输入信号AIN的脉宽进行调制,因此根据模拟输入信号AIN的电平,来生成输出脉冲信号OUTP和OUTM,它们的占空比以互补的方式变化。相比于图11所示的相关技术的D类放大器的结构,本实施例的D类放大器被配置以进一步包括偏移电压校正电路。
具体来说,图5所示本实施例的D类放大器包括输入端口T11和T12、反馈电阻器R41和R42、输入级放大器100、积分电路110、脉宽调制电路120(脉宽调制器)、驱动电路130、比较器140、控制电路141、偏移电压校正直流电压源160、开关SWOUT1和SWOUT2以及输出端口T21和T22。通过电容器Cin1和Cin2将来自于信号源SIG的、彼此极性相反的模拟输入信号AIN(+)和AIN(-)输入到输入端口T11和12。
输入级放大器100(输入单元)包括差分运算放大器101、输入电阻器R11和R12、反馈电阻器R21和R22、开关SWOS1和SWOS2(输入控制器)。开关SWOS1的一端连接到差分运算放大器101的反相输入端,该开关SWOS1的另一端连接到输入电阻器R11的一端。该输入电阻器R11的另一端连接到输入端口T11。开关SWOS2的一端连接到差分运算放大器101的非反相输入端,该开关SWOS2的另一端连接到输入电阻器R12的一端。该输入电阻器SWOS2的另一端连接到输入电阻器R12的一端。而且,在差分运算放大器101的反相输入端和非反相输出端之间插入反馈电阻器R21,并在差分运算放大器101的非反相输入端和反相输出端之间插入反馈电阻器R22。
积分电路110(积分器)包括具有偏移电压校正功能的差分运算放大器800、电容器112和113以及输入电阻器R31和R32。在具有偏移电压校正功能的差分运算放大器800的反相输入端和差分运算放大器101的非反相输出端之间插入输入电阻器R31。在具有偏移电压校正功能的差分运算放大器800的非反相输入端和差分运算放大器101的反相输出端之间插入输入电阻器R32。在具有偏移电压校正功能的差分运算放大器800的反相输入端和非反相输出端之间插入电容器112。在具有偏移电压校正功能的差分运算放大器800的非反相输入端和反相输出端之间插入电容器113。
差分运算放大器800是本发明第一实施例的差分运算放大器,它可以校正偏移电压,而且可以通过设置条件来改变校正量。
脉宽调制电路120(调制器)的其中一个输入连接到差分运算放大器800的非反相输出端,而脉宽调制电路120的另一个输入就连接到具有上述偏移电压校正功能的差分运算放大器800的反相输出端。
驱动电路130(输出单元)包括输出缓冲器131和132。输出缓冲器131的输入连接到脉宽调制电路120的一个输出,而该输出缓冲器131的输出端连接到开关SWOUT1(信号通路控制器)的端口B1以及输出端口T21。该开关SWOUT1的输入端口通过反馈电阻器R41(反馈单元)连接到差分运算放大器800的反相输入。输出缓冲器132的输入连接到脉宽调制电路120的另一个输出,而且该输出缓冲器132的输出连接到开关SWOUT2(信号通路控制器)的端口B2以及输出端口T22。该开关SWOUT2的输入端口通过反馈电阻器R42(反馈单元)连接到差分运算放大器800的非反相输入端。
输出缓冲器131和132包括输出阻抗控制器,它在偏移电压的校正过程中使输出阻抗改变至高水平。
开关SWOUT1和SWOUT2的端口A1和A2共同地连接到偏移电压校正直流电压源160(电压施加单元)的一端。偏移电压校正直流电压源160的另一端接地。
比较器140的两个输入端口分别连接到具有偏移电压校正功能的差分运算放大器800的两个输出端口。比较器140的输出端口连接到控制电路141的输入端口,而该控制电路141的输出端口连接到具有偏移电压校正功能的差分运算放大器800的控制端口。
在上述组成元件中,由开关SWOS1、SWOS2、SWOUT1、SWOUT2、具有偏移电压校正功能的差分运算放大器800、偏移电压校正直流电压源160、比较器140、控制电路141以及在输出缓冲器131和132中提供的输出阻抗控制器来组成偏移电压校正电路。比较器140以与第一实施例的比较器900相同的方式操作,而且控制电路141以与第一实施例的控制电路809的相同的方式操作。
电感器L1的一端连接到一个输出端口T21,而该电感器L1的另一端连接到扬声器SP的一个输入端口。另一个输出端口T22连接到电感器L2的一端,而电感器L2的另一端连接到扬声器SP的另一个输入端口。在电感器L1的另一端和电感器L2的另一端之间插入电容器C。电感器L1、L2和电容器C构成一个低通滤波器,用以从来自于D类放大器的输出信号中消除由脉宽调制引起的载波频率部分。
在本实施例中,假定输出缓冲器131和132的源电压为15V,并假定具有偏移电压校正功能的差分运算放大器101和差分运算放大器800的源电压为3.3V。
描述该实施例的D类放大器的操作,同时将它划分为放大操作、用于生成偏移电压的操作和用于校正偏移电压的操作。
(1)放大操作
首先参照图6A至6C所示的波形图来描述放大操作(功率放大操作)。
向输入端口T11提供来自于信号源SIG的模拟输入信号AIN(+),如图5所示,并向另一个输入端口T12提供与模拟输入信号AIN(+)极性相反的模拟输入信号(-)。通过电容器Cin1和Cin2向输入级差分放大器100输入这些模拟输入信号AIN(+)和AIN(-)。
在放大操作过程中,关闭开关SWOS1和SWOS2,将开关SWOUT1和SWOUT2连接到端口B1和B2,因此形成反馈通路。
输入级差分放大器100对模拟输入信号AIN(+)与模拟输入信号AIN(-)之间的差别进行放大,从非反相输出输出放大后的信号(从非反相输出端输出的信号)的正相位信号SA,并从反相输出输出一个信号SB(从反相输出端输出的信号),它的极性与放大后的信号相反。将正相位信号SA和与反相位信号SB输入积分电路110。
积分电路110对通过输入级差分放大器100放大的信号SA和SB之间的差别进行积分,从非反向输出端输出差别的正相位信号SC(从非反相输出端输出的信号),并从反相输出端输出差别的反相位信号SD(从反相输出端输出的信号)。将正相位信号SC和反相位信号SD输入脉宽调制电路120。
脉宽调制电路120将从积分电路110输出的正相位信号SC和反相位信号SD与三角波形信号进行比较,该三角波信号从未示出的三角波生成电路输出,从而输出脉宽调制后的脉冲信号P和M。以这样一种方式生成这些脉冲信号P和M,以便在脉宽中反映积分结果。而且,通过输出端口T21和T22来从驱动电路130输出脉冲信号P和M作为输出脉冲信号OUTP和OUTM。通过反馈电阻器R41和R42将这些输出脉冲信号OUTP和OUTM反馈回到积分电路110中具有偏移电压校正功能的差分运算放大器800,并在向积分电路输入的信号上叠加该输出脉冲信号OUTP和OUTM,从而尝试减小输出波形中的变形。
在其中没有输入信号的状态(以下称为“无信号输入状态”)下,正相位信号SA与反相位信号SB之间的差别为零。因此,由于在输入到具有偏移电压校正功能的差分运算放大器800的反相输入端的信号与输入到具有偏移电压校正功能的差分运算放大器800的非反相输入端的信号之间的差别为零。因此,正相位信号SC的波形与反相位信号SD的波形一致,即正相位信号SC与反相位信号SD之间的差别为零。在无信号输入状态下,如此设置在三角波形信号、正相位信号SA和反相位信号SB之中的关系,以便脉冲信号P的占空比、脉冲信号M的占空比、输出脉冲信号OUTP的占空比和输出脉冲信号OUTM的占空比为50%。
脉冲信号P的高电平时期(脉宽)与脉冲信号M的高电平时期(脉宽)取决于正相位信号SA的电平和反相位信号SB的电平。正相位信号SA的电平和反相位信号SB的电平取决于模拟输入信号AIN(+)的电平和模拟输入信号AIN(-)的电平。因此,脉冲信号P的脉宽与脉冲信号M的脉宽取决于模拟输入信号AIN(+)的电平和模拟输入信号AIN(-)的电平,从而实现脉宽调制。
在无信号输入状态下,如图6A所示,输出脉冲信号OUTP的占空比为50%,因此输出脉冲信号OUTP的平均电平值呈现为7.5V。此外,输出脉冲信号OUTM的占空比也是50%,因此输出脉冲信号OUTP的平均电平值也呈现为7.5V。因而,在无信号输入状态下,将7.5V施加到扬声器的两个输入端,而且在两个输入端之间的电位差为0V,因此并不激活扬声器SP且不发出声音。
当模拟输入信号AIN(+)的电平从无信号输入状态提高时,以及当具有反相极性的模拟输入信号AIN(-)的电平降低时,输出脉冲信号OUTP的高电平时期增加,而且输出脉冲信号OUTM的低电平时期也增加。即,输出脉冲信号OUTP的占空比提高,而输出脉冲信号OUTM的占空比降低。
在该情况下,输出脉冲信号OUTP的平均值达到比如说9.5V,它高于在无信号输入状态下获得的7.5V,如图6B所示。相反地,输出脉冲信号OUTM的平均值达到比如说5.5V,它低于在无信号输入状态下获得的7.5V。因而,在扬声器SP的输入端之间的电位差达到比如说4V(=9.5V-5.5V),并朝前致动扬声器SP的锥形管状纸。相反地,当模拟输入信号AIN(+)的电平从上述无信号输入状态降低时,以及当模拟输入信号AIN(-)的电平提高时,如图6C所示,输出脉冲信号OUTP的占空比以与之前所述相反的方式降低,而输出脉冲信号OUTM的占空比提高。因此,在扬声器SP的输入端之间的电位差达到比如说-4V(=5.5V-9.5V),并向后致动扬声器SP的锥形管状纸。
如上所述,在正常放大操作过程中,根据模拟输入信号AIN的电平,以互补的方式控制输出脉冲信号OUTP的占空比和输出脉冲信号OUTM的占空比,从而生成在扬声器SP的两个输入端之间的电位差,以便激活该扬声器SP。
(2)用于生成偏移电压的操作
接下来将描述用于生成偏移电压的操作。首先,关于在无信号输入状态下用于生成偏移电压的操作,在此认为多个偏移电压发生源是彼此独立地存在的。最后将来自于这些源的偏移电压加在一起,并采用这些偏移电压的总和作为整个D类放大器的偏移电压。
因为差分运算放大器101的偏移电压,所以信号SA的平均电压和信号SB的平均电压呈现出与1.65V的参考电压不同的值,该参考电压通过同相反馈电路来设置。该偏移电压乘以负反馈放大器的放大因数(R41/R31),其中该负反馈放大器由反馈电阻器R41和R42、积分电路110、脉宽调制电路120和输出缓冲器130组成,并呈现为输出端口T21和T22之间的电位差(偏移电压)。
此外,因为具有偏移电压校正功能的差分运算放大器800的偏移电压,信号SC的平均电压和信号SD的平均电压呈现出与1.65V的参考电压不同的值,该参考电压通过同相反馈电路来设置。
而且,因为在反馈电阻器R41的电阻值与反馈电阻器R42的电阻值之间的差别,或者在输入电阻器R31的电阻值与输入电阻器R32的电阻值之间的差别,偏移电压出现在输出脉冲信号OUTP和OUTM的每一个中。输出脉冲信号OUTP的平均电压和输出脉冲信号OUTM的平均电压呈现出不同于7.5V的值。以下将描述其原因。
如图6A所示,关于在无信号输入状态下获得的输出脉冲信号OUTP和输出脉冲信号OUTM,互补地输出每一个占空比为50%的矩形波形。由于输出缓冲器130的源电压为15V,所以在差分运算放大器中不存在偏移电压。在理想状态下,其中所有正相位与反相位电阻值彼此相等,如之前所述的,输出脉冲信号OUTP的平均电压和输出脉冲信号OUTM的平均电压为7.5V。
与此同时,从具有3.3V的源电压的差分运算放大器101输出的信号SA的平均电压和从该具有3.3V的源电压的差分运算放大器101输出的信号SB的平均电压都是1.65V,这是因为这两个信号通过同相反馈返回,以便与参考电压一致,该参考电压是源电压的一半。因此,分别向反馈电阻器R41、反馈电阻器R42、积分器110的输入电阻器R31和输入电阻器R32施加5.85V,其中该5.85V是输出脉冲信号OUTP和OUTM的平均值和输出信号SA和SB的平均值之间的电位差。因此,与反馈电阻器R41的电阻值和输入电阻器R31的电阻值的总和相对应的电流,通过反馈电阻器R41和输入电阻器R31,从输出缓冲器130的输出端流入差分运算放大器101的正相位输出。同样地,与反馈电阻器R42的电阻值和输入电阻器R32的电阻值的总和相对应的电流,通过反馈电阻器R42和输入电阻器R32,从输出缓冲器130的输出端流入差分运算放大器101的反相位输出。
如今考虑到这样一种情况,其中差别存在于反馈电阻器R41的电阻值和反馈电阻器R42的电阻值之间。通过反馈返回该具有偏移电压校正功能的差分运算放大器800的两个输入端的电压,因此这两个电压彼此相等。因此,由于所施加的横跨输入电阻器R31的电压和所施加的横跨输入电阻器R32的电压彼此相等,所以流经各个输入电阻器R31和R32的电流变为彼此相等。
具有相等值的电流流经各个反馈电阻器R41和R42。因此,即使是在输入电阻器R31和R32电阻值彼此相等的时候,也会在输出缓冲器130的输出端出现在反馈电阻器R41和R42的电压降之间的差别。因此,在输出脉冲信号OUTP和OUTM中出现偏移电压,它与在反馈电阻器R41的电阻值和反馈电阻器R42的电阻值之间的差别相对应。
同样地,当输入电阻器R31的电阻值与输入电阻器R32的电阻值之间出现差别时,与这两个电阻值之间的差别相对应的电流流入反馈电阻器R41和R42。源自该差别的偏移电压出现在输出脉冲信号OUTP和OUTM中,并表现在输出端口T21和T22上。
具体来说,当组成D类放大器的负反馈放大器的正相位侧的放大因数(R41/R31)与该负反馈放大器的反相位侧的放大因数(R42/R32)由于电阻值中的变化而彼此不同时,该差别呈现为输出的偏移电压。
存在除了上述典型的三个偏移电压发生源以外的偏移电压发生源。然而,在这里忽略对它们的解释。
将所有这些偏移电压组合在一起并表现在输出端口T21和T22上。通过该偏移电压激活扬声器SP,成为在无声或电源断开时发出喀啦声的原因。
在本发明中,通过对于校正偏移电压的操作来校正该偏移电压,这在以下将进行描述。
(3)用于校正偏移电压的操作
本发明基于这样一个基本原理,即,通过把从输出缓冲器(输出单元)输出的信号电压设置成在无信号状态下通过反馈电阻器(反馈单元)反馈回来的电压,使由于电阻值中的差别而引起的偏移电压能够出现在差分运算放大器的输入中,从而校正该偏移电压。以下将参照图7来描述偏移电压校正操作的一个实施例。
图7是表示用于校正偏移电压的方法的流程图。
一个未示出的控制电路控制输出缓冲器131和132的输出阻抗,以便通过控制输出缓冲器131和132的输出阻抗来进入高阻抗状态(步骤S1)。
接下来,该未示出的控制电路使连接到差分运算放大器101的输入端的开关SWOS1和SWOS2失效,从而阻塞来自于外部的输入信号,并设置无信号输入状态(步骤S2)。因而,即使是向输入端口T11和T12输入输入信号时,在该状态下也能校正偏移电压。
接下来,该未示出的控制电路将开关SWOUT1连接到端口A1,并将开关SWOUT2连接到端口A2,因而断开该反馈通路(步骤S3)。结果,断开在输出缓冲器131的输出端口与反馈电阻器R41之间的连接,以及断开在输出缓冲器132的输出端口与反馈电阻器R42之间的连接。每一个反馈电阻器R41和R42的一端共同地连接到偏移电压校正直流电压源160。
在这些步骤S1到S3中,断开反馈通路,而且该偏移电压校正DC电压源160向反馈电阻器R41和R42的每一个的一端施加DC电压。将该电压值设置成这样的电压值(在本实施例中,7.5V,是源电压15V的一半),该电压值与正常操作过程中在无信号输入状态下所获得的输出脉冲信号OUTP和OUTM的平均值(将通过反馈返回的电压)相等。
接着,将反馈电阻器R41和R42的每一个的一端设置成与在实际的无信号输入状态下采用的偏置情况相同的偏置情况,其中在该无信号输入状态下已经创建了反馈通路。正如之前所述的,当电阻值中存在差别时,在流经电阻器的正相位侧和反相位侧的电流值中出现差别。偏移电压出现在具有偏移电压校正功能的差分运算放大器800的反相输入端和非反相输入端中。
具体来说,由于向反馈电阻器R41和输入电阻器R31施加5.85[V](=7.5-1.65)的电压,所以向具有偏移电压校正功能的差分运算放大器800的反相位输入端施加电压[1.65+5.85xR31/(R31+R41)V]。同样地,向具有偏移电压校正功能的差分运算放大器800的正相位输入端施加电压[1.65+5.85xR32/(R32+R42)V]。从这两个公式中可见,电位差(例如,偏移电压)出现在具有偏移电压校正功能的差分运算放大器800的输入端中,该电位差与输入电阻器R31、R32的电阻值和反馈电阻器R41、R42的电阻值之中的差别相对应。该偏移电压量与在其中创建反馈通路的正常操作过程中的无信号输入状态下出现的偏移电压量相等。
另外,差分运算放大器101的偏移电压出现在具有偏移电压校正功能的差分运算放大器800的输入端中。
此外,属于该具有偏移电压校正功能的差分运算放大器800的偏移电压出现在该输入中,作为输入等效偏移电压。
因而,由于之前所描述的因素而引起的偏移电压共同地出现在具有偏移电压校正功能的差分运算放大器800的输入端中。通过该具有偏移电压校正功能的差分运算放大器800的放大因数来放大该偏移电压,并将放大后的偏移电压输出到输出信号SC和SD。
因此,同时地校正上述所有的偏移电压,作为执行偏移电压校正操作的具有偏移电压校正功能的差分运算放大器800的结果。
偏移电压校正电压源160的电压并不仅仅局限于以上电压而可以进行任意地设置。
控制电路141改变具有偏移电压校正功能的差分运算放大器800的偏移电压校正条件(步骤S4)。结果,该具有偏移电压校正功能的差分运算放大器800,生成由该偏移电压校正条件所确定的预定偏移电压。
如今,当具有偏移电压校正功能的差分运算放大器800生成一个偏移电压时,其中该偏移电压的与由D类放大器引起的偏移电压极性相反且大小相等,并消除在输出信号SC和SD之间的电位差。因此,只要检测该电位差,最佳偏移电压校正就变得可行。
控制电路141判断从比较器140输出的信号Comp的电平是否已经变为与初始状态反相。当信号电平还没有变为反相时,确定偏移电压量和极性是不适当的。为此,处理返回到步骤S4,并改变偏移电压校正条件(步骤S5中为“否”)。当从比较器140输出的信号的电平已经变为反相时,表示偏移电压在该偏移电压校正条件下已经变得足够小,因此处理前进到步骤S6(步骤S5中为“是”)。
可选择地,还可以不使用比较器140来进行判断,判断具有偏移电压校正功能的差分运算放大器800的一个输出信号(例如,信号SC)的电平是否已经变为反相。
控制电路141往寄存器内存储偏移电压校正条件(步骤S6)。在普通的放大操作过程中,通过使用该寄存器内所存储的偏移电压校正条件,来校正该偏移电压。
一个未示出的控制电路激活开关SWOS1和SWOS2(步骤S7)。
该未示出的控制电路将开关SWOUT1连接到B1,并将开关SWOUT2连接到B2(步骤S8)。
最后,该未示出的控制电路将输出缓冲器的输出阻抗从高阻抗状态取消,并将输出阻抗变为正常状态(步骤S9)。该D类放大器变为能够执行从步骤S7至S9的普通的放大操作。
作为上述偏移电压校正方法的执行结果,可以执行对偏移电压的校正,该偏移电压包括:差分放大器101的偏移电压;具有偏移电压校正功能的差分运算放大器800的偏移电压;以及由于输入电阻器R31、R32的电阻值和反馈电阻器R41、R42的电阻值中的差别而引起的偏移电压。具体来说,通过使用该结构能够通过单个偏移电压校正操作来同时校正整个D类放大器的偏移电压。而且,由于单个具有偏移电压校正功能的差分运算放大器可以校正偏移电压,所以可以避免电路结构的复杂化情况,还可以抑制面积的增加。
所有用于本实施例的D类放大器中的差分运算放大器800的结构、偏移电压校正操作、偏移电压设置操作以及用于校正偏移电压的方法,都与第一实施例的差分运算放大器800中所采用的相同,因此忽略对它们的解释。
使用如上所述的具有偏移电压校正功能的差分运算放大器,能够实现本实施例的D类放大器。
(第三实施例)
在该实施例中,一种D类放大器校正偏移电压,该D类放大器的结构与结合第二实施例所描述的D类放大器的结构不同。具体来说,显示了利用另一个电路作为脉宽调制电路120的示范性D类放大器。
图8是用在本发明第三实施例的D类放大器中的脉宽调制电路的电路图。
通过使用附图所示的脉宽调制电路来配置的D类放大器(具有与图5所示D类放大器相同的结构)就是通常所说的无滤波D类放大器。如此配置该放大器,以便根据来自于外部信号源SIG的模拟输入信号AIN的电平,从两个输出端口的一个输出预定电平的信号,并且将三角波形信号与该信号电平做比较,从而生成并从另一个输出端口输出通过对模拟输入信号进行脉宽调制来获得的脉冲信号OUTP和OUTM。
现在将详细描述用本实施例的D类放大器中的脉宽调制电路的结构。该脉宽调制电路120包括脉宽调制部分1200、三角波形生成电路1400和信号转换部分1510。
脉宽调制部分1200包括比较器121和122。将这些比较器的比较器121的非反相输入端连接到具有偏移电压校正功能的差分运算放大器111的非反相输出端,并将比较器122的非反相输入端连接到具有偏移电压校正功能的差分运算放大器111的反相输出端。从三角波形生成电路1400将三角波形信号(具有不变周期以及不变的峰间值)共同地输入到这些比较器121和122的各个反相输入端。
信号转换部分1510包括反相器151A、151B、151F、151G、延迟部分151E和或非门151C和151H。
从上述脉宽调制部分1200向反相器151A的输入端提供脉冲信号SE,并将反相器151A的输出端连接到反相器151B的输入端。将反相器151B的输出端连接到或非门151C的输出端的一个。
从上述脉宽调制部分1200向反相器151E的输入端提供一个脉冲信号SF,并将该延迟部分151E的输出端连接到反相器151F的输入端。将该反相器151F的输出端连接到反相器151G的输入端。将反相器151G的输出端连接到或非门151H的一个输入端。将或非门151C的另一输入端连接到反相器151F的输出端,并将或非门151H的另一输入端连接到反相器151A的输出端。
现在将描述本实施例的D类放大器的操作。
(1)无信号输入状态
当模拟输入信号AIN的电平为0V时,即,在无信号输入状态下,正相位信号SC的波形与反相位信号SD的波形一致。另外,设置在三角波形信号、正相位信号SC和反相位信号SD之间的关系,以便脉冲信号SE的占空比和脉冲信号SF的占空比呈现为50%的值。
首先,描述放大操作。
该D类放大器的操作除了脉宽调制电路的操作以外都与结合第二实施例所描述的D类放大器的操作相同,因此忽略了对其的描述。
脉宽调制部分1200的比较器121和122将从积分电路110输出的正相位信号SC和反相位信号SD与三角波形信号做比较,该三角波形信号从三角波形生成电路1400输出,从而向信号转换部分1510输出脉宽调制后的脉冲信号SE和SF。
脉冲信号SE的高电平时期(脉宽)和脉冲信号SF的高电平时期取决于正相位信号SA的电平和反相位信号SB的电平。正相位信号SA的电平和反相位信号SB的电平取决于模拟输入信号AIN(+)的电平和模拟输入信号AIN(-)的电平。因此,脉冲信号SE的脉宽和脉冲信号SF的脉宽取决于模拟输入信号AIN(+)的电平和模拟输入信号AIN(-)的电平。因此,实现脉宽调制。
随后,描述信号转换部分1510的操作。一般地,信号转换部分1510根据模拟输入信号AIN的电平,将脉冲信号SE和SF转换成脉冲信号P和M,该脉冲信号P和M互补地进入低电平(预定电平)。通过反相器151A和151B向或非门151C的一个输入端提供脉冲信号SE。在通过延迟部分151E进行了给定的一段时间的延迟之后,从延迟部分151E输出该脉冲信号SF作为脉冲信号Sd。通过反相器151F对脉冲信号SD进行反相,并将其提供到或非门151C的另一个输入端,同时还通过反相器151F和151G向或非门151H的另一输入端提供该的脉冲信号SD。
当满足第一输入条件时,该第一输入条件中脉冲信号SE是高电平的而脉冲信号SD是低电平的,或非门151C就向输出缓冲器131输出低电平。与此同时,当满足第二输入条件时(即,与第一输入条件互补的输入条件),该第二输入条件中脉冲信号SE是低电平的而脉冲信号SD是高电平的,或非门151H就向输出缓冲器132输出低电平。
在该实施例中,将第一输入条件设置为:当模拟输入信号AIN(+)的电平极性为正时,脉宽调制后的脉冲信号SE的电平与脉宽调制后的脉宽调制后的脉冲信号SD的电平的特殊组合。将第二输入条件设置为:当模拟输入信号AIN(+)的电平极性为负时,脉宽调制后的脉冲信号SE的电平与脉宽调制后的脉宽调制脉冲信号SD的电平的特殊组合。
如上所述地设置彼此互补的第一和第二输入条件,从而可以将脉宽调制后的脉冲信号SE和SF转换成互补地固定为低电平的脉冲信号P和M。然而,该第一和第二输入条件并不局限于该实例。只要信号电平的组合与归结于脉宽调制的脉冲信号SE的脉宽中的变化以及脉冲信号SD的脉宽中的变化相对应,就可以任意地设置该第一和输入条件。
在无信号输入状态下,该其中满足第一输入条件的时期是从脉冲信号SE转换到高电平时直至脉冲信号SD转换到高电平的一个恒定的时期。该时期与延迟部分151E所耗费的延迟时间tD相对应。另外,该其中满足第二输入条件的时期是从脉冲信号SE转换到低电平时直至脉冲信号SD转换到低电平的一个恒定的时期。该时期还与延迟部分151E所耗费的延迟时间tD相对应。最终,当没有信号输入时,该信号转换部分1510将脉冲信号SC和SD转换成与延迟时间tD相对应的较短脉宽(例如,10%的占空比)的脉冲信号,并间歇性地在三角波形信号的周期输出脉冲信号。
简言之,把从之前所描述的或非门151C输出的脉冲信号P和从或非门151H输出的脉冲信号M分别输入到输出缓冲器131和132。然后如图9A所示,反相该脉冲信号,并输出作为输出脉冲信号OUTP和OUTM,从而激活扬声器。
(2)信号输入状态
在这样一种状态下,其中模拟输入信号AIN(+)的电平保持降低而相反极性的模拟输入信号AIN(-)的电平保持增加,增加了从积分电路110中输出的正相位信号SC的电平,而反相位信号SD的电平降低,而且正相位信号SC的电平超出了反相位信号SD的电平。忽略延迟部分151E的延迟时间。
因而,脉冲信号SE的占空比提高,而脉冲信号SF的占空比降低。因此,不满足第二输入条件,因此将输出脉冲信号OUTM固定为图9B所示的低电平。而且,根据模拟输入信号AIN的电平,调制输出脉冲信号OUTP的脉宽。
与此同时,在这样一种状态下,其中模拟输入信号AIN(+)的电平保持提高而相反极性的模拟输入信号AIN(-)的电平保持降低,降低了从积分电路110中输出的正相位信号SC的电平,而相反相位信号SD的电平提高,而且相反相位信号SD的电平超出了正相位信号SC的电平。忽略延迟部分151E的延迟时间。
因而,从脉宽调制部分1200输出的脉冲信号SE的占空比降低,而脉冲信号SF的占空比提高。因此,不满足第一输入条件,因此将输出脉冲信号OUTP固定为图9C所示的低电平。而且,根据模拟输入信号AIN的电平,调制输出脉冲信号OUTM的脉宽。
如上所述,在正常放大操作过程中,根据模拟输入信号,将输出脉冲信号OUTP和OUTM中的一个固定到低电平,而且剩余的输出脉冲信号包括其脉宽进行调制的脉冲。在向扬声器提供这样的输出脉冲信号OUTP和OUTM时,在扬声器的输入端口之间出现电位差,并激活该扬声器。
因此,该实施例的D类放大器充当通常所说的能够激活扬声器而无需使用连接到D类放大器的输出端口T21和T22的低通滤波器的无滤波放大器。
接下来,将描述一种用于生成偏移电压的操作。
即使是在该实施例的D类放大器中,偏移电压也会如结合第二实施例所描述的同一原理而出现。输出脉冲信号OUTP和输出脉冲信号OUTM的每个的平均值,在本实施例的非信号输入状态期间获得,并取决于脉宽,而且比如说为1V。相反地,信号SA和SB的每个的平均电压为1.65V,因此,与电位差相对应的电流流入输入电阻器R31和R32以及反馈电阻器R41和R42。因此,当电阻器的正相位侧的电阻值与相反相位侧的电阻值之间存在差别时,偏移电压就出现在输出中。
即使是在该实施例中,该用于校正偏移电压的操作也与结合第二实施例所描述的一样,且根据图7所示流程图来执行。因此,还可以同时地校正差分运算放大器的偏移电压和归因于在电阻器的正相位侧的电阻值和相反相位侧的电阻值之间的差别的偏移电压。
以下概括第二和第三实施例的优势。
根据到目前为止所描述的实施例,可以通过添加非常简单的结构
(开关SWOS1、SWOS2、SWOUT1、SWOUT2、具有偏移电压校正功能的差分运算放大器111、输出缓冲器131和132的输出阻抗控制器、比较器140、控制电路141和偏移电压校正直流电压源160),来有效地校正当电阻值的差别出现在输入电阻器中并在该类型放大器中的反馈电阻器的正相位侧和负相位侧之间时出现的偏移电压。
可由单个偏移电压校正操作来同时地校正差分运算放大器的偏移电压以及上述偏移电压。
而且,由于使开关SWOS1和SWOS2无效,所以即使是在输入该输入信号时也能校正该偏移电压。
以上已经详细地描述了本发明的实施例。然而,该特定结构并不局限于该实施例,还可以包括落入本发明精神范围内的设计修改等等。举例来说,该具有偏移电压校正功能的差分运算放大器可以具有任何的电路结构,而且并不局限于图2所示的电路。而且,该D类放大器可以具有任何结构。此外,该偏移电压校正直流电压源的电压并不局限于在无信号输入时获得的输出脉冲信号的平均电压,而可以是比如说0V(接地电位)或任意的电压。
Claims (5)
1.一种用于全操作类型的差分放大器的偏移电压校正电路,所述全操作类型的差分放大器包括输入有差分输入信号的差分晶体管对和分别连接在该对差分晶体管的输出端与电源之间的负载晶体管对,
所述偏移电压校正电路包括:
输出级对,其用于放大该对差分晶体管的输出信号并且输出所放大的输出信号;
同相反馈电阻器,其连接在所述输出级对的输出之间;
同相反馈放大器,来自所述同相反馈电阻器的输出电压以及预定的电压被输入到所述同相反馈放大器,并且所述同相反馈放大器输出用于控制所述负载晶体管对的信号;以及
电压发生器,产生在该对负载晶体管中的一个的源极与电源之间的恒定电压,其用于校正该差分放大器的偏移电压。
2.根据权利要求1的所述偏移电压校正电路,其中所述电压发生器包括:
第一和第二电流源;
第一和第二电阻器,其分别连接在电源与该对负载晶体管的各个源极之间;
第一开关,所述第一开关连接在所述第一电流源和所述第一电阻器之间;以及
第二开关,所述第二开关连接在所述第二电流源和所述第二电阻器之间,
其中当所述第一开关闭合时,所述第一电流源将恒定电流提供到所述第一电阻器,用于引起与所述恒定电流对应的电压降,并且当所述第二开关闭合时,所述第二电流源将恒定电流提供到所述第二电阻器,用于引起与所述恒定电流对应的电压降。
3.根据权利要求1的所述偏移电压校正电路,其中所述同相反馈放大器包括组成同相反馈放大器的一个差分对的NMOS晶体管对、组成同相反馈放大器上的负载的PMOS晶体管对、和偏置电流源。
4.根据权利要求1的所述偏移电压校正电路,其中所述输出级对中的每个输出级包括组成差分放大器的输出级的PMOS晶体管和偏置电流源。
5.根据权利要求1的所述偏移电压校正电路,其中当所述输出级对的输出电压之间的大小关系转换时成为用于校正偏移电压的适当情况。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006-188657 | 2006-07-07 | ||
JP2006188624 | 2006-07-07 | ||
JP2006188657A JP4274204B2 (ja) | 2006-07-07 | 2006-07-07 | D級増幅器 |
JP2006188657 | 2006-07-07 | ||
JP2006-188624 | 2006-07-07 | ||
JP2006188624A JP4725441B2 (ja) | 2006-07-07 | 2006-07-07 | 差動増幅器 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012101912373A Division CN102780461A (zh) | 2006-07-07 | 2007-07-09 | 偏移电压校正电路和d类放大器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101102095A CN101102095A (zh) | 2008-01-09 |
CN101102095B true CN101102095B (zh) | 2012-07-18 |
Family
ID=39036232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101286307A Expired - Fee Related CN101102095B (zh) | 2006-07-07 | 2007-07-09 | 偏移电压校正电路和d类放大器 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4725441B2 (zh) |
CN (1) | CN101102095B (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100424894C (zh) * | 2005-12-09 | 2008-10-08 | 中国科学院上海技术物理研究所 | 带有井伸电极的碲镉汞红外光电导探测器 |
CN101527546B (zh) * | 2008-03-07 | 2013-02-13 | 成都芯源系统有限公司 | 一种d类功率放大器 |
JP2010114877A (ja) * | 2008-10-06 | 2010-05-20 | Panasonic Corp | 演算増幅回路及び表示装置 |
EP2507908B1 (en) * | 2009-11-30 | 2017-06-28 | St-Ericsson India Pvt. Ltd. | Pop-up noise reduction in a device |
JP5136587B2 (ja) * | 2010-04-01 | 2013-02-06 | 株式会社デンソー | 増幅回路、信号処理回路および半導体集積回路装置 |
JP5406113B2 (ja) * | 2010-05-07 | 2014-02-05 | セイコーインスツル株式会社 | 差動増幅回路 |
CN102710227A (zh) * | 2011-03-28 | 2012-10-03 | 联咏科技股份有限公司 | 运算放大器 |
CN103974487B (zh) * | 2013-01-24 | 2016-05-25 | 普诚科技股份有限公司 | 发光二极管驱动装置 |
JP6327813B2 (ja) * | 2013-09-04 | 2018-05-23 | 三菱電機株式会社 | 可変利得増幅器 |
KR20150069936A (ko) * | 2013-12-16 | 2015-06-24 | 현대자동차주식회사 | 차동 증폭기의 오프셋 보정장치 및 방법 |
CN104640053A (zh) * | 2015-01-19 | 2015-05-20 | 矽力杰半导体技术(杭州)有限公司 | 扬声器的直流阻抗检测方法、电路以及d类音频放大器 |
CN104702268B (zh) * | 2015-02-04 | 2017-08-08 | 芯原微电子(上海)有限公司 | 电压缓冲电路及具有其的驱动负载随时序切换的电路 |
US9647618B1 (en) * | 2016-03-30 | 2017-05-09 | Qualcomm Incorporated | System and method for controlling common mode voltage via replica circuit and feedback control |
CN109831167B (zh) * | 2019-01-17 | 2023-05-12 | 珠海慧联科技有限公司 | 一种前置放大器电路及芯片 |
US10804865B1 (en) * | 2019-12-30 | 2020-10-13 | Novatek Microelectronics Corp. | Current integrator and related signal processing system |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4806875A (en) * | 1988-05-11 | 1989-02-21 | Maxim Integrated Products | Precision operational amplifier |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59144209A (ja) * | 1983-02-07 | 1984-08-18 | Rohm Co Ltd | 演算増幅器のオフセツト電圧トリミング回路 |
US4717888A (en) * | 1986-05-22 | 1988-01-05 | Raytheon Company | Integrated circuit offset voltage adjustment |
JP3038716B2 (ja) * | 1989-01-12 | 2000-05-08 | 株式会社デンソー | 差動増幅器におけるオフセット電圧調整回路 |
JPH02203262A (ja) * | 1989-02-02 | 1990-08-13 | Matsushita Electric Ind Co Ltd | 表面汚染検出装置および表面汚染検出方法 |
US5432475A (en) * | 1994-06-15 | 1995-07-11 | Silicon Systems, Inc. | Method of offset voltage trim for automatic gain controls |
JPH0837430A (ja) * | 1994-07-22 | 1996-02-06 | Nec Corp | 演算増幅器 |
JPH08213855A (ja) * | 1995-02-02 | 1996-08-20 | Seikosha Co Ltd | 差動増幅回路 |
JPH09246885A (ja) * | 1996-03-05 | 1997-09-19 | Fujitsu Ltd | 入力回路及びオペアンプ回路並びに半導体集積回路装置 |
US5812005A (en) * | 1996-07-30 | 1998-09-22 | Dallas Semiconductor Corp. | Auto zero circuitry and associated method |
US6114907A (en) * | 1998-12-08 | 2000-09-05 | National Semiconductor Corporation | Amplifier with dynamic compensation and method |
-
2006
- 2006-07-07 JP JP2006188624A patent/JP4725441B2/ja not_active Expired - Fee Related
-
2007
- 2007-07-09 CN CN2007101286307A patent/CN101102095B/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4806875A (en) * | 1988-05-11 | 1989-02-21 | Maxim Integrated Products | Precision operational amplifier |
Non-Patent Citations (1)
Title |
---|
JP昭59-144209A 1984.08.18 |
Also Published As
Publication number | Publication date |
---|---|
JP2008017354A (ja) | 2008-01-24 |
JP4725441B2 (ja) | 2011-07-13 |
CN101102095A (zh) | 2008-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101102095B (zh) | 偏移电压校正电路和d类放大器 | |
CN102780461A (zh) | 偏移电压校正电路和d类放大器 | |
JP4793294B2 (ja) | デジタル入力型d級増幅器 | |
JP4274204B2 (ja) | D級増幅器 | |
CN107623495B (zh) | 低噪声电路 | |
US8008975B1 (en) | Gate-boosted, variable voltage supply rail amplifier | |
JP2010056926A (ja) | D/a変換回路およびデジタル入力型d級増幅器 | |
JP6360453B2 (ja) | 電力増幅装置 | |
US7629910B2 (en) | Methods and apparatus to control current steering digital to analog converters | |
US10034085B2 (en) | Class-D amplifier, audio processing apparatus and method of driving class-D amplifier | |
US7439801B2 (en) | Amplifier circuit with multiple power supplies | |
TW588327B (en) | Output control apparatus of pulse width modulator | |
WO2017051490A1 (ja) | 通信ノード | |
JP6949463B2 (ja) | シングル差動変換回路 | |
KR100770747B1 (ko) | 디지털 앰프 및 음성 재생 방법 | |
CN113141164B (zh) | 声频驱动电路及其方法 | |
JP5343782B2 (ja) | D級増幅器 | |
US8115550B2 (en) | Transmitter | |
US20090206900A1 (en) | Duty cycle correction circuit and method for correcting duty cycle | |
WO2020156161A9 (zh) | 数字模拟转换器、数字功放子系统、数字功放系统 | |
JP2021150913A (ja) | 電力増幅装置 | |
US8022742B2 (en) | Circuit for reducing duty distortion in a semiconductor memory device | |
JP5376311B2 (ja) | 半導体装置および電子機器 | |
KR100912967B1 (ko) | 센스증폭기 및 반도체메모리장치의 수신회로 | |
JP2009253312A (ja) | 定電圧発生回路およびa/d変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120718 Termination date: 20190709 |