JP5136587B2 - 増幅回路、信号処理回路および半導体集積回路装置 - Google Patents
増幅回路、信号処理回路および半導体集積回路装置 Download PDFInfo
- Publication number
- JP5136587B2 JP5136587B2 JP2010085151A JP2010085151A JP5136587B2 JP 5136587 B2 JP5136587 B2 JP 5136587B2 JP 2010085151 A JP2010085151 A JP 2010085151A JP 2010085151 A JP2010085151 A JP 2010085151A JP 5136587 B2 JP5136587 B2 JP 5136587B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- load
- signal
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45192—Folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
- H03F3/45641—Measuring at the loading circuit of the differential amplifier
- H03F3/45659—Controlling the loading circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/261—Amplifier which being suitable for instrumentation applications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45404—Indexing scheme relating to differential amplifiers the CMCL comprising capacitors containing, not in parallel with the resistors, an addition circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45421—Indexing scheme relating to differential amplifiers the CMCL comprising a switched capacitor addition circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45424—Indexing scheme relating to differential amplifiers the CMCL comprising a comparator circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45434—Indexing scheme relating to differential amplifiers the CMCL output control signal being a voltage signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45512—Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45544—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45728—Indexing scheme relating to differential amplifiers the LC comprising one switch
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
また、上記増幅回路を用いて所定の信号処理を行うので、入力信号や出力信号の形式に関係なく、様々な形態の信号処理を行うことが可能となる。
さらに、複数の互いに異なる内容の信号処理を実行可能に構成され、実行する信号処理の内容に応じて増幅回路に与える第1の切替信号および第2の切替信号を動的に切り替える。すなわち、シングルエンド出力構成の増幅回路を用いる必要がある信号処理を実行するときには、増幅回路に第1の切替信号を与える。また、差動出力構成の増幅回路を用いる必要がある信号処理を実行するときには、増幅回路に第2の切替信号を与える。従って、互いに異なる内容の複数の信号処理からなる一連の信号処理を行う際、その信号処理の途中に、第1の切替信号および第2の切替信号の付与状態を動的(ダイナミック)に切り替えることで、増幅回路の構成(シングルエンド出力構成、差動出力構成)を時分割で切り替えることができる。このような構成によれば、例えば、複数の入力信号を時分割で受けてそれぞれをA/D変換する場合や、プログラマブルな集積回路における増幅回路の動的な構成切り替えに非常に有益となる。
請求項2記載の手段によれば、増幅回路を通じて信号を巡回させることにより所定の信号処理を行う。すなわち、巡回アルゴリズムを用いて1つの増幅回路により所定の信号処理を行う。この場合、信号処理の途中に、第1の切替信号または第2の切替信号の付与状態を適宜変更することで、増幅回路をシングルエンド出力構成または差動出力構成に切り替えることができる。このため、例えば巡回アルゴリズムを用いたA/D変換処理など、処理の途中で信号形式をシングルエンドから差動または差動からシングルエンドに切り替える必要がある場合でも、1つの増幅回路を用いて信号処理を行うことができる。
請求項3記載の手段によれば、請求項1または2に記載の信号処理回路において用いられる増幅回路である。
以下、本発明の第1の実施形態について図1〜図12を参照しながら説明する。
図1は、例えば車載用ECUに搭載される半導体集積回路装置(IC)に用いられる増幅回路の電気的構成を示している。図1に示す増幅回路1は、トランジスタM1〜M5、スイッチS1〜S5およびコモンモードフィードバック回路2(以下、CMFB回路2と称す)を備えている。電源線3、4間には、電源端子5、6を介して電源電圧VDD(例えば5V)が与えられるようになっている。
シングルエンド出力の容量式センサを用いる場合、図2(a)に示すようにC/V変換回路を構成することが可能である。図2(a)に示すように、容量式センサのセンサエレメント21は、可変容量Csp、Csnを備えている。可変容量Csp、Csnは、加速度が加わると、その加速度に応じて相補的に静電容量が変化する。可変容量Csp、Csnの一方の端子(固定電極)はそれぞれ端子22、23に接続されている。これら端子22、23には、一定振幅の矩形波信号であり且つ互いに相補的に変化する搬送波信号Vs+、Vs-が印加される。可変容量Csp、Csnの共通に接続された他方の端子(可変電極)は、C/V変換回路24の入力端子25に接続されている。
このような構成によれば、加速度が加わることでセンサエレメント31の可変容量Csp、Csnが変化し、その静電容量の差に応じた電圧信号Vo+、Vo-がC/V変換回路32の非反転出力端子36、反転出力端子37からそれぞれ出力される。
信号処理ICの後段において必要とされる信号形式がシングルエンド形式である場合、図3(a)に示すように信号処理ICを構成することが可能である。図3に示すセンサエレメント21は、シングルエンド出力形式のものであり、図2(a)、(b)に示したものと同じ構成である。信号処理IC41(半導体集積回路装置に相当)は、C/V変換部42、フィルタ部43および増幅部44を備えている。C/V変換部42は、センサエレメント21からの出力信号を電圧信号に変換する。C/V変換部42は、シングルエンド出力構成に切り替えられた増幅回路1を主体として構成されている。
図4に示すセンサエレメント31は、差動出力形式のものであり、図2(c)、(d)に示したものと同じ構成である。信号処理IC51(半導体集積回路装置に相当)は、C/V変換部52、フィルタ部48、増幅部49およびバッファアンプ53を備えている。C/V変換部52は、センサエレメント31からの出力信号を電圧信号に変換する。C/V変換部52は、差動出力構成の増幅回路50を主体として構成されている。なお、増幅回路50に代えて差動出力構成に切り替えた増幅回路1を用いてもよい。フィルタ部48および増幅部49は、それぞれ図3(b)に示したものと同じ構成である。バッファアンプ53は、増幅部49からの出力信号の出力能力を高めた信号を出力する。バッファアンプ53は、増幅回路1を主体として構成されている。
図5は、複数の入力信号を時分割で入力し、各入力信号を1つの信号処理系を用いてA/D変換するマルチチャンネルタイプのA/D変換器の構成を示している。図5に示すA/D変換器56(信号処理回路に相当)には、第1のセンサ57aの出力信号(電圧)、第2のセンサ57bの出力信号(電圧)およびアナログ回路58の出力信号(電圧)が入力される。第1のセンサ57aおよび第2のセンサ57bは、シングルエンド出力形式である。アナログ回路58は、差動出力形式である。
図7に示すように、巡回アルゴリズムを用いた信号処理回路61では、増幅回路1を主体に構成される回路の形態を時分割で切り替えるとともに、増幅回路1およびその出力を一時的に保持する(サンプルホールドする)保持回路62を通じて信号を巡回させることにより各機能が実行される。
まず、C/V変換動作に先立って、リセット動作が行われる(リセット)。図8は、このリセット動作時の信号処理回路61の状態を概略的に示している。図8に示すように、増幅回路1は、シングルエンド出力構成に切り替えられている。シングルエンド出力形式のセンサエレメント63の可変容量Csp、Csnの共通接続された端子(可動電極)は、増幅回路1の反転入力端子に接続されている。このセンサエレメント63は、図2(a)、(b)に示したセンサエレメント21と同様の構成である。
Vout[C/V(1)]=Vof …(1)
Vout[C/V(2)]=Vof−(1/Cf)(ΔCs×ΔVs) …(2)
切替動作に続いて、CDS(2重相関サンプリング)動作が行われる(CDS)。図11は、このCDS動作時の信号処理回路61の状態を概略的に示している。なお、図7に示したC/V変換動作には、このCDS動作まで含まれているものとする。図11に示すように、増幅回路1は、差動出力構成に切り替えられている。センサユニット63の可変容量Csp、Csnの共通に接続された端子は、スイッチS62を介して基準電圧Vrの供給端子に接続されている。これにより、センサユニット63と信号処理回路61とが切り離された状態となっている。
Vout[CDS]=Vout[C/V(1)]−Vout[C/V(2)]
=(1/Cf)(ΔCs×ΔVs) …(3)
このように、CDS動作において、キャパシタCos1、Cos2に保存(サンプル)した電荷の差分をとることで、C/V変換時のノイズが除去されるため、S/Nが向上する。
Vout[Amp1]=2×Vout[CDS] …(4)
Vout[Amp2]=2×Vout[Amp1]=4×Vout[CDS] …(5)
増幅回路1は、外部から与えられるモード切替信号のレベルに応じてスイッチS1、S2、S4の開閉状態を切り替えることにより、シングルエンド出力構成および差動出力構成のうちいずれかの構成を選択して機能させることを可能とした。従って、増幅回路1は、前段の回路から与えられる信号(入力信号)および後段の回路において必要とされる信号(出力信号)の形式(シングルエンド形式、差動形式)に関係なく適用可能となる。また、このように1つの増幅回路1によって、種々の信号形式に対応することができるため、回路面積を増大させることなく、その汎用性を高められるという効果が得られる。
以下、本発明の第2の実施形態について図13を参照しながら説明する。
図13は、第1の実施形態における図1相当図であり、第1の実施形態と同一部分には同一符号を付して説明を省略する。図13に示す増幅回路71は、図1に示した増幅回路1に対し、トランジスタM1〜M5に代えてMOSトランジスタM71〜M75を備えている点と、CMFB回路2に代えてCMFB回路72を備えている点とが異なる。
以下、本発明の第3の実施形態について図14を参照しながら説明する。
図14は、第1の実施形態における図1相当図であり、第1の実施形態と同一部分には同一符号を付して説明を省略する。図14に示す増幅回路81は、図1に示した増幅回路1を、フォールデッドカスコード接続の形態に変更したものである。増幅回路81は、図1に示した増幅回路1に対し、MOSトランジスタM4、M5に代えてMOSトランジスタM81〜M88を備えている点と、CMFB回路2に代えてCMFB回路82を備えている点とが異なる。
以下、本発明の第4の実施形態について図15を参照しながら説明する。
図15は、第2の実施形態における図13相当図であり、第2の実施形態と同一部分には同一符号を付して説明を省略する。図15に示す増幅回路91は、図13に示した増幅回路71を、フォールデッドカスコード接続の形態に変更したものである。増幅回路91は、図13に示した増幅回路71に対し、MOSトランジスタM74、M75に代えてMOSトランジスタM91〜M98を備えている点と、CMFB回路72に代えてCMFB回路92を備えている点とが異なる。
以下、本発明の第5の実施形態について図16を参照しながら説明する。
図16は、第1の実施形態における図1相当図であり、第1の実施形態と同一部分には同一符号を付して説明を省略する。図16に示す増幅回路101は、図1に示した増幅回路1に対し、スイッチS2〜S5の接続位置が変更されている点と、第1の増幅回路102および第2の増幅回路103が追加されている点とが異なる。
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、次のような変形または拡張が可能である。
スイッチS3、S5は、各対間でのアンバランスが問題にならない程度であれば、設けなくてもよい。スイッチS3を設けない場合には、スイッチS3の部分を開放すればよい。また、スイッチS5を設けない場合には、スイッチS5の部分を短絡すればよい。
巡回型の信号処理回路61において、C/V変換動作および増幅動作の間、または、増幅動作およびA/D変換動作の間にフィルタ動作を行うようにしてもよい。このフィルタ動作は、例えばスイッチトキャパシタフィルタによって行えばよい。
Claims (9)
- 差動対をなす差動入力トランジスタと、
前記差動入力トランジスタに所定の電流を供給する電流供給回路と、
前記差動入力トランジスタに対する能動負荷として機能する第1の状態と、前記差動入力トランジスタに対する負荷として機能する第2の状態とを切り替え可能に構成された負荷回路と、
第1の切替信号が与えられると前記負荷回路を前記第1の状態に切り替え、第2の切替信号が与えられると前記負荷回路を前記第2の状態に切り替える負荷切替回路と、
前記第1の切替信号が与えられると前記差動入力トランジスタおよび前記負荷回路の共通接続ノードの一方を介して得られる差動増幅信号を出力させ、前記第2の切替信号が与えられると前記差動入力トランジスタおよび前記負荷回路の共通接続ノードの双方を介して得られる差動増幅信号を出力させる出力切替回路と、
を備えた増幅回路を用いて所定の信号処理を実行する信号処理回路であって、
複数の互いに異なる内容の信号処理を実行可能に構成され、
実行する前記信号処理の内容に応じて前記増幅回路に与える前記第1の切替信号および前記第2の切替信号を動的に切り替えることを特徴とする信号処理回路。 - 前記増幅回路を通じて信号を巡回させることにより所定の信号処理を行うことを特徴とする請求項1記載の信号処理回路。
- 請求項1または2に記載の信号処理回路において用いられることを特徴とする増幅回路。
- 前記出力切替回路は、前記差動入力トランジスタおよび前記負荷回路の共通接続ノードと第1および第2の出力端子との間にそれぞれ介在して設けられた第1および第2の出力切替スイッチを備え、前記第1の切替信号が与えられると前記第1の出力切替スイッチをオンするとともに前記第2の出力切替スイッチをオフし、前記第2の切替信号が与えられると前記第1および第2の出力切替スイッチをオンすることを特徴とする請求項3記載の増幅回路。
- 前記負荷回路は、対をなす負荷トランジスタと、当該負荷トランジスタの制御端子に付与するための所定の電位を出力する電位付与回路とを備え、
前記対をなす負荷トランジスタは、互いの制御端子同士および一方の主端子同士が共通接続されるとともに、他方の主端子がそれぞれ前記差動対をなす差動入力トランジスタに接続されており、
前記負荷切替回路は、前記負荷トランジスタの共通の制御端子と他方の主端子との間に介在して設けられた第1および第2の負荷切替スイッチと、前記負荷トランジスタの共通の制御端子と前記電位付与回路の出力端子との間に介在して設けられた第3の負荷切替スイッチとを備え、前記第1の切替信号が与えられると前記第1の負荷切替スイッチをオンするとともに前記第2および第3の負荷切替スイッチをオフし、前記第2の切替信号が与えられると前記第1および第2の負荷切替スイッチをオフするとともに前記第3の負荷切替スイッチをオンすることを特徴とする請求項3または4記載の増幅回路。 - 前記電位付与回路は、前記差動増幅信号の出力コモンモードレベルを検出し、その検出値を所定値に一致させるように前記所定の電位を制御する同相帰還回路であることを特徴とする請求項5記載の増幅回路。
- 前記負荷トランジスタは、カスコード接続されていることを特徴とする請求項5または6記載の増幅回路。
- 前記差動入力トランジスタおよび前記負荷回路の共通接続ノードの一方を介して得られる差動増幅信号を増幅する第1の増幅回路と、
前記差動入力トランジスタおよび前記負荷回路の共通接続ノードの他方を介して得られる差動増幅信号を増幅する第2の増幅回路とを備えていることを特徴とする請求項3〜7のいずれか一つに記載の増幅回路。 - 請求項3〜8のいずれか一つに記載の増幅回路を備えていることを特徴とする半導体集積回路装置
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010085151A JP5136587B2 (ja) | 2010-04-01 | 2010-04-01 | 増幅回路、信号処理回路および半導体集積回路装置 |
US13/075,227 US8324968B2 (en) | 2010-04-01 | 2011-03-30 | Amplifier circuit, signal processor circuit, and semiconductor integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010085151A JP5136587B2 (ja) | 2010-04-01 | 2010-04-01 | 増幅回路、信号処理回路および半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011217252A JP2011217252A (ja) | 2011-10-27 |
JP5136587B2 true JP5136587B2 (ja) | 2013-02-06 |
Family
ID=44708931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010085151A Expired - Fee Related JP5136587B2 (ja) | 2010-04-01 | 2010-04-01 | 増幅回路、信号処理回路および半導体集積回路装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8324968B2 (ja) |
JP (1) | JP5136587B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5835073B2 (ja) * | 2012-04-10 | 2015-12-24 | 株式会社村田製作所 | Cv変換回路 |
US8922051B2 (en) * | 2013-03-15 | 2014-12-30 | Truck-Lite Co., Llc | Current control module for a vehicle |
JP2015133617A (ja) * | 2014-01-14 | 2015-07-23 | 株式会社東芝 | 増幅回路、a/d変換器、及び通信装置 |
JP2017153165A (ja) * | 2014-07-07 | 2017-08-31 | ソニー株式会社 | IC(IntegratedCircuit)、イメージセンサIC、イメージセンサモジュール、及び撮像装置 |
US9590592B2 (en) | 2014-11-24 | 2017-03-07 | Cypress Semiconductor Corporation | Configurable capacitor arrays and switched capacitor circuits |
US10667342B2 (en) | 2015-03-31 | 2020-05-26 | Avago Technologies International Sales Pte. Limited | Configurable light source driver device |
US11143670B2 (en) * | 2017-05-18 | 2021-10-12 | Stmicroelectronics, Inc. | Sensing an ICMFB output to detect functional state of a MEMS sensor |
US10594264B2 (en) * | 2018-06-28 | 2020-03-17 | Novatek Microelectronics Corp. | Dynamic amplifier and related gain boosting method |
JP2022148473A (ja) * | 2021-03-24 | 2022-10-06 | 株式会社ミツトヨ | フロントエンド回路及びエンコーダ |
CN118249779B (zh) * | 2024-05-28 | 2024-07-19 | 成都玖锦科技有限公司 | 一种偏置可调的单端转差分分布式阻抗变换器 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4574250A (en) * | 1981-10-13 | 1986-03-04 | Intel Corporation | Switched capacitor filter utilizing a differential input and output circuit and method |
US4494077A (en) | 1981-12-02 | 1985-01-15 | Nippon Electric Co., Ltd. | Amplifier system switchable between two amplifying operations |
JPH02234504A (ja) * | 1989-03-07 | 1990-09-17 | Nec Corp | 差動増幅器 |
US5243623A (en) | 1990-09-25 | 1993-09-07 | National Semiconductor Corporation | Switchable multi-mode transceiver interface device |
TW236047B (ja) | 1992-12-21 | 1994-12-11 | Philips Electronics Nv | |
JP3460519B2 (ja) | 1997-07-18 | 2003-10-27 | 株式会社デンソー | バッファ回路 |
US7555263B1 (en) * | 1999-10-21 | 2009-06-30 | Broadcom Corporation | Adaptive radio transceiver |
US6529070B1 (en) | 1999-10-25 | 2003-03-04 | Texas Instruments Incorporated | Low-voltage, broadband operational amplifier |
US6750704B1 (en) * | 2003-01-09 | 2004-06-15 | Motorola, Inc. | Offset compensated differential amplifier |
US7268623B2 (en) * | 2004-12-10 | 2007-09-11 | Electronics And Telecommunications Research Institute | Low voltage differential signal driver circuit and method for controlling the same |
JP4605601B2 (ja) | 2005-05-16 | 2011-01-05 | ルネサスエレクトロニクス株式会社 | 演算増幅器 |
KR100693821B1 (ko) * | 2005-10-31 | 2007-03-12 | 삼성전자주식회사 | 차동 증폭기 및 이를 위한 액티브 로드 |
JP4725441B2 (ja) * | 2006-07-07 | 2011-07-13 | ヤマハ株式会社 | 差動増幅器 |
KR100929953B1 (ko) | 2006-07-07 | 2009-12-04 | 야마하 가부시키가이샤 | 오프셋 전압 보정 회로 및 d급 증폭기 |
JP4900065B2 (ja) | 2006-10-19 | 2012-03-21 | 株式会社デンソー | マルチチャネルサンプルホールド回路およびマルチチャネルa/d変換器 |
JP2008102091A (ja) | 2006-10-20 | 2008-05-01 | Toyota Motor Corp | 容量型検出回路 |
JP2008216135A (ja) | 2007-03-06 | 2008-09-18 | Denso Corp | 容量式物理量検出装置 |
US7642852B2 (en) * | 2008-04-25 | 2010-01-05 | Texas Instruments Incorporated | Resistor self-trim circuit for increased performance |
-
2010
- 2010-04-01 JP JP2010085151A patent/JP5136587B2/ja not_active Expired - Fee Related
-
2011
- 2011-03-30 US US13/075,227 patent/US8324968B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011217252A (ja) | 2011-10-27 |
US20110241780A1 (en) | 2011-10-06 |
US8324968B2 (en) | 2012-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5136587B2 (ja) | 増幅回路、信号処理回路および半導体集積回路装置 | |
Palmisano et al. | CMOS current amplifiers | |
US5600275A (en) | Low-voltage CMOS comparator with offset cancellation | |
JP5108449B2 (ja) | 容量素子バラツキ依存性のないスイッチドキャパシタ増幅器およびその動作方法 | |
US8049653B2 (en) | Amplifier and analog/digital converter | |
JP2708007B2 (ja) | サンプル・ホールド回路 | |
US8120423B2 (en) | OP-AMP sharing with input and output reset | |
JPH02145013A (ja) | 高分解能全差動cmosコンパレータ | |
US9847763B2 (en) | Self-regulated reference for switched capacitor circuit | |
US9973200B2 (en) | Configurable capacitor arrays and switched capacitor circuits | |
WO2002013377A2 (en) | A switched-capacitor, common-mode feedback circuit for a differential amplifier without tail current | |
WO2018204172A1 (en) | Methods of adjusting gain error in instrumentation amplifiers | |
JP2010062696A (ja) | 差動増幅器 | |
US8570099B2 (en) | Single-ended-to-differential filter using common mode feedback | |
US5349305A (en) | Fully differential current sample/hold circuit | |
Göknar et al. | Metamutator applications: a quadrature MOS only oscillator and transconductance/transimpedance amplifiers | |
Bula et al. | Practical considerations for the design of fully differential OTAs with SC-CMFB | |
US8044834B2 (en) | Track-and-hold circuit and A/D converter | |
JP5126255B2 (ja) | 半導体集積回路 | |
JP5667613B2 (ja) | 演算増幅器及びそれを備えたパイプライン型a/dコンバータ | |
JP5863403B2 (ja) | 同相電圧帰還回路及び全差動演算増幅器 | |
CN117792362A (zh) | 一种基于pid控制的开关电容电路及其控制方法 | |
JPH09148855A (ja) | 差動演算増幅器 | |
JP2021121062A (ja) | 差動増幅器 | |
JP2013207697A (ja) | サンプル・ホールド回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121016 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121029 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5136587 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151122 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |