JP2021121062A - 差動増幅器 - Google Patents

Abstract

【課題】差動出力信号に不要な高調波歪が生じることを抑制する。【解決手段】反転入力端子ＩＮＮ及び非反転入力端子ＩＮＰそれぞれに入力される電圧の中間電圧と基準電圧ＶＣＯＭとが一致するように、コモンモードフィードバック回路ＣＭＦＢにより、反転出力端子ＯＵＴＮ及び非反転出力端子ＯＵＴＰの動作点を増減させる。反転入力端子ＩＮＮ及び非反転入力端子ＩＮＰにおける電圧変動が抑制され、これら入力端子に接続される素子の電気的特性の変動が抑制されるため、反転出力端子ＯＵＴＮ及び非反転出力端子ＯＵＴＰからの出力信号に高調波歪みが生じることを抑制することができる。【選択図】図３

Description

本発明は、完全差動入力型の差動増幅器に関する。

従来、完全差動入力型の差動増幅器においては、コモンモードフィードバック（ＣＭＦＢ：Ｃｏｍｍｏｎ−Ｍｏｄｅ Ｆｅｅｄ ｂａｃｋ）回路を用いて、差動出力信号の中間電圧が一定電圧となるように制御を行うことで、素子デバイスのミスマッチ等による差動出力信号の中間電圧の変動を抑制するようにしている（例えば、特許文献１参照）。

図９は、従来の完全差動入力型の差動増幅器（以下、全差動オペアンプともいう。）１０１の一例を示す模式図である。
２つの入力端子ＩＮＰ及びＩＮＮに入力された電圧の差分は全差動オペアンプ１０１により増幅され、２つの出力端子ＯＵＴＰ及びＯＵＴＮの電圧の差分として出力される。また、入力端子ＣＯＭには一定電圧である基準電圧ＶＣＯＭが入力され、基準電圧ＶＣＯＭは、全差動オペアンプ１０１の内部に構成されたコモンモードフィードバック回路ＣＭＦＢ−ａに入力される。コモンモードフィードバック回路ＣＭＦＢ−ａは、出力端子ＯＵＴＰ及びＯＵＴＮの電圧の差分の中心が、実質的に入力端子ＣＯＭに入力された基準電圧ＶＣＯＭと等しくなる制御を行う。

特開２０１３−３８６０３号

上述のように、従来の全差動オペアンプ１０１は差動出力信号の中間電圧が基準電圧ＶＣＯＭとなるように制御するコモンモードフィードバック回路ＣＭＦＢ−ａを備えているため、全差動オペアンプ１０１の入力端子ＩＮＰ及びＩＮＮの電圧に、差動出力信号に依存した変動が生じることがある。そのため、全差動オペアンプ１０１の入力端子ＩＮＰ及びＩＮＮに接続された素子の電気的特性が、入力端子ＩＮＰ及びＩＮＮに入力される入力信号に依存して変動してしまい、結果として、差動出力信号に高調波歪が生じることがある。

この高調波歪について、図１０に示す回路を用いて説明する。図１０は、従来の全差動オペアンプ１０１を用いた回路構成例であって、ミュート機能付き全差動反転回路１０２の回路構成例である。全差動反転回路１０２は、従来の全差動オペアンプ１０１を用いることによって生成される、なお、図１０中に、全差動オペアンプ１０１の差動入力信号及び差動出力信号の一例を模式的に示している。
全差動反転回路１０２に入力される入力信号＋ＶＩＮは、入力抵抗ｒｉｎ１及びスイッチｓｗ１を介して入力端子ＩＮＮに入力される。入力信号＋ＶＩＮは、入力抵抗ｒｉｎ２及びスイッチｓｗ２を介して差動入力端子ＩＮＰに入力される。

入力端子ＩＮＮと出力端子ＯＵＴＰとの間には、フィードバック抵抗ｒｆｂ１とフィードバック容量ｃｆｂ１とが並列に接続される。入力端子ＩＮＰと出力端子ＯＵＴＮとの間には、フィードバック抵抗ｒｆｂ２とフィードバック容量ｃｆｂ２とが並列に接続される。図１０中に示すように、入力抵抗ｒｉｎ１の抵抗値はＲｉｎ１、入力抵抗ｒｉｎ２の抵抗値はＲｉｎ２、フィードバック抵抗ｒｆｂ１の抵抗値はＲｆｂ１、フィードバック抵抗ｒｆｂ２の抵抗値はＲｆｂ２、フィードバック容量ｃｆｂ１の容量値はＣｆｂ１、フィードバック容量ｃｆｂ２の容量値はＣｆｂ２である。また、スイッチｓｗ１及びスイッチｓｗ２がオン状態（導通状態）であるときの抵抗値（以後、オン抵抗ともいう。）は同一であってＲＳＷである。

図１０に示す全差動反転回路１０２において、全差動反転回路１０２に入力される正弦波信号である入力信号±ＶＩＮと、全差動オペアンプ１０１の出力信号ＶＯＵＴＰ及びＶＯＵＴＮと、全差動オペアンプ１０１の入力信号であるＶＡＰとＶＡＮの関係は、次式（１）で表される。
ＶＯＵＴＰ＝Ｚｆｂ１／(Ｒｉｎ１＋ＲＳＷ)×ＶＩＮ
＋(Ｚｆｂ１／(Ｒｉｎ１＋ＲＳＷ)＋１)×ＶＡＮ
ＶＯＵＴＮ＝−Ｚｆｂ２／(Ｒｉｎ２＋ＲＳＷ)×ＶＩＮ
＋(Ｚｆｂ２／(Ｒｉｎ２＋ＲＳＷ)＋１)×ＶＡＰ
Ｚｆｂ１＝１／(１／Ｒｆｂ１＋ｊωＣｆｂ１)
Ｚｆｂ２＝１／(１／Ｒｆｂ２＋ｊωＣｆｂ２) ……（１）

ここで、全差動オペアンプ１０１の差動入力から差動出力へのゲインが十分大きく、ＶＡＰ＝ＶＡＮ＝ＶＡとみなせる状態にあるときの全差動反転回路１０２について考察する。
ＶＡＰ＝ＶＡＮ＝ＶＡを、出力信号ＶＯＵＴＰ及びＶＯＵＴＮを表す（１）式に代入することで次式（２）が得られる。
ＶＯＵＴＰ＝Ｚｆｂ１／(Ｒｉｎ１＋ＲＳＷ)×ＶＩＮ
＋(Ｚｆｂ１／(Ｒｉｎ１＋ＲＳＷ)＋１)×ＶＡ
ＶＯＵＴＮ＝−Ｚｆｂ２／(Ｒｉｎ２＋ＲＳＷ)×ＶＩＮ
＋(Ｚｆｂ２／(Ｒｉｎ２＋ＲＳＷ)＋１)×ＶＡ ……（２）

この出力信号ＶＯＵＴＰ及びＶＯＵＴＮを表す（２）式の第一項はそれぞれ、Ｚｆｂ１／（Ｒｉｎ１＋ＲＳＷ）、−Ｚｆｂ２／（Ｒｉｎ２＋ＲＳＷ）とＶＩＮとの積であるため、Ｚｆｂ１、Ｚｆｂ２、Ｒｉｎ１、Ｒｉｎ２、ＲＳＷが各々、信号依存性の無い一定値の場合、出力信号ＶＯＵＴＰ、ＶＯＵＴＮは、入力信号±ＶＩＮに基づいた理想的な出力信号となる。

しかしながら、２つのスイッチｓｗ１及びｓｗ２をＭＯＳトランジスタで構成する場合、スイッチｓｗ１、ｓｗ２のオン抵抗ＲＳＷは２つのスイッチｓｗ１及びｓｗ２それぞれの片側端子の電圧であるＶＡの電圧変動により変化してしまうため、このオン抵抗ＲＳＷの電圧変動が高調波歪の発生原因となる。つまり、差動出力信号に発生する高調波歪を抑制し、入力信号±ＶＩＮに基づいた理想的な差動信号出力を得る為には、全差動オペアンプ１０１への入力信号ＶＡ（±ＶＩＮ）の電圧変動を抑制し一定電圧とする必要がある。
しかしながら、全差動オペアンプ１０１では、入力信号ＶＡを一定とする制御は行っておらず、コモンモードフィードバック回路ＣＭＦＢ−ａが差動出力信号の中間電圧を一定とする制御を行っている。

図１１は、従来の全差動オペアンプ１０１の一例を示す回路図である。
図１１において、Ｎチャネル型ＭＯＳトランジスタであるトランジスタＭ１１１とトランジスタＭ１１２とは差動対を構成しており、これらトランジスタＭ１１１及びＭ１１２のゲートはそれぞれ、全差動オペアンプ１０１の入力端子ＩＮＰとＩＮＮとに接続されている。また、電流源Ｉ１０２の電流は、ゲートとドレインの配線によりダイオード接続されたＰチャネル型ＭＯＳトランジスタであるトランジスタＭ１２３のドレインに流れ、基準電圧を生成している。生成された基準電圧は２つのＰチャネル型ＭＯＳトランジスタであるトランジスタＭ１２１及びトランジスタＭ１２２のゲートへ入力され、トランジスタＭ１２１及びトランジスタＭ１２２それぞれのドレインから全差動オペアンプ１０１のロード電流が出力されている。また、トランジスタＭ１１１及びＭ１２１のドレインどうしが接続され、接続点が出力端子ＯＵＴＮに接続され、同様に、トランジスタＭ１１２及びＭ１２２のドレインどうしが接続され、接続点が出力端子ＯＵＴＰに接続されている。

また、２つのＰチャネル型ＭＯＳトランジスタであるトランジスタＭ１３１及びＭ１３２はコモンモードフィードバック回路ＣＭＦＢ−ａが有する差動対であり、トランジスタＭ１３１のゲートは同じ大きさの抵抗値Ｒ１及びＲ２を有する２つの抵抗ｒ１０１及びｒ１０２それぞれの一端に接続されている。また、抵抗ｒ１０１及びｒ１０２それぞれの他端は、出力端子ＯＵＴＮ及びＯＵＴＰに接続されている。トランジスタＭ１３２のゲートは入力端子ＣＯＭに接続されている。入力端子ＣＯＭには、一定電圧である基準電圧ＶＣＯＭが入力される

トランジスタＭ１４１及びＭ１４２は、ゲートとドレインの配線によりダイオード接続されたＮチャネル型ＭＯＳトランジスタであり、トランジスタＭ１４１及びＭ１４２の各ドレインに流れる電流の総和は、電流源Ｉ１０３から流れる電流と等しい。また、トランジスタＭ１４２のダイオード接続により生成された電圧はトランジスタＭ１４３のゲートに入力され、トランジスタＭ１４３のドレイン電流を制御する。電流源Ｉ１０１とトランジスタＭ１４３のドレイン電流は、全差動オペアンプ１０１の差動対であるトランジスタＭ１１１及びＭ１１２それぞれのテイル電流である。

図１１に示す構成を有する全差動オペアンプ１０１において、抵抗ｒ１０１とｒ１０２はそれぞれ同じ大きさの抵抗値Ｒ１、Ｒ２に設定されているため、出力端子ＯＵＴＮ及び出力端子ＯＵＴＰから出力される信号の差分である差動出力信号の中間電圧がコモンモードフィードバック回路ＣＭＦＢ−ａの差動対であるトランジスタＭ１３１のゲートに入力されており、もう一方の差動対であるトランジスタＭ１３２のゲートに入力されている基準電圧ＶＣＯＭと比較される。この比較結果に基づき、トランジスタＭ１４２のドレインに流れ込む電流が制御されることでトランジスタＭ１４３のゲート電圧が制御され、トランジスタＭ１４３のドレイン電流が増減する。トランジスタＭ１４３のドレイン電流の増減により、出力端子ＯＵＴＮ及びＯＵＴＰから出力される電圧が共に制御され、差動出力信号の中間電圧は基準電圧ＣＯＭと等しくなる。

このように、図１０に示す全差動反転回路１０２において、図１１に示す全差動オペアンプ１０１が有するコモンモードフィードバック回路ＣＭＦＢ−ａは、差動出力信号の中間電圧を一定電圧（基準電圧ＶＣＯＭ）とする制御を行っているが、全差動オペアンプ１０１の入力電圧である入力信号ＶＡ（＝｜±ＶＩＮ｜）を一定とする制御を行っていない。

次に、全差動オペアンプ１０１によるＶＡの電圧変動について述べる。
図１０に示すように、全差動オペアンプ１０１はコモンモードフィードバック回路ＣＭＦＢ−ａを有しており、次式（３）が成立する。
（ＶＯＵＴＰ＋ＶＯＵＴＮ）／２＝ＶＣＯＭ ……（３）
ここで考察を簡単にするためにＶＣＯＭ＝０とすると、（３）式から次式（４）が得られる。
（ＶＯＵＴＰ＋ＶＯＵＴＮ）／２＝０
ＶＯＵＴＰ＋ＶＯＵＴＮ＝０ ……（４）

また、ＶＯＵＴＰ及びＶＯＵＴＮを表す（２）式を（４）式へ代入し、整理すると次式（５）が得られる。
(Ｚｆｂ１／(Ｒｉｎ１＋ＲＳＷ)−Ｚｆｂ２／(Ｒｉｎ２＋ＲＳＷ))×ＶＩＮ
＋((Ｚｆｂ１／(Ｒｉｎ１＋ＲＳＷ)＋１)
＋(Ｚｆｂ２／(Ｒｉｎ２＋ＲＳＷ)＋１))×ＶＡ＝０ ……（５）
（５）式を整理することで、ＶＡは次式（６）で表される。
ＶＡ＝−(Ｚ１−Ｚ２)／(Ｚ１＋Ｚ２＋２)×ＶＩＮ ……（６）
Ｚ１＝Ｚｆｂ１／(Ｒｉｎ１＋ＲＳＷ)
Ｚ２＝Ｚｆｂ２／(Ｒｉｎ２＋ＲＳＷ)
Ｚｆｂ１＝１／(１／Ｒｆｂ１＋ｊωＣｆｂ１)
Ｚｆｂ２＝１／(１／Ｒｆｂ２＋ｊωＣｆｂ２)
（６）式より、Ｚ１＝Ｚ２においてＶＡ＝０となり、ＶＡは｜±ＶＩＮ｜に依存した項を持たない一定電圧となることが分かる。

また、Ｚ１＝Ｚ２はＺ１、Ｚ２を構成する抵抗、容量がそれぞれＲｉｎ１＝Ｒｉｎ２、Ｒｆｂ１＝Ｒｆｂ２、Ｃｆｂ１＝Ｃｆｂ２である場合に成立する。しかし、一般的に抵抗や容量は、実際の製造において１％程度の誤差を有するため、Ｒｉｎ１＝Ｒｉｎ２、Ｒｆｂ１＝Ｒｆｂ２、Ｃｆｂ１＝Ｃｆｂ２とすることは難しく、ＶＡは（６）式で表されるＶＩＮに依存した電圧変動を有してしまう。そのため、ＶＡの電圧変動を受け、スイッチｓｗ１、ｓｗ２のオン抵抗ＲＳＷも変動してしまい、差動出力信号に不要な高調波歪を発生させている。

そこで、この発明は、上記従来の未解決の課題に着目してなされたものであり、差動出力信号に不要な高調波歪が生じることを抑制することの可能な差動増幅器を提供することを目的としている。

本発明の一実施形態に係る差動増幅器は、反転入力端子と、非反転入力端子と、反転出力端子と、非反転出力端子と、基準電圧が入力され、前記反転入力端子に入力される電圧及び前記非反転入力端子に入力される電圧の中間電圧と前記基準電圧とが一致するように、前記反転出力端子及び前記非反転出力端子の動作点を増減させる調整回路と、を備えることを特徴としている。

本発明の一態様によれば、差動出力信号に含まれる歪をより低減することができる。

本発明の一実施形態に係る全差動オペアンプ（完全差動入力型の差動増幅器）の一例を示す模式図である。 本発明の一実施形態に係る全差動オペアンプを用いた、ミュート機能付き全差動反転回路の一例を示す回路図である。 本発明の第一実施形態に係る全差動オペアンプの一例を示す回路図である。 本発明の第二実施形態に係る全差動オペアンプの一例を示す回路図である。 本発明の第三実施形態に係る全差動オペアンプの一例を示す回路図である。 本発明の第四実施形態に係る全差動オペアンプが、差動入力信号サンプリングフェーズにあるときの一例を示す回路図である。 本発明の第四実施形態に係る全差動オペアンプが、平均電圧転送フェーズにあるときの一例を示す回路図である。 本発明の一実施形態に係る全差動オペアンプを用いた、電流−電圧変換回路の一例を示す回路図である。 従来の全差動オペアンプの一例を示す模式図である。 従来の全差動オペアンプを用いた、ミュート機能付き全差動反転回路の一例を示す回路図である。 従来の全差動オペアンプの一例を示す回路図である。

次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものである。また、以下に示す実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。

＜第一実施形態＞
＜構成＞
図１は、本発明の第一実施形態に係る差動増幅器１の一例を示す模式図である。
差動増幅器１は、完全差動型の差動増幅器（以下、全差動オペアンプともいう。）であって、２つの入力端子ＩＮＰ（非反転入力端子）及びＩＮＮ（反転入力端子）に入力された電圧信号の差分が全差動オペアンプ１により増幅され、２つの出力端子ＯＵＴＰ（非反転出力端子）及びＯＵＴＮ（反転出力端子）の電圧信号の差分として出力される。また、入力端子ＣＯＭには一定電圧である基準電圧ＶＣＯＭが入力され、入力された基準電圧ＶＣＯＭは、全差動オペアンプ１の内部に構成されたコモンモードフィードバック回路（調整回路）ＣＭＦＢに入力される。コモンモードフィードバック回路ＣＭＦＢは、差動入力端子ＩＮＰ及びＩＮＮに入力される電圧信号の差分の中心が、実質的に入力端子ＣＯＭに入力された基準電圧ＶＣＯＭと等しくなる制御を行う。

＜全差動オペアンプ１を用いた回路構成例＞
図２に、全差動オペアンプ１を用いた回路構成例として、ミュート機能付き全差動反転回路２の構成を示す。また、図２中に、全差動オペアンプ１を用いることによって生成される、全差動反転回路２への入力信号＋ＶＩＮ及び−ＶＩＮと、全差動反転回路２からの出力信号ＶＯＵＴＰ及びＶＯＵＴの波形を模式的に示す。
増幅対象の一方の入力信号−ＶＩＮは、入力抵抗ｒｉｎ１及びスイッチｓｗ１を介して入力端子ＩＮＮに入力される。増幅対象の他方の入力信号＋ＶＩＮは、入力抵抗ｒｉｎ２及びスイッチｓｗ２を介して入力端子ＩＮＰに入力される。

入力端子ＩＮＮと出力端子ＯＵＴＰとの間には、フィードバック抵抗ｒｆｂ１とフィードバック容量ｃｆｂ１とが並列に接続される。入力端子ＩＮＰと出力端子ＯＵＴＮとの間には、フィードバック抵抗ｒｆｂ２とフィードバック容量ｃｆｂ２とが並列に接続される。これにより、全差動反転回路２の出力信号ＶＯＵＴＰ及びＶＯＵＴＮがそれぞれフィードバック抵抗ｒｆｂ１及びフィードバック容量ｃｆｂ１、フィードバック抵抗ｒｆｂ２及びフィードバック容量ｃｆｂ１２を介して入力端子ＩＮＮ及びＩＮＰにフィードバックされ、差動入力信号の中間電圧が制御され、入力端子ＣＯＭに入力される基準電圧ＶＣＯＭと等しくなる。

なお、図２中のＲｉｎ１及びＲｉｎ２はそれぞれ入力抵抗ｒｉｎ１及び入力抵抗ｒｉｎ２の抵抗値、Ｒｆｂ１及びＲｆｂ２はそれぞれフィードバック抵抗ｒｆｂ１及びｒｆｂ２の抵抗値、Ｃｆｂ１及びＣｆｂ２はそれぞれフィードバック容量ｃｆｂ１及びｃｆｂ２の容量値である。また、ＲＳＷはオン抵抗であってスイッチｓｗ１及びｓｗ２のオン抵抗は同一値である。また、スイッチｓｗ１及びｓｗ２は、図示しない制御装置により制御される。フィードバック抵抗ｒｆｂ１及びフィードバック容量ｃｆｂ１が第１素子に対応し、フィードバック抵抗ｒｆｂ２及びフィードバック容量ｃｆｂ２が第２素子に対応している。

図２に示す全差動反転回路２において、全差動反転回路２に入力された正弦波信号である入力信号±ＶＩＮと、出力信号ＶＯＵＴＰ及びＶＯＵＴＮと、全差動オペアンプ１の入力信号であるＶＡＰとＶＡＮとの関係は、上記従来と同様に（１）式で表すことができる。
また、全差動オペアンプ１の差動入力から差動出力へのゲインが十分大きく、ＶＡＰ＝ＶＡＮ＝ＶＡとみなせる状態にある場合、出力信号ＶＯＵＴＰ及びＶＯＵＴＮは、上記従来と同様に（２）式で表すことができる。

したがって、全差動反転回路２の場合も、上述の従来例と同様に、Ｚｆｂ１、Ｚｆｂ２、Ｒｉｎ１、Ｒｉｎ２、ＲＳＷが各々、信号依存性の無い一定値の場合、出力信号ＶＯＵＴＰ、ＶＯＵＴＮは、入力信号±ＶＩＮに基づいた理想的な出力信号となることが期待される。しかしながら、スイッチｓｗ１及びｓｗ２をＭＯＳトランジスタで構成する場合、スイッチｓｗ１及びｓｗ２のオン抵抗ＲＳＷが、スイッチｓｗ１及びｓｗ２の入力端子ＩＮＮ及びＩＮＰ側の電圧であるＶＡの電圧変動を受け、その抵抗値が変化してしまうため、この抵抗値ＲＳＷの電圧変動が高調波歪の発生原因となる。
そのため、全差動オペアンプ１では、コモンモードフィードバック回路ＣＭＦＢは、差動入力信号の中間電圧を一定とする制御を行う。

＜全差動オペアンプ１の構成例＞
図３は、全差動オペアンプ１の一例を示す回路図である。
Ｎチャネル型ＭＯＳトランジスタからなるトランジスタＭ１１及びトランジスタＭ１２は差動対（入力差動対）を構成し、電源ラインＬ１及び電源ラインＬ２（第１電源）間に接続されている。電源ラインＬ２は接地電位に接続されている。
トランジスタＭ１１のゲートは全差動オペアンプ１の差動信号を入力する一方の入力端子ＩＮＰに接続され、トランジスタＭ１２のゲートは他方の入力端子ＩＮＮに接続される。ゲートとドレインとの配線によりダイオード接続されたＰチャネル型ＭＯＳトランジスタであるトランジスタＭ２３のソースは高電位側の電源ラインＬ１に接続され、トランジスタＭ２３のドレインと低電位側の電源ラインＬ２との間に定電流源Ｉ２が接続されている。

トランジスタＭ２３のドレインは、Ｐチャネル型ＭＯＳトランジスタからなるロードトランジスタとしてのトランジスタＭ２１及びＭ２２のゲートに接続される。
トランジスタＭ２１及びＭ２２のソースは電源ラインＬ１に接続され、ドレインは、トランジスタＭ１１及びＭ１２のドレインにそれぞれ接続される。また、トランジスタＭ１１及びＭ２１のドレインが出力端子ＯＵＴＮに接続され、トランジスタＭ１２及びＭ２２のドレインが出力端子ＯＵＴＰに接続される。トランジスタＭ１１及びトランジスタＭ１２のソースは共にＮチャネル型ＭＯＳトランジスタからなるトランジスタＭ４３を介して電源ラインＬ２に接続されると共に、トランジスタＭ４３と並列に接続された定電流源Ｉ１（第１定電流源）を介して電源ラインＬ２に接続される。
つまり、定電流源Ｉ２の電流は、トランジスタＭ２３のドレインに流れて基準電圧を生成し、生成された基準電圧は、トランジスタＭ２１及びＭ２２のゲートに入力され、トランジスタＭ２１及びＭ２２のドレインから全差動オペアンプ１のロード電流が出力される。

Ｐチャネル型トランジスタからなるトランジスタＭ３１（第１トランジスタ）及びＭ３２（第２トランジスタ）は、コモンモードフィードバック回路ＣＭＦＢに含まれる差動対であって、トランジスタＭ３１及びＭ３２のソースどうしが接続され、ソースどうしが接続されたノードは、定電流源Ｉ３（第２定電流源）を介して電源ラインＬ１に接続される。トランジスタＭ３１のゲートは、抵抗ｒ１を介して入力端子ＩＮＰに接続されると共に、抵抗ｒ２を介して入力端子ＩＮＮに接続される。抵抗ｒ１の抵抗値Ｒ１と抵抗ｒ２の抵抗値Ｒ２とは同一値である。トランジスタＭ３２のゲートは、基準電圧ＶＣＯＭが入力される入力端子ＣＯＭに接続される。

トランジスタＭ３１のドレインはＮチャネル型ＭＯＳトランジスタからなるトランジスタＭ４１（第３トランジスタ）を介して電源ラインＬ２に接続される。トランジスタＭ３２のドレインはＮチャネル型ＭＯＳトランジスタからなるトランジスタＭ４２（第４トランジスタ）を介して電源ラインＬ２に接続される。トランジスタＭ４１及びＭ４２は、ゲートとドレインとが接続されすなわちダイオード接続され、トランジスタＭ４１及びＭ４２のドレインに流れる電流の総和は、定電流源Ｉ３から流れる電流と等しい。トランジスタＭ４２のゲート及びドレインはトランジスタＭ４３のゲートに接続されている。
つまり、トランジスタＭ４２のダイオード接続により生成された電圧はトランジスタＭ４３のゲートに入力され、トランジスタＭ４３のドレイン電流（バイアス電流）を制御する。定電流源I１を流れる電流とトランジスタＭ４３のドレイン電流は、全差動オペアンプ１の差動対であるトランジスタＭ１２及びＭ１１のテイル電流である。

図３に示す全差動オペアンプ１において、トランジスタＭ３１及びＭ３２、トランジスタＭ４１〜Ｍ４３、抵抗ｒ１及びｒ２が、コモンモードフィードバック回路ＣＭＦＢを構成している。また、抵抗ｒ１及びｒ２が中間電圧生成回路に対応している。
図３に示す全差動オペアンプ１では、抵抗ｒ１及びｒ２の抵抗値Ｒ１、Ｒ２は同一値に設定されているため、入力端子ＩＮＰ及びＩＮＮに差動入力される信号の中間電圧が、差動対をなす一方のトランジスタＭ３１のゲートに入力されることになる。また、差動対をなす他方のトランジスタＭ３２のゲートには入力端子ＣＯＭに入力される基準電圧ＶＣＯＭが入力されることから、差動入力信号が基準電圧ＶＣＯＭと比較されることになる。

この比較結果に基づき、トランジスタＭ４２に流れ込む電流が制御されることで、トランジスタＭ４３のゲート電圧も制御され、トランジスタＭ４３のドレイン電流が増減する。このトランジスタＭ４３のドレイン電流の増減により、出力端子ＯＵＴＮ及びＯＵＴＰから出力される信号の差分電圧が共に制御される。
ここで、図３に示す全差動オペアンプ１単体の回路図中には、出力端子ＯＵＴＮ及びＯＵＴＰから、入力端子ＩＮＰ及びＩＮＮの制御パスが存在せず、一見、コモンモードフィードバック回路ＣＭＦＢによる制御が成立しない様に見える。

しかしながら、図２に示す全差動反転回路２では、出力端子ＯＵＴＰ及び入力端子ＩＮＮとの間、また、出力端子ＯＵＴＮ及び入力端子ＩＮＰとの間には、実際には、ｒｆｂ１、ｒｆｂ２、ｃｆｂ１、ｃｆｂ２に示される様なフィードバック素子が存在する。このフィードバック素子を介して、制御された出力端子ＯＵＴＮ及びＯＵＴＰの電圧は入力端子ＩＮＰとＩＮＮとへ伝搬される。そのため、差動入力の中間電圧は制御され、入力端子ＣＯＭの入力電圧と等しくなる。よってコモンモードフィードバック回路ＣＭＦＢによる制御が成立する。

以上より、図２で示した全差動反転回路２において、図３で示した全差動オペアンプ１が有するコモンモードフィードバック回路ＣＭＦＢは、全差動オペアンプ１の差動入力電圧であるＶＡの電圧変動を従来技術よりも抑制することができる。そのため、図２中の全差動オペアンプ１の差分信号の入力端子ＩＮＮ、ＩＮＰに接続されたスイッチｓｗ１、ｓｗ２のオン抵抗ＲＳＷは、従来よりも一定となるように制御されることになる。よって、スイッチｓｗ１、ｓｗ２のオン抵抗ＲＳＷの変動を原因とし、差動出力信号に発生していた不要な高調波歪を、従来技術よりも抑制することができる。そして、コモンモードフィードバック回路ＣＭＦＢは、差動入力の中間電圧と入力端子ＣＯＭに入力される基準電圧ＶＣＯＭとが一致するように制御しているため、差動出力の中間電圧も基準電圧ＶＣＯＭに一致するように制御されることになり、差動出力の中間電圧を基準電圧ＶＣＯＭに一致させるように制御することができると共に、高調波歪を抑制することができる。

なお、ここでは、トランジスタＭ４３のドレイン電流、すなわちバイアス電流を制御することで、出力端子ＯＵＴＮ及びＯＵＴＰから出力される信号の差分電圧を制御する場合について説明したが、バイアス電圧を制御することの可能な素子を用いて全差動オペアンプ１を構成し、バイアス電圧を制御することで、出力端子ＯＵＴＮ及びＯＵＴＰから出力される信号の差分電圧を制御するようにしてもよい。

＜第二実施形態＞
次に、本発明の第二実施形態を説明する。
＜全差動オペアンプ１−１の構成例＞
図４は、第二実施形態に係る全差動オペアンプ１−１の一例を示す回路図である。なお、図３に示す第一実施形態に係る全差動オペアンプ１と同一部には同一符号を付与し、その詳細な説明は省略する。
第二実施形態に係る全差動オペアンプ１−１は、コモンモードフィードバック回路ＣＭＦＢ−１の構成が異なる。

すなわち、図３に示すコモンモードフィードバック回路ＣＭＦＢは、トランジスタＭ４３がトランジスタＭ１１及びＭ１２と電源ラインＬ２との間に接続されていたのに対し、図４では、トランジスタＭ４３は、トランジスタＭ４３のドレインノードが、トランジスタＭ２３のドレイン及びゲートと、電源ラインＬ２との間に定電流源Ｉ１と並列に接続される。また、トランジスタＭ４３のドレインは、トランジスタＭ２１及びＭ２２のゲートノードに接続され、ソースは電源ラインＬ２に接続される。またトランジスタＭ４３（第５トランジスタ）のゲートは、トランジスタＭ３１（第１トランジスタ）及びＭ４１（第３トランジスタ）のドレインに接続される。

図４に示すコモンモードフィードバック回路ＣＭＦＢ−１では、トランジスタＭ３１のゲートに入力された電圧とトランジスタＭ３２のゲートに入力された電圧との比較結果、つまり、全差動オペアンプ１−１の入力端子ＩＮＮ及びＩＮＰに入力される電圧の差分である差動入力信号の中間電圧と入力端子ＣＯＭに入力される基準電圧ＶＣＯＭとの比較結果に基づき、トランジスタＭ４３により、トランジスタＭ２１及びＭ２２のドレイン電流が制御され、出力端子ＯＵＴＮ及びＯＵＴＰから差動出力される電圧が共に制御される。

この場合も、出力端子ＯＵＴＮとＯＵＴＰから差動出力される電圧が共に制御され、図２に示すように、フィードバック素子ｒｆｂ１、ｒｆｂ２、ｃｆｂ１、ｃｆｂ２を介して差動入力の中間電圧が入力端子ＣＯＭに入力される基準電圧ＶＣＯＭと等しくなる様に制御されるため、図３に示す第一の実施形態における全差動オペアンプ１と同等の作用効果を得ることができる。つまり、全差動オペアンプ１の内部ノードのうち、コモンモードフィードバック回路ＣＭＦＢ−１が制御を行う内部ノードは、出力端子ＯＵＴＮ及びＯＵＴＰから差動出力される電圧を共に制御可能な内部ノードの中から選択することができる。

＜第三実施形態＞
次に、本発明の第三実施形態を説明する。
＜全差動オペアンプ１−２の構成例＞
図５は、第三実施形態に係る全差動オペアンプ１−２の一例を示す回路図である。なお、図３に示す第一実施形態に係る全差動オペアンプ１と同一部には同一符号を付与し、その詳細な説明は省略する。
第三実施形態に係る全差動オペアンプ１−２は、第一実施形態に係る全差動オペアンプ１がシングルステージの全差動オペアンプであるのに対し、第１ステージ目をフォールデッドカスコードで構成した、２ステージ全差動オペアンプである。

具体的には、図３に示す全差動オペアンプ１と同様に、全差動オペアンプ１−２は、差動対をなすトランジスタＭ１１及びＭ１２と、トランジスタＭ１１及びＭ１２のソースと電源ラインＬ２との間に接続される定電流源Ｉ１と、トランジスタＭ１１及びＭ１２のドレインのそれぞれと電源ラインＬ１との間に接続されるトランジスタＭ２１及びＭ２２と、電源ラインＬ１及びＬ２間に接続されるトランジスタＭ２３と、トランジスタＭ２３と電源ラインＬ２との間に接続される定電流源Ｉ２とを備え、トランジスタＭ２３はダイオード接続され、トランジスタＭ２３のドレインとトランジスタＭ２１及びＭ２２とが接続される。また、トランジスタＭ２１のドレインが出力端子ＯＵＴＰに接続され、トランジスタＭ２２のドレインが出力端子ＯＵＴＮに接続される。

全差動オペアンプ１−２は、さらに、電源ラインＬ１及びＬ２間に接続され、フォールデッドカスコードを形成するＰチャネル型ＭＯＳトランジスタからなるトランジスタＭ５１及びＭ５２と、トランジスタＭ５１と電源ラインＬ２間に接続される電流源Ｉ６と、トランジスタＭ５２と電源ラインＬ２との間に接続される電流源Ｉ７とを備える。トランジスタＭ５１のドレインは電流源Ｉ６に接続されると共にトランジスタＭ１１のドレインと出力端子ＯＵＴＰとの接続ラインＬ３に接続される。トランジスタＭ５１のゲートは、接続ラインＬ３に接続され、接続ラインＬ３の、トランジスタＭ５１のドレインが接続されるノードとゲートが接続されるノードとの間に容量ｃ１が接続されている。トランジスタＭ５２のドレインは電流源Ｉ７に接続されると共にトランジスタＭ１２のドレインと出力端子ＯＵＴＮとの接続ラインＬ４に接続される。トランジスタＭ５２のゲートは、接続ラインＬ４に接続され、接続ラインＬ４の、トランジスタＭ５１のドレインが接続されるノードとゲートが接続されるノードとの間に容量ｃ２が接続されている。

コモンモードフィードバック回路ＣＭＦＢ−２は、図３に示すコモンモードフィードバック回路ＣＭＦＢと同様に、ソースが定電流源Ｉ３を介して電源ラインＬ１に接続され、差動対を構成するトランジスタＭ３１及びＭ３２と、トランジスタＭ３１及びＭ３２のそれぞれと電源ラインＬ２との間に接続されるトランジスタＭ４１及びＭ４２と、一端がトランジスタＭ３１のゲートに接続され、他端が入力端子ＩＮＰ及び入力端子ＩＮＮにそれぞれ接続される抵抗ｒ１及びｒ２と、を備える。コモンモードフィードバック回路ＣＭＦＢ−２は、さらに、Ｎチャネル型ＭＯＳトランジスタからなるトランジスタＭ４３及びＭ４４を有し、トランジスタＭ４３及びＭ４４のゲートはトランジスタＭ３１及びＭ４１のドレインに接続される。トランジスタＭ４３のドレインは電流源Ｉ４を介して電源ラインＬ１に接続されると共に、接続ラインＬ３の、容量ｃ１とトランジスタＭ１１のドレインとの間に接続される。トランジスタＭ４４のドレインは電流源Ｉ５を介して電源ラインＬ１に接続されると共に、接続ラインＬ４の、容量ｃ２とトランジスタＭ１２のドレインとの間に接続される。

図５に示す全差動オペアンプ１−２において、トランジスタＭ３１及びＭ３２、トランジスタＭ４１〜Ｍ４４、抵抗ｒ１及びｒ２が、コモンモードフィードバック回路ＣＭＦＢ−２を構成している。
図５に示す全差動オペアンプ１−２において、コモンモードフィードバック回路ＣＭＦＢ−２は、図３に示すコモンモードフィードバック回路ＣＭＦＢと同様に、入力端子ＩＮＰ及びＩＮＮに入力される差動入力の中間電圧と、入力端子ＣＯＭに入力される基準電圧ＶＣＯＭとが等しくなる様に、全差動オペアンプ１−２の内部ノードを制御している。したがって、この場合も、第１実施形態における全差動オペアンプ１と同等の作用効果を得ることができる。つまり、全差動オペアンプ１が有するステージ数や各ステージの構成に依存せずに、入力差分信号に応じて出力差分信号を調整するコモンモードフィードバック回路ＣＭＦＢを適用できることがわかる。

＜第四実施形態＞
次に、本発明の第四実施形態を説明する。
＜全差動オペアンプ１−３の構成例＞
図６及び図７は、第四実施形態に係る全差動オペアンプ１−３の一例を示す回路図である。なお、図３に示す第一実施形態に係る全差動オペアンプ１と同一部には同一符号を付与し、その詳細な説明は省略する。
第四実施形態に係る全差動オペアンプ１−３は、第一実施形態に係る全差動オペアンプ１のコモンモードフィードバック回路ＣＭＦＢにおける抵抗ｒ１及びｒ２に替えて、スイッチｓｗ１１（第１スイッチ）、ｓｗ１２（第２スイッチ）、ｓｗ２１（第３スイッチ）、ｓｗ２２（第４スイッチ）と、容量ｃ３（第１容量素子）及びｃ４（第２容量素子）を設け、これら素子によって、入力端子ＩＮＰとＩＮＮに差動入力される信号の中間電圧をトランジスタＭ３１のゲートに入力するようにしたものである（中間電圧生成回路）。

具体的には、直列に接続されたスイッチｓｗ１１及びｓｗ２１が、入力端子ＩＮＰとトランジスタＭ３１のゲートとの間に接続され、同様に、直列に接続されたスイッチｓｗ１２及びｓｗ２２が、入力端子ＩＮＮとトランジスタＭ３１のゲートとの間に接続される。スイッチｓｗ１１とスイッチｓｗ２１との接続点と、スイッチｓｗ１２とスイッチｓｗ２２との接続点との間には容量ｃ３が接続され、スイッチｓｗ２１及びｓｗ２２のトランジスタＭ３１のゲートとの接続点は容量ｃ４を介して電源ラインＬ２に接続される。
図６に示すように、スイッチｓｗ１１及びｓｗ１２が共にオン状態（導通状態）、スイッチｓｗ２１及びｓｗ２２が共にオフ状態（遮断状態）であるとき、入力端子ＩＮＰ及びＩＮＮに入力される信号それぞれが、容量ｃ３の両端にサンプリングされる。以後、このフェーズを差動入力信号サンプリングフェーズと呼ぶ。

その後、図７に示すように、スイッチｓｗ１１及びｓｗ１２を共にオフ状態、スイッチｓｗ２１及びｓｗ２２を共にオン状態に制御する。これにより、スイッチｓｗ２１及びｓｗ２２を共にオン状態とすることで、容量ｃ３の両端にサンプリングされた入力端子ＩＮＰ及びＩＮＮに入力される信号の電圧は平均化される。つまり、容量ｃ３により、入力端子ＩＮＰ及びＩＮＮにそれぞれに入力された信号の差分の中間電圧と等しい電圧が生成され、さらに、生成された電圧はトランジスタＭ３１のゲートへと転送され、ゲート電圧としてトランジスタＭ３１のゲートに入力される。以後、このフェーズを平均電圧転送フェーズと呼ぶ。容量ｃ４は、トランジスタＭ３１のゲートに転送された電圧を平滑し、保持する。四つのスイッチＳＷ１１〜ＳＷ２２は、制御部３０により制御される。

以上の差動入力信号サンプリングフェーズ（図６）と平均電圧転送フェーズ（図７）とを繰り返すことで、入力端子ＩＮＰ及びＩＮＮに差動入力される信号の中間電圧に等しい電圧がコモンモードフィードバック回路ＣＭＦＢ−３の差動対であるトランジスタＭ３１のゲートに入力される。したがって、この場合も、第１実施形態における全差動オペアンプ１と同等の作用効果を得ることができる。つまり、全差動オペアンプ１の差動入力端子ＩＮＰ及びＩＮＮに入力された差動入力の中間電圧を生成し、コモンモードフィードバック回路ＣＭＦＢの差動対であるトランジスタＭ３１へと入力する入力部は、図３に示す抵抗ｒ１及びｒ２を用いた構成に限定されるものではない。

＜第五実施形態＞
次に、本発明の第五実施形態を説明する。
第五実施形態は、全差動オペアンプ１を用いた回路構成例として、本発明に係る全差動オペアンプ１を用いて、スイッチドレジスタ型ＤＡＣ（デジタルアナログ変換器）の差動出力電流を電圧値に変換する電流−電圧変換回路ＩＶＣを構成したものである。全差動オペアンプ１を用いた電流−電圧変換回路ＩＶＣの一例を図８に示す。

電流−電圧変換回路ＩＶＣは、図８に示すように、全差動オペアンプ１と、全差動オペアンプ１の差動信号が入力される一方の入力端子ＩＮＮに接続されるスイッチｓｗ３１と、他方の入力端子ＩＮＰに接続されるスイッチｓｗ３２と、スイッチｓｗ３１の入力端子ＩＮＮ側の一端と出力端子ＯＵＴＰとの間に接続されるフィードバック容量ｃｆｂ１と、スイッチｓｗ３１の他端と出力端子ＯＵＴＰとの間に接続されるフィードバック抵抗rｆｂ１と、スイッチｓｗ３２の入力端子ＩＮＰ側の一端と他方の出力端子ＯＵＴＮとの間に接続されるフィードバック容量ｃｆｂ２と、スイッチｓｗ３２の他端と出力端子ＯＵＴＮとの間に接続されるフィードバック抵抗rｆｂ２とを備える。フィードバック抵抗ｒｆｂ１及びフィードバック容量ｃｆｂ１が第１素子に対応し、フィードバック抵抗ｒｆｂ２及びフィードバック容量ｃｆｂ２が第２素子に対応している。

全差動オペアンプ１に含まれるコモンモードフィードバック回路ＣＭＦＢは入力端子ＩＮＮ及びＩＮＰに入力される入力信号の差分電圧と、入力端子ＣＯＭに入力される基準電圧ＶＣＯＭとをもとに出力端子ＯＵＴＰ及びＯＵＴＮから出力される差動出力の中間電圧が基準電圧ＶＣＯＭと一致するように制御する。
スイッチドレジスタＤＡＣ８１は、スイッチｓｗ８１と高電位側のリファレンス電圧ＶＲＥＦＨとの間に接続される抵抗ｒｉｎＨと、スイッチｓｗ８２と接地電位である低電位側のリファレンス電圧ＶＲＥＦＬとの間に接続される抵抗ｒｉｎＬと、を備える。スイッチｓｗ８１及びｓｗ８２は１極双投形のスイッチであって、可動接点ａと固定接点ｂ及びｃを備える。スイッチｓｗ８１は可動接点８１ａと固定接点８１ｂ及び８１ｃとを備える。スイッチｓｗ８２は可動接点８２ａと固定接点８２ｂ及び８２ｃとを備える。

スイッチｓｗ８１の可動接点１ａと抵抗ｒｉｎＨの一端が接続され、固定接点８１ｂとスイッチｓｗ８２の固定接点２ｃが接続され、固定接点８１ｃと固定接点８２ｂとが接続される。スイッチｓｗ８２の可動接点８２ａは抵抗ｒｉｎＬに接続される。
そして、固定接点８１ｃと固定接点８２ｂとの間と電流−電圧変換回路ＩＶＣのスイッチｓｗ３１の一端とが接続され、同様に、固定接点８１ｂと固定接点８２ｃとの間と電流−電圧変換回路ＩＶＣのスイッチｓｗ３２の一端とが接続される。スイッチｓｗ８１及びｓｗ８２は、それぞれ図示しない前段の回路から出力されるデジタル信号ＤＡＴＡＰ及びＤＡＴＡＰにより制御される。また、スイッチｓｗ３１及びｓｗ３２は、図示しない制御装置により制御される。

図８に示すように、スイッチドレジスタＤＡＣ８１のスイッチｓｗ８１及びｓｗ８２は、それぞれデジタル信号ＤＡＴＡＰとＤＡＴＡＮにより制御され、スイッチドレジスタ型ＤＡＣ８１から出力される二つの電流は、スイッチドレジスタ型ＤＡＣ８１の２つのスイッチｓｗ８１及びｓｗ８２を通過する。スイッチｓｗ８１及びｓｗ８２がオン状態であるときの抵抗値（つまりオン抵抗）は共にＲＳＷ１である。
図８において、スイッチｓｗ８１及びｓｗ８２のオン抵抗が共にＲＳＷ１であって一定値であるとき、スイッチドレジスタ型ＤＡＣ８１から出力される二つの電流は、デジタル信号ＤＡＴＡＰとＤＡＴＡＮに基づいた理想的な出力電流となる。

また、電流−電圧変換回路ＩＶＣは、全差動オペアンプ１の差動信号の入力端子ＩＮＮ及びＩＮＰに接続されている２つのスイッチｓｗ３１及びｓｗ３２のオン抵抗値が共にＲＳＷ２であって一定値であるときに理想的な電流−電圧変換が行われることになる。そのため、全差動オペアンプ１を用いて電流−電圧変換回路ＩＶＣを構成することによって、スイッチｓｗ３１及びｓｗ３２のオン抵抗値は基準電圧ＶＣＯＭに一致するように制御されるため、電流−電圧変換回路ＩＶＣから出力される全差動出力信号に発生する高調波歪を抑制することができる。

なお、ここでは、全差動オペアンプとして、図３に示す全差動オペアンプ１を適用した場合について説明したが、図３に示す全差動オペアンプ１に限らず、全差動オペアンプ１−１〜１−４であっても適用することができ、同等の作用効果を得ることができる。
以上、本発明の実施形態を説明したが、上記実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。

１、１−１、１−２、１−３ 全差動オペアンプ（完全差動型の差動増幅器）
２ 全差動反転回路
３０ 制御部
ＣＭＦＢ、ＣＭＦＢ−１、ＣＭＦＢ−２、ＣＭＦＢ−３ コモンモードフィードバック回路
ＩＮＰ、ＩＮＮ 入力端子
ＯＵＴＰ、ＯＵＴＮ 出力端子
ＣＯＭ 入力端子
ＶＣＯＭ 基準電圧
ｒｆｂ１、ｒｆｂ２ フィードバック抵抗
ｃｆｂ１、ｃｆｂ２ フィードバック容量

Claims (7)

1. 反転入力端子と、
   非反転入力端子と、
   反転出力端子と、
   非反転出力端子と、
   基準電圧が入力され、前記反転入力端子に入力される電圧及び前記非反転入力端子に入力される電圧の中間電圧と前記基準電圧とが一致するように、前記反転出力端子及び前記非反転出力端子の動作点を増減させる調整回路と、
   を備える差動増幅器。
2. 前記調整回路は、
   前記中間電圧と前記基準電圧との差分電圧に基づいて、前記反転出力端子及び前記非反転出力端子の出力電圧を決めるバイアス電流又はバイアス電圧を調整する
   請求項１に記載の差動増幅器。
3. 前記反転出力端子及び前記非反転出力端子の動作点を決める入力差動対を備え、
   前記調整回路は、
   前記中間電圧と前記基準電圧との差分電圧に基づいて前記入力差動対のテイル電流を調整する
   請求項１に記載の差動増幅器。
4. 前記反転出力端子及び前記非反転出力端子に流れる電流量を決めるロードトランジスタを備え、
   前記調整回路は、
   前記中間電圧と前記基準電圧との差分電圧に基づいて前記ロードトランジスタの制御端子にかかる電圧を調整する
   請求項１に記載の差動増幅器。
5. 前記反転入力端子及び前記非反転入力端子それぞれが制御端子に接続される入力差動対と、当該入力差動対の共通ノードと第１電源との間に接続される第１定電流源とを備え、
   前記調整回路は、
   前記中間電圧を生成する中間電圧生成回路と、
   制御端子に前記中間電圧が入力される第１トランジスタと、
   制御端子に前記基準電圧が入力される第２トランジスタと、
   前記第１トランジスタ及び前記第２トランジスタの各一端を接続し、当該接続されたノードに接続される第２定電流源と、
   前記第１トランジスタの他端と前記第１電源との間に接続される第３トランジスタと、
   前記第２トランジスタの他端と前記第１電源との間に接続される第４トランジスタと、
   前記第１定電流源と並列に接続され、制御端子が前記第１トランジスタの他端と前記第３トランジスタの一端との共通ノードと接続される第５トランジスタと、
   を備える請求項２に記載の差動増幅器。
6. 前記中間電圧生成回路を制御する制御信号を生成する制御部をさらに備え、
   前記中間電圧生成回路は、
   前記反転入力端子と前記第１トランジスタの制御端子との間に直列接続される、第１スイッチ及び第２スイッチと、
   前記非反転入力端子と前記第１トランジスタの制御端子との間に直列接続される、第３スイッチ及び第４スイッチと、
   前記第１スイッチ及び前記第２スイッチの共通ノードと前記第３スイッチ及び前記第４スイッチの共通ノードとの間に接続される第１容量素子と、
   前記第１トランジスタの制御端子と前記第１電源との間に接続される第２容量素子と、
   を有し、
   前記制御部は、
   前記第１スイッチ及び前記第３スイッチと、前記第２スイッチ及び前記第４スイッチと、を相補的にオン状態とする前記制御信号を生成する
   請求項５に記載の差動増幅器。
7. 請求項１から６のいずれか一項に記載の差動増幅器と、
   前記反転入力端子と前記反転出力端子との間に接続される第１素子と、
   前記非反転入力端子と前記非反転出力端子との間に接続される第２素子と、
   を備える差動増幅回路。

Images