CN115664350A - 一种用于高精度高速流水线adc的高增益高带宽运算放大器 - Google Patents
一种用于高精度高速流水线adc的高增益高带宽运算放大器 Download PDFInfo
- Publication number
- CN115664350A CN115664350A CN202211121317.1A CN202211121317A CN115664350A CN 115664350 A CN115664350 A CN 115664350A CN 202211121317 A CN202211121317 A CN 202211121317A CN 115664350 A CN115664350 A CN 115664350A
- Authority
- CN
- China
- Prior art keywords
- operational amplifier
- module
- gain
- common mode
- mode feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
本发明设计了一种用于高精度高速流水线ADC的高增益高带宽运算放大器，包括主运算放大器模块、辅助运放模块、共模反馈模块、偏置模块。本发明在两级共源共栅结构的基础上，以增益提高结构辅助，进一步提高增益，同时在辅助运放输出端接上滤波电容滤除高频噪声，除此之外，还采用开关电容共模反馈和连续时间共模反馈相结合的方式稳定共模电平。本发明设计的运算放大器增益大、带宽高，适用于高精度高速的流水线ADC。
Description
技术领域
本发明属于模拟数字转换技术领域，具体涉及一种用于高精度高速流水线ADC的MDAC部分余差放大作用的高增益高带宽运算放大器。
背景技术
随着数字信号处理技术和数字电路工作速度的提高，以及对于系统灵敏度等要求的不断提高，对于高速、高精度的ADC(Analog to Digital Converter)的指标都提出了很高的要求。所以，高速ADC芯片在采样或者产生高频信号时的性能对于系统指标至关重要。ADC最核心的两个指标为转换速度和转换精度。
高精度高度流水线ADC的设计过程中，会受到比较器失调、电容失配、运放的有限增益和带宽以及非线性等非理想因素的限制。其中运算放大器带来的非线性误差尤为明显，它的存在不仅会导致当级输出产生严重误差，还会将误差传递到后级流水级，从而影响后级输出结果的精确度，进而降低整个ADC的性能。因此在设计MDAC电路时，应尽量提高设计运放的直流增益和增益带宽积，将增益误差控制在可以控的精度范围内。
1979年，B.J.Hosticka等人在论文《Improvement of the gain of MOSamplifiers》发明了一种提高运放增益的技术，也被称为增益提高技术(Gain-Boost)。本发明z将增益提高技术结合的基础上，将多电压域引入流水线ADC的设计中，运放部分采用2.5V以提高增益和带宽，其余电路采用1.1V以降低功耗，同时为保证电路安全性，靠近电源电压附近的管子采用2.5的厚栅管，其余管子采用薄栅管以减小面积。
发明内容
为了减小流水线ADC中放大器增益失配和三次谐波的问题，本发明设计了一种高增益高带宽运算放大器以满足高精度高速流水线ADC的性能要求，从而达到理想的ENOB。
为了实现上述目标，本发明提供如下技术方案：
用于高精度高速流水线ADC的高增益高带宽运算放大器，包括主运算放大器模块、辅助运放模块、共模反馈模块、偏置模块；
所述主运算放大器模块输入端为NMOS管M1和M2的栅极，差分输入信号VINP和VINN，M5、M6和M3、M4栅源跨接辅助运放模块以提高增益，VCMFB1和VCMFB2分别与两级输出跨接开关电容共模反馈模块，所有偏置电压由偏置模块产生；所述辅助运放模块分为P型辅助运放A1和N型辅助运放A2，其输入输出分别接主运放M5、M6和M3、M4的栅极和源极构成负反馈；所述共模反馈模块分为两种：用于主运放的开关电容共模反馈和用于辅助运放的连续时间共模反馈，其输入端接运放输出端和偏置电压，输出端接电流源的栅极，通过负反馈稳定输出共模电平在要求取值；所述偏置模块为其他模块提供所需的偏置电压，其输入端为电流输入，输出端提供电压。
进一步的，所述的高精度高速流水线ADC的高增益高带宽运算放大器，其特征在于：所述主运算放大器模块是两级折叠共源共栅结构，第一级提高增益，第二级提高摆幅。在第二级输入输出端跨接密勒电容和调零电阻，改善相位裕度。
进一步的，所述的高精度高速流水线ADC的高增益高带宽运算放大器，其特征在于：所述辅助运放模块采用折叠共源共栅结构，A1为PMOS输入，A2为NMOS输入，输出端接四个到地的滤波电容，滤除高频噪声，同时提高相位裕度。
进一步的，所述的高精度高速流水线ADC的高增益高带宽运算放大器，其特征在于：所述共模反馈模块分为两种，共四个，主运放采用两个开关电容共模反馈结构电路，两个辅助运放各采用一个连续时间共模反馈电路。
进一步的，所述的高精度高速流水线ADC的高增益高带宽运算放大器，其特征在于：所述偏置模块为电路提供六个偏置电压，由两个相同结构的电路构成。
用于高精度高速流水线ADC的高增益高带宽运算放大器，其基本原理如下：
为了提高增益同时增加带宽，在两级结构的基础上，加入共源共栅结构，并以Gain-boost结构辅助，进一步提高增益。同时为了保证运放能够稳定工作在闭环状态下，加入密勒电容和调零电阻，通过调节合适的取值将次主极点推远，从而达到提高相位裕度，增加稳定性的目的。
与现有技术相比，本发明具有如下优点：
1、通过在四个辅助运放输出端分别接上四个到地的电容，可以滤除辅助运放产生的高频噪声，并且适当调节辅助运放的极点，提高整个系统的相位裕度，进而使放大器稳定性增加。
2、通过采用两种不同的共模反馈方式，主运放部分采用开关电容共模反馈电路，不会限制输出摆幅且可以与ADC共用两相非交叠时钟，而辅助运放中因为对输出摆幅要求不高，所以考虑采用连续时间共模反馈电路。
3、通过采用和ADC中其他电路不同的2.5V电源电压，以增大输出摆幅和增益，同时为了防止电压过大导致管子击穿损坏不能正常工作，所以将靠近电源的P管采用2.5V的器件，其余P管仍采用普通管。
附图说明
图1为本发明的用于高精度高速流水线ADC的高增益高带宽运算放大器整体电路原理图；
图2为本发明辅助运放电路原理图，其中(a)为P型辅助运放A1，(b)为N型辅助运放A2；
图3为本发明开关电容共模反馈电路原理图；
图4为本发明连续时间共模反馈电路原理图，其中(a)用于P型辅助运放A1，(b)用于N型辅助运放A2；
图5为本发明偏置电路原理图；
图6为本发明与传统两级共源共栅结构电压增益曲线图比较；
图7为本发明用于12bit 1G ADC时，输入奈奎斯特频率时的频谱图。
具体实施方式
以下将结合具体实施例对本发明提供的技术方案进行详细说明，应理解下述具体实施方式仅用于说明本发明而不用于限制本发明的范围。
图1为本发明的用于高精度高速流水线ADC的高增益高带宽运算放大器整体电路原理图。其中主运放为两级结构，第一级为折叠共源共栅结构，第二级为普通五管运放，VCMFB1和VCMFB2分别为第一级和第二级共模反馈输出，第一级和第二级输出之间有密勒电容和调零电阻，用以右推次级点位置，提高系统稳定性。另外，在辅助运放的输出端増加一定的到地的负载电容，虽然会增大一部分版图面积，但是能够减小零点和极点的频率之差，使得两者相互抵消，从而提高次级点频率，提高相位裕度。主运放第一级采用增益提高技术，加入两个辅助运放，A1和A2分别为P型辅助运放和N型辅助运放。
图2为本发明辅助运放电路原理图，其中(a)为P型辅助运放A1，(b)为N型辅助运放A2。均采用折叠共源共栅结构，且为了保证版图大小平衡，P型辅助运放取下一个共栅管。假设ω1,ω2,ω3分别是整个运放、辅助运放和主运放的-3dB带宽，ω4和ω5分别是辅助运放和主运放的GBW。ω6是主运放的次极点。为了不让辅助运放影响主运放的低频特性，需要满足ω4小于ω5及次极点ω5，同时ω2必须大于整个运放的主极点ω1。由于在辅助运放的单位增益带宽频率附近存在零极点对，为了避免该零极点对对运放建立速度的影响，辅助运放的单位增益带宽ω4应当大于整个运放的闭环-3dB带宽β*ω5，综合可知，辅助运放的单位増益带宽要满足：β*ω5<ω4<ω6。
图3为本发明开关电容共模反馈电路原理图。在CK相位，Vcm和Vbias给四个电容C1充电，直到Vcm-Vbias，然后在CKF相位，电容C1和电容C2相连，电荷移动，经过多个周期后，电容C2上的电荷稳定到C2·(Vcm-Vbias)，使得共模点稳定在(Vcm-Vbias+Vb)，其中Vb是稳定后的尾电流源的gate端电压。Vcm设置为共模点，然后将Vbias设置在Vb附近，最后通过SC-CMFB得到的共模输出和Vcm基本相等。选择C2的值为C1的2倍到10倍，可以使得DC建立时间更短，减小误差和电荷注入，但增大电容的同时也要加大开关尺寸。
图4为本发明连续时间共模反馈电路原理图，其中(a)用于P型辅助运放A1，(b)用于N型辅助运放A2。以图(a)为例，POUTN和POUTP为P型辅助运放的输出，在此电路中作为输入，VCMFBP为反馈会运放中的偏置电压。其中M1～M4是交叉耦合输入对管，M5和M6作为该电路的输出负载，M7和M8管为正常工作提供所需的电流。当VREFOUTP与设计的共模电压相等时，两路负载上的电流相等。若此时运放中偏置电压VCMFBP偏低，则会导致共模电压增大，导致M1和M4支路电流增大，M2和M3支路电流减小，通过负反馈，使得VCMFBP增大，以此来维持共模电压控制在设计值。
图5为本发明偏置电路原理图，其中M6和M13工作在线性区，用于调节其他闭管子配置电压，可以提高偏置电压范围，除此之外，其他管子全部工作在饱和区。M1，M2，M3管用于电流镜，外部输入200uA电流，进行复制后，为偏置电路提供电流，从而为后续电路提供配置电压。
图6是本发明与传统两级共源共栅结构电压增益曲线图比较，虚线是普通共源共栅(不使用辅助运放和滤波电容等)的增益曲线，实线是本发明的增益曲线，明显可以观察到，实线的增益要远大于虚线，且稳定性基本不变。
图7是本发明用于12bit 1G ADC时，输入奈奎斯特频率时的频谱图，其中ENOB为11.71bit，均达到设计要求。
本发明方案所公开的技术手段不仅限于上述实施方式所公开的技术手段，还包括由以上技术特征任意组合所组成的技术方案。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
Claims (5)
1.一种用于高精度高速流水线ADC的高增益高带宽运算放大器，其特征在于：包括主运算放大器模块、辅助运放模块、共模反馈模块、偏置模块；
所述主运算放大器模块输入端为NMOS管M1和M2的栅极，差分输入信号VINP和VINN，M5、M6和M3、M4栅源跨接辅助运放模块以提高增益，VCMFB1和VCMFB2分别与两级输出跨接开关电容共模反馈模块，所有偏置电压由偏置模块产生；
所述辅助运放模块分为P型辅助运放A1和N型辅助运放A2，其输入输出分别接主运放M5、M6和M3、M4的栅极和源极构成负反馈；
所述共模反馈模块分为两种：用于主运放的开关电容共模反馈和用于辅助运放的连续时间共模反馈，其输入端接运放输出端和偏置电压，输出端接电流源的栅极，通过负反馈稳定输出共模电平在要求取值；
所述偏置模块为其他模块提供所需的偏置电压，其输入端为电流输入，输出端提供电压。
2.根据权利要求1所述的高精度高速流水线ADC的高增益高带宽运算放大器，其特征在于：所述主运算放大器模块是两级折叠共源共栅结构，第一级提高增益，第二级提高摆幅；在第二级输入输出端跨接密勒电容和调零电阻，改善相位裕度。
3.根据权利要求1所述的高精度高速流水线ADC的高增益高带宽运算放大器，其特征在于：所述辅助运放模块采用折叠共源共栅结构，A1为PMOS输入，A2为NMOS输入，输出端接四个到地的滤波电容，滤除高频噪声，同时提高相位裕度。
4.根据权利要求1所述的高精度高速流水线ADC的高增益高带宽运算放大器，其特征在于：所述共模反馈模块分为两种，共四个，主运放采用两个开关电容共模反馈结构电路，两个辅助运放各采用一个连续时间共模反馈电路。
5.根据权利要求1所述的高精度高速流水线ADC的高增益高带宽运算放大器，其特征在于：所述偏置模块为电路提供六个偏置电压，由两个相同结构的电路构成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211121317.1A CN115664350A (zh) | 2022-09-15 | 2022-09-15 | 一种用于高精度高速流水线adc的高增益高带宽运算放大器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211121317.1A CN115664350A (zh) | 2022-09-15 | 2022-09-15 | 一种用于高精度高速流水线adc的高增益高带宽运算放大器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115664350A true CN115664350A (zh) | 2023-01-31 |
Family
ID=85024422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211121317.1A Pending CN115664350A (zh) | 2022-09-15 | 2022-09-15 | 一种用于高精度高速流水线adc的高增益高带宽运算放大器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115664350A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117439556A (zh) * | 2023-12-22 | 2024-01-23 | 成都天成电科科技有限公司 | 一种共源共栅放大器电路及电路版图 |
-
2022
- 2022-09-15 CN CN202211121317.1A patent/CN115664350A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117439556A (zh) * | 2023-12-22 | 2024-01-23 | 成都天成电科科技有限公司 | 一种共源共栅放大器电路及电路版图 |
| CN117439556B (zh) * | 2023-12-22 | 2024-03-05 | 成都天成电科科技有限公司 | 一种共源共栅放大器电路及电路版图 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10284145B2 (en) | Variable gain amplifier utilizing positive feedback and time-domain calibration | |
| US9634685B2 (en) | Telescopic amplifier with improved common mode settling | |
| US9077356B2 (en) | MDAC with differential current cancellation | |
| CN106953606B (zh) | 全差分放大器及应用其的余量增益电路 | |
| US5789981A (en) | High-gain operational transconductance amplifier offering improved bandwidth | |
| CN110912540A (zh) | 一种低动态失配的高速预放大锁存比较器 | |
| CN115664350A (zh) | 一种用于高精度高速流水线adc的高增益高带宽运算放大器 | |
| US11211922B2 (en) | Voltage comparator for offset compensation | |
| JP2011166278A (ja) | 差動増幅回路、２段増幅回路およびそれらを用いたａ／ｄ変換回路 | |
| Megawer et al. | An adaptive slew rate and dead zone ring amplifier | |
| Cho | A 2.24-mW, 61.8-dB SNDR, 20-MS/s pipelined ADC with charge-pump-based dynamic biasing for power reduction in op amp sharing | |
| CN115189654A (zh) | 一种环形放大器电路 | |
| Elkafrawy et al. | A 10-bit 150MS/s current mode SAR ADC in 90nm CMOS | |
| CN114142839A (zh) | 比较器及应用其的模数转换器 | |
| Rivoir et al. | A 1 mV resolution 10 MS/s rail-to-rail comparator in 0.5/spl mu/m low-voltage CMOS digital process | |
| US20070164888A1 (en) | Robust reference generation circuit for A/D converter | |
| Germano et al. | A Programmable Gain Dynamic Residue Amplifier in 65nm CMOS | |
| Elkafrawy et al. | A 10-bit reference free current mode SAR ADC with 58.4 dB SFDR at 50 MS/s in 90 nm CMOS | |
| CN117691956B (zh) | 一种应用于高速模数转换器的开环残差放大器电路 | |
| Moosazadeh et al. | A pseudo-differential MDAC with a gain-boosting inverter for pipelined ADCs | |
| Fan et al. | A low-power 10-bit 250 MS/s dual-channel pipeline ADC in 0.18 μm CMOS | |
| Zahrai et al. | A 12b 100ms/s highly power efficient pipelined adc for communication applications | |
| Wen et al. | A 12-bit 60-MS/s 36-mW SHA-less opamp-sharing pipeline ADC in 130 nm CMOS | |
| Guermaz et al. | An Improved Comparator Based on Current Reuse and a New Frequency Compensation Technique used in an OTA for Pipeline ADCs | |
| Sin et al. | Generalized circuit techniques for low-voltage high-speed reset-and switched-opamps |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |