CN114142839A - 比较器及应用其的模数转换器 - Google Patents

比较器及应用其的模数转换器 Download PDF

Info

Publication number
CN114142839A
CN114142839A CN202111319170.2A CN202111319170A CN114142839A CN 114142839 A CN114142839 A CN 114142839A CN 202111319170 A CN202111319170 A CN 202111319170A CN 114142839 A CN114142839 A CN 114142839A
Authority
CN
China
Prior art keywords
comparator
operational amplifier
analog
short
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111319170.2A
Other languages
English (en)
Inventor
张丹妮
曲光阳
宋林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silergy Semiconductor Technology Ltd
Original Assignee
Hangzhou Silergy Semiconductor Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silergy Semiconductor Technology Ltd filed Critical Hangzhou Silergy Semiconductor Technology Ltd
Priority to CN202111319170.2A priority Critical patent/CN114142839A/zh
Publication of CN114142839A publication Critical patent/CN114142839A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种比较器及应用其的模数转换器，通过采用两级运算放大器结构，降低锁存偏移和噪声，来提高比较器的精度。为了降低运算放大器的失调，加入失调电压消除的工作阶段，同时，在模数转换的每一位转换中加入短接阶段，可以使输出共模电压保持在一定值从而提高比较器的速度以获得更高性能的比较器。

Description

比较器及应用其的模数转换器
技术领域
本发明涉及一种电力电子技术，更具体地说，涉及一种比较器及应用其的模数转换器。
背景技术
随着科学技术的飞速发展，数字信号处理技术越来越广泛的应用在各种科学和日常生活领域。数字系统处理的信号为数字信号，然而自然界中的信号，如温度、压力、速度、声音等这些在工业检测控制和生活中经常见到用到的物理量都是连续变化的模拟信号。为了使数字系统能够对这些的模拟信号进行处理，就需要实现模拟和数字之间的相互转换，模数转换器(ADC)成为模拟系统与数字系统连接的关键部件。
众所周知，比较器是高精度模数转换器的重要组成部分。比较器的噪声和失调是影响比较器精度的关键因素。消除偏移的方法有很多，比如输入存储、输出存储技术，但缺点是信号路径中引入了电容，电容下极板的寄生参数可能会降低电路中极点的值，从而降低相位裕量。为了解决这个问题，通常通过增加一个辅助放大器来隔离信号通路与失调存储电容，从而避免放大器的失调，但是信号路径中的两级放大器在高速放大器中是不理想的，放大器A1、A2的输出电压相加是相当困难的。并且，为了提高比较器的速度，放大器的带宽也需要足够大，因此放大器的噪声也在增加。
发明内容
有鉴于此，本发明提供了提出了一种比较器和高精度模数转换器，它不仅可以消除失调，并且通过在模数转换的每一位转换中都加入短接相位，不仅可以消除失调电压，以进一步降低噪声，还可以提高比较器的比较速度以及精度。
第一方面，提供一种比较器，用于模数转换器中，其特征在于，包括：
预放大电路，由两个级联的运算放大器构成，用以将输入信号进行放大；
锁存电路，用于根据所述预放大电路的输出电压确定所述比较器的输出结果；
其中，在所述模数转换器的模数转换阶段的每一位转换过程中加入一短接阶段，通过将所述运算放大器的输出端进行短接复位，以提高所述比较器的速度。
优选地，每个所述运算放大器的输入端具有用于控制其输入信号是否接入运算放大器的输入可控开关、用于控制其输入端是否短接的输入短接可控开关以及用于控制其输出端是否短接的输出短接可控开关。
优选地，在所述模数转换器工作在采样保持阶段时，所述比较器进入自动调零阶段，并在该阶段将失调电压存储在与所述运算放大器的输出端耦接的失调电容上。
优选地，在所述比较器进入所述自动调零阶段期间，将所述运算放大器的输入端通过所述输入短接可控开关短接，以将所述失调电压存储在与所述运算放大器的输出端耦接的所述失调电容上。
优选地，在所述模数转换器工作在所述模数转换阶段的每一位转换过程中，所述比较器具有一短接阶段，在该阶段将所述运算放大器的输出端通过所述输出短接可控开关短接，以使得所述运算放大器的输出电压在每一位转换时都可以从预定电平开始变化，从而提高所述比较器的比较速度。
优选地，在所述比较器进入所述短接阶段期间，所述输入可控开关导通。
优选地，在所述模数转换器工作在所述模数转换阶段的每一位转换过程中，且在所述短接阶段之后，所述比较器具有一预放大阶段，在所述预放大阶段，所述预放大电路将输入信号进行放大，以提高所述比较器的比较精度，其中，所述预放大阶段的持续时间为第一时间。
优选地，在所述比较器进入所述预放大阶段期间，所述输入可控开关导通，所述输入短接可控开关以及所述输出短接可控开关均关断。
优选地，在所述比较器进入预放大阶段期间，所述锁存电路不工作。
优选地，在所述模数转换器工作在所述模数转换阶段的每一位转换过程中，且在所述预防大阶段之后，所述比较器具有一转换阶段，在所述转换阶段，所述锁存电路根据所述预放大电路的输出电压确定所述比较器的输出结果，其中，所述转换阶段的持续时间为第二时间。
优选地，在所述比较器进入所述转换阶段期间，所述输入可控开关导通，所述输入短接可控开关以及所述输出短接可控开关均关断。
优选地，当所述模数转换器工作在同步时序时，所述第一时间与所述第二时间的和是固定的；当所述模数转换器工作在异步时序时，所述第一时间与所述第二时间的和是不固定的。
优选地，所述运算放大器还包括共模反馈电路，其用以维持所述运算放大器输出的共模电平在预定值或预定范围。
优选地，所述共模反馈电路至少在所述短接阶段处于工作状态。
优选地，所述运算放大器还具有将所述失调电容耦接至所述运算放大器的输出端的失调可控开关，且所述失调可控开关仅在所述模数转换器工作在采样保持阶段时导通。
第二方面，提供一种模数转换器，包括：
电容阵列；
上述的比较器，以及，
逐次逼近逻辑电路。
本发明的技术方案在模数转换的每一位转换中加入短接阶段，从而提高比较器的速度，获得更高性能的比较器，同时还能消除失调电压，降低噪声，提高比较器的速度和精度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为依据本发明的一个实施例的比较器的结构图；
图2为依据本发明的一个实施例的比较器的工作时序图；
图3为依据本发明的一个实施例的运算放大器的电路示意图；
图4为依据本发明的另一个实施例的运算放大器的电路示意图。
具体实施方式
以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
同时，应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以是直接耦接或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦接到”或“直接连接到”另一元件时，意味着两者不存在中间元件。
除非上下文明确要求，否则整个说明书和权利要求书中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。
在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
图1示意性地示出依据本发明的一个实施例的比较器的结构图。如图1所示，比较器1包括预放大电路11和锁存电路12。其中，预放大电路11包括级联的第一运算放大器AMP1和第二运算放大器AMP2以及多个可控开关，这里，多个可控开关包括一对第一可控开关S1(输入可控开关)、一对第二可控开关S2(输入短接可控开关)、一对第三可控开关S3(输入可控开关)、一对第四可控开关S4(输入短接可控开关)、一个第五可控开关S5(输出短接可控开关)和一个第六可控开关S6(输出短接可控开关)，多个可控开关受控导通或关断。参考图1，第一运算放大器AMP1用于接收采用该比较器的模数转换器中电容阵列输出的共模电压Vdac，具体地，一对第一可控开关S1分别连接至第一运算放大器AMP1的两个输入端，以控制是否将共模电压Vdac接入第一运算放大器AMP1的两个输入端，一对第二可控开关S2的一端分别与第一运算放大器AMP1的两个输入端连接，另一端共同连接至第一共模电压VCM1，第五可控开关S5连接至第一运算放大器AMP1的输出端，用以短接第一运算放大器AMP1的输出端；第二运算放大器AMP2用于接收接收第一运算放大器AMP1输出的信号，具体地，一对第三可控开关S3分别连接至第二运算放大器AMP2的两个输入端，以控制是否将第一运算放大器AMP1输出的信号接入第二运算放大器AMP2的两个输入端，一对第四可控开关S4的一端分别与第二运算放大器AMP2的两个输入端连接，另一端共同连接至第二共模电压VCM2，第六可控开关S5连接至第二运算放大器AMP2的输出端，用以短接第二运算放大器AMP2的输出端。
在本实施例中，锁存电路12可以是传统的动态比较器，其连接在预放大电路11的输出端。为了实现自动调零以消除失调，需要使得运算放大器的输入值等于一个适当的共模电压，因此在第一运算放大器AMP1的输入端还接入第一共模电压VCM1，第二运算放大器AMP2的输入端还接入第二共模电压VCM2。优选地，第一运算放大器AMP1以及第二运算放大器AMP2具有完全相同的电路结构，例如，均采用图3中所示的电路结构。
图2为依据本发明的一个实施例的比较器的工作时序图，具体地，下面结合图1中所示的比较器的结构图，来阐述其四个工作阶段。
(a)自动调零阶段：当采用比较器的模数转换器工作在采样保持阶段时，比较器1进入失调电压消除阶段，此时比较器1中可控开关S1、S3、S5，S6断开，可控开关S2、S4导通，分别在第一运算放大器AMP1的输入端接入第一共模电压VCM1，第二运算放大器AMP2的输入端接入第二共模电压VCM2。与此同时，结合图3中所示的第一运算放大器AMP1的电路图。在此阶段中，图3中可控开关S7，S8(失调可控开关)导通，第一运算放大器AMP1开始将失调电压存储在运算放大器AMP1的第一输出端on1、第二输出端op1，即第一失调电容C1和第二失调电容C2的上极板。当然，由于本实施例中第一运算放大器AMP1以及第二运算放大器AMP2具有完全相同的电路结构，因此同理，第二运算放大器AMP2中的开关S9，S10导通(与可控开关S7，S8相对应，附图中未示出)开始将失调电压存储在运算放大器AMP2的第一输出端on2、第二输出端op2，即第三失调电容C3和第四失调电容C4(与第一失调电容C1和第二失调电容C2相对应，附图中未示出)的上极板。第一运算放大器AMP1中的可控开关S7，S8，以及第二运算放大器AMP2中的可控开关S9，S10仅在该阶段导通，以将失调电压存储在运算放大器的输出端。
然后，在比较器1的后续工作阶段中(本发明中位(c)阶段中)，根据输入失调电压的不同，使得图3中PMOS管M3、M4流过不同的电流，通过M3、M4的负反馈环路来抵消部分的失调电压。
(b)短接阶段：当采样保持结束后，模数转换器进入转换阶段，此时比较器1中可控开关S1、S3、S5，S6导通，可控开关S2、S4关断，模数转换器中的电容阵列CDAC开始工作，SAR逻辑(逐次逼近逻辑电路)进入逐次逼近状态，此阶段将第一运算放大器AMP1的第一输出端on1、第二输出端op2短接，对其输出值进行复位，比较器1进入短接阶段。此时第一运算放大器AMP1中的共模反馈电路CMFB开始工作，以将第一运算放大器AMP1输出的共模电平维持在第一共模电压VCM1，使得第一运算放大器AMP1的输出在每一位转换时都可以从共模电平VCM1开始变化。在模数转换器的模数转换阶段的每一位转换中都加入一个该短接阶段，将第一运算放大器AMP1的输出电压进行短接复位，同理，也将第二运算放大器AMP2的输出电压进行短接复位，从而能够提高比较器1的比较速度。
(c)预放大阶段：当模数转换器中的电容阵列CDAC稳定之后，首先比较器1中的预放大电路11开始工作，以放大输入信号VIP-VIN，使得锁存电路12能够更快更准确地比较，从而提高了比较器1的比较精度。输入信号VIP和VIN对应连接到第一运算放大器AMP1的两个输入端上，此阶段中，比较器1中可控开关S1、S3导通，S2、S4、S5和S6断开，比较器1开始放大输入信号，放大时间为第一时间T1，此时动态锁存电路12暂不工作。在整个ADC转换工作周期内，每一位转换过程中，第一时间T1可保持一致，也可不一致。
(d)转换阶段：比较器1开始进行比较，比较器1放大T1时间后，可控开关S1、S3继续保持导通，可控开关S2、S4、S5和S6继续保持断开，锁存电路12开始工作，确定比较器1的输出结果为1/0，此阶段的工作时间为第二时间T2。
本发明实施例中的比较器1可应用在同步时序模数转换器中，也可以应用在异步时序工作的模数转换器中。如果SAR逻辑是同步时序的话，T1+T2是固定的；如果是异步时序控制的话，由于每一位的转换周期都不一样，因此T1+T2不固定。T1与T2根据具体设计定义，在此不作限制。
需要说明的是，在模数转换器的一个转换周期中，可以只有一个自动调零阶段(a)，但是在一个转换周期中的每一位转换过程中，都有(b)短接阶段(b)、前置放大器放大阶段(c)以及转换阶段(d)。
进一步地，以第一运算放大器AMP1为积分放大器来说明，图3示出了一种积分放大器的结构图，此电路由折叠式共源共栅运放实现，其中MOS管M14的源极接输入电源电压Vdd，MOS管M13、M14、M15是电流镜，MOS管M13、M14、M15的漏极接地，MOS管M1和M2的栅极接入第一运算放大器的输入信号VIP、VIN，在MOS管M5、M6的栅极接入第三偏置电压VN1，M5和M6旨在隔离回扫噪声，并提高比较器增益。MOS管M7、M8、M11和M12是级联负载，可以增加积分放大器的输出阻抗Rout，从而提高其增益，在MOS管M7、M8的栅极接入第一偏置电压VBP1，在MOS管M11、M12的栅极接入第二偏置电压VBP2，保证电路正常工作。第一运算放大器AMP1还包括第一失调电容C1、第二失调电容C2，分别通过第七可控开关S7、第八可控开关S8耦接于第一运算放大器AMP1的第一输出端on1与第二输出端op1,MOS管M3和M4的源极接入输入电源电压Vdd,MOS管M3、M4的电流流经MOS管M1和M2，MOS管M9，M10是cascode管，构成cascode结构，旨在增大输出阻抗，提高增益。第一运算放大器AMP1还包括共模反馈电路CMFB共模反馈电路CMFB旨在维持第一运算放大器AMP1输出的共模电平，以防止在转换阶段经过很多位(bit)的转换之后，共模电平漂移从而影响电路工作。此积分放大器结构不需要共模反馈电路CMFB一直工作，共模反馈电路CMFB用于调整共模电平，其可以只工作在短接阶段，即当图1中的可控开关S1，S3，S5，S6导通，S2，S4断开，图3中可控开关S7，S8断开，此时共模反馈电路CMFB工作，通过调节流过MOS管M15的电流，以保持输出共模电平维持在vdd-vgs3，这里，vgs3为MOS管M3的栅源电压。
同时，应当理解的是，第二运算放大器AMP2的结构与工作原理与第一运算放大器AMP1相似，在此并不赘述。
更进一步的，本发明的失调电压消除方法具体如下，以图3中第一运算放大器AMP1的结构中失调电压消除方法为例来进行说明，假设MOS管M3、M4处的失调电压Vos2，其具体计算方式如下：
输出电压Vout1＝[GM1Vos1-GM3(Vout1-Vos2)]*Rout，
其中，Vos1为输入端的失调电压，Rout为输出阻抗，GM1、GM3分别为MOS管M1、M3的电导，上式等式化解后有：
Vout1＝(Vos1GM1Rout+Vos2GM3Rout)/(1+GM3Rout)；
当比较器工作在自动调零阶段时,图3中的可控开关S7,S8导通,而GM3Rout>>1,因此
Vout1＝GM1/GM3*Vos1+Vos2，
由于S7、S8断开瞬间，在失调电容C1、C2上分别注入的电荷可能不完全相等，由于反馈环路开路，从而在MOS管M3、M4的栅极产生一个不能被矫正的误差电压，假设误差电压为ΔX,那么其等效到输出端的误差电压为ΔVout1＝GM3Rout*ΔX，
此时Vout1＝GM1/GM3*Vos1+Vos2+GM3Rout*ΔX，
在自动调零阶段后，比较器1开始进行预放大，可控开关S7,S8被断开,失调电压被存储在失调电容C1、C2上。对于输入端来说，等效输入噪声为:
Vinput,offset＝Vos1/GM3Rout+Vos2/GM1Rout+GM3/GM1*ΔX，
因此，为了得到较小的等效输入噪声Vinput,offset，更好地消除失调，Rout、GM1的取值均相对比较大，进而获得更小的GM3/GM1。
本发明还提供运算放大器结构的另一实施例，其电路示意图如图4所示。此实施例与图3所示的积分放大器的不同之处仅在于，其可调整自偏置负载，不需要如VBP1、VBP2的额外的偏置电压，将MOS管M7的栅极接入MOS管M12的栅极，并将MOS管M8的栅极接入MOS管M11的栅极即可，积分放大器仍可正常工作。
本发明还提供一种高精度模数转换器，其包括以上所述的比较器，可以实现失调电压消除，以及提高模数转换的速度与精度。
本发明采用两级运算放大器结构，降低锁存偏移和噪声，来提高比较器的精度。为了降低运算放大器的失调，使用失调电压消除技术，同时，在模数转换的每一位转换中加入短接阶段，可以使输出共模电压保持在一定值从而提高比较器的速度以获得更高性能的比较器。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (16)

1.一种比较器，用于模数转换器中，其特征在于，包括：
预放大电路，由两个级联的运算放大器构成，用以将输入信号进行放大；
锁存电路，用于根据所述预放大电路的输出电压确定所述比较器的输出结果；
其中，在所述模数转换器的模数转换阶段的每一位转换过程中加入一短接阶段，通过将所述运算放大器的输出端进行短接复位，以提高所述比较器的速度。
2.根据权利要求1所述的比较器，其特征在于，每个所述运算放大器的输入端具有用于控制其输入信号是否接入运算放大器的输入可控开关、用于控制其输入端是否短接的输入短接可控开关以及用于控制其输出端是否短接的输出短接可控开关。
3.根据权利要求2所述的比较器，其特征在于，在所述模数转换器工作在采样保持阶段时，所述比较器进入自动调零阶段，并在该阶段将失调电压存储在与所述运算放大器的输出端耦接的失调电容上。
4.根据权利要求3所述的比较器，其特征在于，在所述比较器进入所述自动调零阶段期间，将所述运算放大器的输入端通过所述输入短接可控开关短接，以将所述失调电压存储在与所述运算放大器的输出端耦接的所述失调电容上。
5.根据权利要求2所述的比较器，其特征在于，在所述模数转换器工作在所述模数转换阶段的每一位转换过程中，所述比较器具有一短接阶段，在该阶段将所述运算放大器的输出端通过所述输出短接可控开关短接，以使得所述运算放大器的输出电压在每一位转换时都可以从预定电平开始变化，从而提高所述比较器的比较速度。
6.根据权利要求5所述的比较器，其特征在于，在所述比较器进入所述短接阶段期间，所述输入可控开关导通。
7.根据权利要求5所述的比较器，其特征在于，在所述模数转换器工作在所述模数转换阶段的每一位转换过程中，且在所述短接阶段之后，所述比较器具有一预放大阶段，在所述预放大阶段，所述预放大电路将所述输入信号进行放大，以提高所述比较器的比较精度，其中，所述预放大阶段的持续时间为第一时间。
8.根据权利要求7所述的比较器，其特征在于，在所述比较器进入所述预放大阶段期间，所述输入可控开关导通，所述输入短接可控开关以及所述输出短接可控开关均关断。
9.根据权利要求7所述的比较器，其特征在于，在所述比较器进入预放大阶段期间，所述锁存电路不工作。
10.根据权利要求7所述的比较器，其特征在于，在所述模数转换器工作在所述模数转换阶段的每一位转换过程中，且在所述预防大阶段之后，所述比较器具有一转换阶段，在所述转换阶段，所述锁存电路根据所述预放大电路的输出电压确定所述比较器的输出结果，其中，所述转换阶段的持续时间为第二时间。
11.根据权利要求10所述的比较器，其特征在于，在所述比较器进入所述转换阶段期间，所述输入可控开关导通，所述输入短接可控开关以及所述输出短接可控开关均关断。
12.根据权利要求10所述的比较器，其特征在于，当所述模数转换器工作在同步时序时，所述第一时间与所述第二时间的和是固定的；当所述模数转换器工作在异步时序时，所述第一时间与所述第二时间的和是不固定的。
13.根据权利要求1所述的比较器，其特征在于，所述运算放大器还包括共模反馈电路，其用以维持所述运算放大器输出的共模电平在预定值或预定范围。
14.根据权利要求13所述的比较器，其特征在于，所述共模反馈电路至少在所述短接阶段处于工作状态。
15.根据权利要求3所述的比较器，其特征在于，所述运算放大器还具有将所述失调电容耦接至所述运算放大器的输出端的失调可控开关，且所述失调可控开关仅在所述模数转换器工作在采样保持阶段时导通。
16.一种模数转换器，包括：
电容阵列；
权利要求1-15中任一项所述的比较器，以及，
逐次逼近逻辑电路。
CN202111319170.2A 2021-11-09 2021-11-09 比较器及应用其的模数转换器 Pending CN114142839A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111319170.2A CN114142839A (zh) 2021-11-09 2021-11-09 比较器及应用其的模数转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111319170.2A CN114142839A (zh) 2021-11-09 2021-11-09 比较器及应用其的模数转换器

Publications (1)

Publication Number Publication Date
CN114142839A true CN114142839A (zh) 2022-03-04

Family

ID=80393382

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111319170.2A Pending CN114142839A (zh) 2021-11-09 2021-11-09 比较器及应用其的模数转换器

Country Status (1)

Country Link
CN (1) CN114142839A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116068259A (zh) * 2023-02-22 2023-05-05 无锡力芯微电子股份有限公司 高精度零电流检测电路及方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116068259A (zh) * 2023-02-22 2023-05-05 无锡力芯微电子股份有限公司 高精度零电流检测电路及方法
CN116068259B (zh) * 2023-02-22 2024-01-02 无锡力芯微电子股份有限公司 高精度零电流检测电路及方法

Similar Documents

Publication Publication Date Title
EP0363332B1 (en) High resolution, fully differential CMOS comparator
Waltari et al. 1-V 9-bit pipelined switched-opamp ADC
US6573853B1 (en) High speed analog to digital converter
Sumanen et al. A 10-bit 200-MS/s CMOS parallel pipeline A/D converter
US8773169B2 (en) High frequency signal comparator for SHA-less analog-to-digital converters
US6304206B1 (en) Voltage comparator, operational amplifier and analog-to-digital conversion circuit employing the same
US7649486B2 (en) Flash A/D converter
KR100940594B1 (ko) 병렬형 아날로그 디지털 변환기
KR20150049429A (ko) 입력 공통모드 전압 샘플링 기반의 차동 증폭기 및 그를 이용한 비교기
US6970038B2 (en) Switching scheme to improve linearity and noise in switched capacitor stage with switched feedback capacitor
EP2064812A2 (en) Signal conditioning circuit, a comparator including such a conditioning circuit and a successive approximation converter including such a circuit
US6404374B1 (en) Comparator circuit for analog-to-digital converter
CN114142839A (zh) 比较器及应用其的模数转换器
US6469652B1 (en) Pipelined analog-to-digital converter using zero-crossing capacitor swapping scheme
US7405625B1 (en) Common-mode control structures and signal converter systems for use therewith
US9013344B2 (en) High speed dynamic comparator
US6573851B2 (en) Offset compensated comparing amplifier
CN115664350A (zh) 一种用于高精度高速流水线adc的高增益高带宽运算放大器
US20020175716A1 (en) Ultra high speed clocked limiting preamplifier
JP3799147B2 (ja) 全差動構成サンプル／ホールド比較回路
CN115412095A (zh) 嵌入流水线式模数转换器（adc）的残差放大器中的离散-时间偏移校正电路
US6404373B1 (en) Comparator circuit for analog-to-digital converter
US20070164888A1 (en) Robust reference generation circuit for A/D converter
JP2004080581A (ja) 電圧比較器、アナログ−デジタル変換器およびアナログ−デジタル変換回路
Germano et al. A Programmable Gain Dynamic Residue Amplifier in 65nm CMOS

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination