CN115412095A - 嵌入流水线式模数转换器（adc）的残差放大器中的离散-时间偏移校正电路 - Google Patents

嵌入流水线式模数转换器（adc）的残差放大器中的离散-时间偏移校正电路 Download PDF

Info

Publication number
CN115412095A
CN115412095A CN202211074990.4A CN202211074990A CN115412095A CN 115412095 A CN115412095 A CN 115412095A CN 202211074990 A CN202211074990 A CN 202211074990A CN 115412095 A CN115412095 A CN 115412095A
Authority
CN
China
Prior art keywords
offset
output
input
switch
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211074990.4A
Other languages
English (en)
Inventor
骆智峯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qilishi Technology Co ltd
Original Assignee
Qilishi Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qilishi Technology Co ltd filed Critical Qilishi Technology Co ltd
Publication of CN115412095A publication Critical patent/CN115412095A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H03M1/167—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/40—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type
    • H03M1/403—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种在各级之间的残差放大器中嵌入有偏移校正电路的多级流水线式模数转换器(ADC)。该偏移校正器具有对残差放大器的输出进行滤波的低通滤波器，并且在残差放大器的自动调零相位期间，经过滤波的偏移经放大并存储在偏移电容上。在残差放大器的放大相位期间，开关断开放大器与偏移电容的连接，而改为将偏移电容的输入接地，并且其它开关将偏移电容的输出端子连接到残差放大器的输入。存储在偏移电容上的偏移与来自第一ADC级的电容阵列的残差电压组合，并施加到残差放大器的输入以有效地减去检测到的偏移。可以使用两个偏移电容和两组开关来实现差分偏移校正器。

Description

嵌入流水线式模数转换器(ADC)的残差放大器中的离散-时间 偏移校正电路
技术领域
本发明涉及偏移消除，并且更具体地，涉及模数转换器(ADC)的残差放大器中的偏移消除网络。
背景技术
模数转换器(ADC)被广泛应用于许多应用场景中。一些应用场景之中，既要求高精度又要求高采样速度。使用多位ADC，可以实现高精度，如8位到12位的精度。
图1示出了ADC中的电容阵列。转换器101具有电容20、26、28的加权阵列，这些电容共享到比较器12的输入的电荷，当到比较器的+输入具有高于-输入的电压时，比较器12生成为1的数字位VCOMP。
控制器或定序器(未示出)控制开关16、18，开关16、18允许将各种电压切换到电容20、26、28的外板或底板。每个开关都可以单独控制。可使用逐次逼近程序(Successive-Approximation，SAroutine)来依次接通或切断较小的电容，以测试不同的数字值，从而查看哪个数字值最接近于模拟输入电压。
例如，可通过将所有开关16、18设置为将共模电压VCM连接到所有电容20、26、28的外板来初始化转换器101。也可通过均衡开关(未示出)将到比较器12的+和-输入线驱动到VCM。可以使用1:1的电阻分压器作为参考电压之间的中点，例如(Vrefp+Vrefn)/2)来生成VCM。
然后，在采样相位中，可通过开关16、18将真实模拟电压Vinp施加到内(顶)板连接到比较器12的+输入端的所有电容20、26的外板，而通过开关16、18将补充模拟电压Vinn施加到内板连接到比较器12的-输入端的所有电容20、28的外板。将VCM施加到比较器12的两个输入端。因此，将差分模拟输入电压采样到电容20、26、28的极板中。
接着，在评估相位期间，开关16、18将VCM驱动到所有输出板，但是逐次逼近程序依次测试较小电容时，使用参考电压而不是用VCM驱动。
例如，在对最高有效位(MSB)电容26、28进行测试时，上开关18将参考Vrefn连接到MSB电容26的外板，而下开关18将参考Vrefp连接到MSB电容28的外板。这种切换导致电荷共享和电荷在MSB电容26、28与比较器12的+和-输入线之间移位，这可能会翻转数字输出VCOMP。SA程序可以观察VCOMP的翻转，并且作为结果设置成清除逐次逼近寄存器(SAR)中的位。通过依次测试较小的电容20，SA程序可以用模拟输入电压的良好的近似填充SAR。
图2示出了现有技术的带有残差放大器的多级ADC。并非具有带有多位分辨率的单个转换器101，而是可以在多个级中使用多个转换器106、116。例如，并非具有12位的单个转换器101，而是第一转换器106可生成5个位(最高有效位，MSB)，而第二转换器116生成另外的8个位(最低有效位，LSB)。
输入电压VIN施加到第一转换器106，第一转换器106可以具有电容和开关的阵列，如转换器101(图1)所示的。第一转换器106使用SA程序来切换开关，直到找到最终代码并将其存储在第一SAR，SAR1 108中。
然后，图1中的比较器12的+输入端上的残余电压施加到残差放大器22的反相(-)输入端，并且经放大以将模拟电压输入驱动到第二转换器116。与转换器101一样，第二转换器116具有电容和开关的阵列，并使用SA程序来切换开关，直到找到最终代码并将其存储在第二SAR，SAR2 118中。
反馈电容104将残差放大器22的输出反馈到其反相(-)输入端，而残差放大器22的非反相(+)输入端连接到地。闭环增益为C1/C2>1，其中，C1是第一转换器106的电容，而C2是反馈电容104的电容。C1不随SAR1 108中的代码变化。
在实际电路中，在残差放大器22中存在较小的非零偏移误差，这可以通过连接在残差放大器22的非反相(+)输入端和地之间的偏移电压102来建模。该VOS误差可能是由残差放大器22中的不匹配引起的。由于VOS发生在残差放大器22的输入之前，所以该VOS误差会被放大残差放大器22的闭环增益，并施加到第二转换器116的输入端。当这个误差较大时，第二转换器116可能无法校正该误差。
例如，在残差放大器22的开环增益>>0(如60dB)时，那么残差放大器22的输出Vo可以近似等于：
Figure BDA0003830560190000031
其中，Vi是第一转换器106的量化噪声，并且VOSi,RA是残差放大器22的输入等效偏移电压或VOS，偏移电压102。
需要说明的是，如果C1/C2为4，并且VOSi,RA为[-10mV,+10mV]，则输出等效偏移电压将为[-50mV,+50mV]。在该示例中，这个值远远超出冗余度范围，因此需要第二转换器116来消除此类偏移电压。
通过第二转换器116进行校正以消除经残差放大器22放大的偏移通常在前端(foreground)执行，并且不能跟踪环境变化。并且，在实际应用中，第二转换器116中的校正范围可能需要为[-80mV,+80mV]，这将需要非常精确的DAC，如对于10b DAC为250uV LSB，这很难实现。残差放大器22的输出端上的漂移可能会大于[-10mV,+10mV]，这可能会超出冗余度范围，从而造成长期可靠性问题。
随着时间的推移，偏移VOS可能会发生变化，例如当电路变热时，或者随着电路老化。偏移VOS可能会随着工艺、电压和温度(PVT)发生变化。可取的是在偏移电压VOS中跟踪此类变化并校正这些偏移误差。
需要用于多级ADC中的残差放大器的偏移检测和校正电路。需要嵌入在残差放大器中的离散-时间偏移-补偿电路，以在高速和高分辨率流水线ADC中使用。需要一种随时间和状况跟踪偏移变化的残差放大器偏移校正器。需要在ADC转换期间操作的实时偏移校正器。
发明内容
本发明提供了一种带有嵌入式偏移校正器的多级模数转换器(ADC)，包括：第一ADC级，用于将模拟输入转换为表示所述模拟输入的模拟值的第一M个数字位，其中，M是至少3的整数，在将所述模拟输入量化为所述第一M个数字位之后，所述第一ADC级输出残差；具有第一输入的残差放大器，用于从所述第一ADC级接收所述残差并生成第一输出；连接在所述残差放大器的所述第一输入和所述第一输出之间的反馈电容；第二ADC级，用于将来自所述残差放大器的所述第一输出转换为表示来自所述残差放大器的所述第一输出的模拟值的第二N个数字位，其中，N是至少5的整数；用于存储偏移的偏移电容；偏移校正器，用于对所述残差放大器的所述第一输出进行滤波以生成存储在所述偏移电容上的经过滤波的偏移；以及连接在所述偏移电容和所述残差放大器的所述第一输入之间的偏移开关，所述偏移开关将存储在所述偏移电容上的所述偏移施加到所述第一输入。
本发明还提供了一种偏移校正多级模数转换器(ADC)，包括：具有模拟输入和开关式电容的第一模数转换器(ADC)级，用于量化所述模拟输入以生成表示所述模拟输入的M个最高有效位(MSB)，并在第一ADC的P输出和第一ADC的N输出上生成量化的残差；其中，M是至少3的整数；具有反相输入和非反相输入的残差放大器(RA)，用于生成RA的P输出和RA的N输出；连接在所述反相输入和所述RA的P输出之间的第一反馈电容；连接在所述非反相输入和所述RA的N输出之间的第二反馈电容第一级P开关，用于在放大相位期间将所述第一ADC的P输出连接到所述反相输入；第一级N开关，用于在所述放大相位期间将所述第一ADC的N输出连接到所述非反相输入；具有第二P输入和第二N输入的第二ADC级，用于将所述第二P输入和所述第二N输入之间的模拟差转换为第二N个数字位，其中，N是至少5的整数；第二级P开关，用于在所述放大相位期间将所述RA的P输出连接到所述第二P输入；第二级N开关，用于在所述放大相位期间将所述RA的N输出连接到所述第二N输入；以及偏移校正器，用于接收所述RA的P输出和所述RA的N输出，并对所述RA的P输出和所述RA的N输出进行滤波，以生成经过滤波的P误差和经过滤波的N误差；其中，将所述经过滤波的P误差加以存储并施加到所述残差放大器的所述反相输入，并将所述经过滤波的N误差加以存储并施加到所述残差放大器的所述非反相输入，以校正偏移误差。
本发明还提供了一种多级模数转换器(ADC)，包括：具有模拟输入和开关式电容的第一模数转换器(ADC)级，用于量化所述模拟输入以生成表示所述模拟输入的M个最高有效位(MSB)，并在第一ADC的P输出和第一ADC的N输出上生成量化的残差；其中，M是至少3的整数；具有反相输入和非反相输入的残差放大器(RA)，用于生成RA的P输出和RA的N输出；第一级P开关，用于在放大相位期间将所述第一ADC的P输出连接到所述反相输入；第一级N开关，用于在所述放大相位期间将所述第一ADC的N输出连接到所述非反相输入；具有第二P输入和第二N输入的第二ADC级，用于将所述第二P输入和所述第二N输入之间的模拟差转换为第二N个数字位，其中，N是至少5的整数；第二级P开关，用于在所述放大相位期间将所述RA的P输出连接到所述第二P输入；第二级N开关，用于在所述放大相位期间将所述RA的N输出连接到所述第二N输入；低通滤波器，用于接收所述RA的P输出和所述RA的N输出，并对所述RA的P输出和所述RA的N输出进行滤波，以生成经过滤波的P节点和经过滤波的N节点；放大器，用于接收所述经过滤波的P节点和所述经过滤波的N节点，并驱动P误差节点和N误差节点；具有P第一端子和P第二端子的P偏移电容；P偏移存储开关，用于在自动调零相位期间将所述P误差节点连接到所述第一P端子；P偏移开关，用于在所述放大相位期间将所述P第二端子连接到所述残差放大器的所述反相输入；具有N第一端子和N第二端子的N偏移电容；N偏移存储开关，用于在所述自动调零相位期间将所述N误差节点连接到所述N第一端子；N偏移开关，用于在所述放大相位期间将所述N第二端子连接到所述残差放大器的所述非反相输入；以及均衡开关，用于在所述自动调零相位期间将所述RA的P输出连接到所述RA的N输出。
附图说明
图1示出了现有技术的ADC中的电容阵列。
图2示出了现有技术的带有残差放大器的多级ADC。
图3示出了在各级之间的残差放大器中嵌入了偏移校正电路的单端多级流水线式ADC。
图4示出了在各级之间的残差放大器中嵌入了偏移校正电路的单端多级流水线式ADC的模型。
图5突出了在各级之间的残差放大器中嵌入了偏移校正电路的单端多级流水线式ADC的自动调零相位模型。
图6突出了在各级之间的残差放大器中嵌入了偏移校正电路的单端多级流水线式ADC的放大相位模型。
图7A-7B示出了低通滤波器的实施例。
图8更详细地示出了偏移校正器中的放大器。
图9示出了在各级之间的残差放大器中嵌入了偏移校正电路的单端多级流水线式ADC的不被加载(loading-free)的实施例。
图10示出了在各级之间的残差放大器中嵌入了偏移校正电路的全差分多级流水线式ADC。
图11更详细地示出了全差分偏移校正器。
图12A-12B示出了差分低通滤波器的实施例。
图13更详细地示出了偏移校正器中的差分放大器。
具体实施方式
本发明涉及ADC偏移校正中的改进。介绍以下描述是为了使得本领域技术人员能够制作和使用如在特定应用及其要求的上下文中所提供的本发明。对优选实施例的各种修改将对于本领域技术人员显而易见，并且在本文中定义的一般原理可应用于其它实施例。因此，不希望将本发明局限于示出和描述的特定实施例，而是将赋予其与本文中所公开的原理和新颖特征一致的最广泛范围。
图3示出了在各级之间的残差放大器中嵌入了偏移校正电路的单端多级流水线式ADC。第一转换器接收输入模拟电压VIN，并且具有由SAR1 108控制的第一电容阵列32和开关。比较器(未示出)将连接到第一电容阵列32中的开关式电容的电压VX与参考进行比较，以允许SA程序决定何时设置或清除SAR1 108中的位。SAR1 108中的位是数字输出的MSB，如5个MSB。
开关54在相位P2中闭合，以将VX连接到VI和残差放大器30的反相(-)输入端。开关56断开，并且残差放大器30的非反相(+)输入端接地。反馈电容36连接残差放大器30的输出端VO和其输入端VI。
开关62在相位P2期间闭合，以将残差放大器30的输出端VO连接到第二转换器的模拟输入端，第二转换器具有由SAR2 118控制的第二电容阵列34和开关。比较器(未示出)将连接到第二电容阵列34中的开关式电容的电压VY与参考进行比较，以允许SA程序决定何时设置或清除SAR2 118中的位。SAR2 118中的位是数字输出的LSB，如8个LSB。
开关58在相位P2期间将VY驱动到地，而开关60在相位P1期间将VO驱动到地。
通过偏移校正器200提供偏移检测和校正。残差放大器30的输出VO经低通滤波器40进行滤波，然后再经放大器42放大，以生成经过滤波的检测到的偏移，在相位P1期间，当开关38闭合时，将该经过滤波的检测到的偏移驱动到偏移电容44上，并且开关46闭合以将偏移电容44的后端子节点VC接地。在一些实施例中，放大器42可能具有4x到10x的闭环增益。
在相位P2期间，通过开关52将存储在节点VC处的偏移电容44上的偏移驱动到VI和残差放大器30的反相输入端。因此，将存储在偏移电容44上的经过滤波的检测到的偏移施加残差放大器30的(-)输入端，并且有效地将其从RA输入电压中减去。注意，在相位P2期间，来自第一电容阵列32的节点VX通过开关54连接，而节点VC则通过开关52连接，因此VC与VX组合。
在相位P2期间，开关48将偏移电容44的第一端子接地，以通过开关52驱动来自偏移电容44存储的经过滤波的偏移，从而与VX组合。
图4示出了在各级之间的残差放大器中嵌入了偏移校正电路的单端多级流水线式ADC的建模。将残差放大器30的实际偏移建模为由偏移电压发生器64生成的偏移电压VOS。偏移电压发生器64不是物理组件，而是用于电路仿真以说明来自各种物理源(如来自残差放大器30中的不匹配)的物理偏移和不匹配的建模组件。
当开关60闭合时，电阻35将VO连接到地。电阻35不是物理组件，而是表示开关60的有限的导通电阻(ON resistance)。
图5突出了在各级之间的残差放大器中嵌入了偏移校正电路的单端多级流水线式ADC的自动调零相位模型。相位P1是RA自动调零，其中，对残差放大器30进行均衡和复位。由于通过第一电容阵列32、SAR1 108、第二电容阵列34和SAR2 118执行模数转换，相位P1也是ADC转换相位。
在相位P1中，所有P2开关48、52、54、58、62均断开。所有P1开关38、46、56、60均闭合。开关56闭合以将残差放大器30的反相(-)和非反相(+)输入端连接在一起以使它们均衡。
开关38闭合以允许放大器42将经过滤波的检测到的偏移驱动到偏移电容44的第一端子，而开关46闭合以使偏移电容44的第二端子(节点VC)接地。因此，在自动调零相位P1期间，检测到偏移并将其存储到偏移电容44上。低通滤波器40在P1、P2的多个周期(比如数千个周期)上对残差放大器30的输出电压VO求平均。
开关60闭合以将残差放大器30的输出端VO驱动到地，从而由于电阻35的小电阻而使残差放大器30充当Gm跨导。残差放大器30在自动调零相位P1期间的输出电压VO可按下式给定：
Figure BDA0003830560190000091
其中，Gm是残差放大器30的增益，Ron是电阻35的电阻，并且VOSi,RA是残差放大器30的输入等效偏移电压或来自偏移电压发生器64的VOS。
低通滤波器40具有非常低的频率来检测VO的DC电压。在高速和低偏移下，残差放大器30的开环DC增益为Aos。因此，在带有电容C3的偏移电容44上采样的偏移电压V3由下式给定：
Figure BDA0003830560190000092
在较佳的电路设计中，可以获得相对于标称值变化+/-15％的相对恒定的GmRONAOS例如，可使用恒定的Gm偏置(即，IBIASαl/R)来获得在工艺、供应和温度上恒定的Gm，以使得Gm和AOS＝GmOS*R在PVT内可能都是平坦的。可以在CMOS工艺中使用薄膜电阻，以具有准确的电阻R。可以利用引导开关来设计开关的导通电阻RCN，以使得可以使导通电阻上的变化在PVT上较小。利用此类方法，可设计在PVT上具有较小变化的GmRONAOS以使偏移校正在变化时保持较低的漂移。
图6突出了在各级之间的残差放大器中嵌入了偏移校正电路的单端多级流水线式ADC的放大相位模型。相位P2是RA放大，其中，残差放大器30对其输入进行放大。相位P2也是ADC均衡相位，因为对第一电容阵列32和第二电容阵列34进行均衡并使其准备好在接下来的P1相位中进行模数转换。
在相位P2中，所有P2开关48、52、54、58、62均闭合。所有P1开关38、46、56、60均断开。在SAR1 108找到最接近的匹配之后，通过开关54将第一电容阵列32中的VX上的量化误差或残余电压传递到VI、即残差放大器30的反相(-)输入端。通过开关52从节点VC驱动存储在偏移电容44上的偏移，以使其在节点VI处与VX组合，并通过残差放大器30进行有效的相减。开关48闭合以将偏移电容44的第一端子驱动到地，从而通过偏移电容44将电荷从VC拉动到VI。开关38、46断开，以允许在VI上进行这种电荷转移或电荷共享。因此，将偏移电压施加到残差放大器30，以便从偏移校正器200进行偏移校正。
残差放大器30的输出端VO通过开关62连接到第二电容阵列34的模拟输入端，而第二电容阵列34中的组合节点VY通过开关58接地。
在相位P2期间，在开关60断开的情况下，残差放大器30充当增益为Aos的开环放大器。残差放大器30的输出电压Vo由下式给定：
Figure BDA0003830560190000101
其中，C1是由SAR1 108配置的第一电容阵列32的电容，C2是反馈电容36的电容，C3是偏移电容44的电容，并且C4是由SAR2 118配置的第二电容阵列34的电容。VQ，SAR1是SAR1108的量化噪声。
为了完美地补偿偏移电压，回路增益由下式给定：
Figure BDA0003830560190000111
因此，偏移校正器200中的放大器42由下式给定：
Figure BDA0003830560190000112
当放大器42作为适当的差分放大器实现时，它可具有k*2/GmRON的增益，其中，k是由1+(C1+C2)/C3给定的电容比。注意，1/2乘数占全差分电路中的一半电路。
图7A-7B示出了低通滤波器的实施例。在图7A中，示出了一阶低通滤波器40。电阻212连接在低通滤波器40的输入端和输出端之间，而电容214连接在低通滤波器40的输出端和地之间。一阶滤波器网络虽然简单，但是不如二阶滤波器网络有效。
在图7B中，示出了二阶低通滤波器40’。电阻212连接在低通滤波器40的输入端和内部节点之间，而电阻216连接在内部节点和低通滤波器40’的输出端之间。电容214连接在内部节点和地之间。电容218连接在低通滤波器40’的输出端和地之间。
虽然更加复杂，但是二阶低通滤波器40’能够比一阶低通滤波器40更加有效。在图3-6、图9的各种实施例中，二阶低通滤波器40’可以代替一阶低通滤波器40。
低通滤波器40用于感应DC偏移并拒绝输出VO的AC信号，因此低通滤波器40的带宽设计成对于高速ADC具有非常低的频率(例如，1MHz)。低通滤波器40还用于将带限噪声功率反馈到模拟输入端。二阶低通滤波器40’优选具有-40dB/decade的滚降(rolloff)。
图8更详细地示出了偏移校正器中的放大器。放大器42具有尾电流源240，它吸收来自n-通道晶体管234、236的来源的电流。电流镜像p-通道晶体管230、232的栅极连接在一起并连接到晶体管230的漏极以作为镜像电流源。晶体管230、234的漏极连接在一起并连接到晶体管230、232的栅极，而晶体管232、236的漏极连接在一起并驱动输出VOUT。
到放大器42的输入VINP施加到晶体管234的栅极，而固定偏置电压VB施加到晶体管236的栅极。p-通道晶体管230、232可以是长通道器件，而n-通道晶体管234、236可以是具有良好Gm的短通道快速器件。
图9示出了在各级之间的残差放大器中嵌入了偏移校正电路的单端多级流水线式ADC的不被加载的实施例。在该变化中，反馈开关67在相位P2期间闭合，以连接第二电容阵列34中的组合节点VY与到残差放大器30的输入VI。因此，在RA放大相位期间，VY被反馈，而不是像在图6中那样接地。这视为是一个不被加载配置，因为VY没有接地或以其它方式加载。
在残差放大器30中，不被加载架构可以使用更少的电流，以在放大相位期间具有更高的建立(settling)速度来经由残差放大器30将SAR1的量化噪声转移到SAR2。这可以使残差放大器30的电路实现更节能。
图10示出了在各级之间的残差放大器中嵌入了偏移校正电路的全差分多级流水线式ADC。差分模拟输入AINP、AINN施加到第一电容阵列32’，第一电容阵列32’具有由SAR1108切换的电容。AINP切换到连接至VXP的电容，而AINN切换到连接至VXN的电容。在相位P1期间，SA程序测试在第一电容阵列32’中切换不同电容的SAR1 108的不同位，直到找到与MSB最佳匹配的数字值。
开关54在相位P2期间闭合以将VXP连接到VIP和差分残差放大器30’的反相(-)输入端，并且开关55在相位P2期间也闭合以将VXN连接到VIN和差分残差放大器30’的非反相(+)输入端。反馈电容36连接残差放大器30’的-输入端VIP和+输出端VOP，而反馈电容37连接残差放大器30’的+输入端VIN和-输出端VON。
同样在放大相位P2期间，开关62、63闭合，以将VOP连接到AINP2，并将VON连接到AINN2。AINP2、AINN2是到第二电容阵列34’的差分模拟输入。AINP2切换到连接至VYP的电容，而AINN2切换到连接至VYN的电容。在相位P1期间，SA程序测试在第二电容阵列34’中切换不同电容的SAR2 118的不同位，直到找到与LSB最佳匹配的数字值。
差分偏移校正器202接收残差放大器30’的VOP、VON输出，对它们进行滤波，并存储偏移。然后，将存储的偏移施加到残差放大器30’的输入VIP、VIN，以减去偏移。偏移校正残差放大器580具有与残差放大器30’一起嵌入的偏移校正器202。
图11更详细地示出了全差分偏移校正器。差分残差放大器30’的差分输出VOP、VON经差分偏移校正器202中的低通滤波器19进行滤波，然后再经差分放大器43进行放大，以在其+和-输出端上生成经过滤波的检测到的偏移。
在相位P1期间，开关38、46闭合，以将差分放大器43的+输出端连接到偏移电容44的第一端子，而第二端子、即节点VCP接地。同样在相位P1期间，开关39、47闭合，以将差分放大器43的-输出端到偏移电容45的第一端子，而第二端子、即节点VCN接地。在相位P1期间，将经过低通滤波器19滤波的偏移驱动到偏移电容44、45上。
在相位P2期间，通过开关52将存储在VCP节点处的偏移电容44上的偏移驱动到VIP和残差放大器30’的反相输入端。并且，通过开关53将存储在VCN节点处的偏移电容45上的偏移驱动到VIN和残差放大器30’的非反相输入端。在相位P2期间，开关48将偏移电容44的第一端子接地，以通过开关52驱动来自偏移电容44的经过滤波的存储的偏移以使其在节点VIP处与VXP组合。类似地，在相位P2期间，开关49将偏移电容45的第一端子接地，以通过开关53驱动来自偏移电容45的经过滤波的存储的偏移以使其在VIN节点处与VXN组合。
由残差放大器30’生成的偏移仅在放大P2相位期间有效。在自动调零P1相位期间，残差放大器30被复位，并且低通滤波器19不应读取残差放大器30’的输出。在相位P1期间，开关17闭合以均衡VOP、VON，从而使得不会将错误偏移聚集到低通滤波器19中。可以在VIP、VIN之间放置类似的均衡开关(未示出)，以在相位P1期间进行均衡，或者可以在VIP、VIN中添加到VCM的开关。
图12A-12B示出了差分低通滤波器的实施例。在图12A中，示出了一阶差分低通滤波器19。电阻212连接在差分低通滤波器19的IP输入端和OP输出端之间，而电容214连接在差分低通滤波器19的OP输出端和ON输出端之间。电阻213连接在差分低通滤波器19的IN输入端和ON输出端之间。一阶滤波器网络虽然简单，但是不如二阶滤波器网络有效。
在图12B中，示出了二阶差分低通滤波器19’。电阻212连接在差分低通滤波器19的IP输入端和内部P节点之间，而电阻216连接在内部P节点和差分低通滤波器19’的OP输出端之间。
电阻213连接在差分低通滤波器19的IN输入端和内部N节点之间，而电阻217连接在内部N节点和差分低通滤波器19’的ON输出端之间。电容214连接在内部P节点和内部N节点之间。电容218连接在差分低通滤波器19’的OP输出端和ON输出端之间。
虽然更加复杂，但是二阶差分低通滤波器19’能够比一阶差分低通滤波器19更加有效。在诸如图11的各种实施例中，二阶差分低通滤波器19’可以替代一阶差分低通滤波器19。
图13更详细地示出了偏移校正器中的差分放大器。差分放大器43具有尾电流源240，它吸收来自n-通道晶体管234、236的来源的电流。电流镜像p-通道晶体管230、232将它们的栅极连接在一起以作为镜像电流源。电阻242、244串联在晶体管230、232的漏极之间，其中电阻242、244之间的中点节点驱动晶体管230、232的栅极。
晶体管230、234的漏极连接在一起以驱动VOUTN输出，而晶体管232、236的漏极连接在一起并驱动输出VOUTP。VOUTP、VOUTN形成差分输出，而VINP、VINN是差分输入。
到差分放大器43的输入VINP施加到晶体管234的栅极，而到差分放大器43的输入VINN施加到晶体管236的栅极。p-通道晶体管230、232可以是长通道器件，而n-通道晶体管234、236可以是具有良好Gm的短通道快速器件。电阻242、244可以是匹配良好的电阻，如薄膜电阻。
差分放大器43可以设计为感应放大器k*2/GmRON其中k是(C1+C2+C3)/C3。
差分放大器43的增益与下式有关：
AOS＝Gm1a，1bR1a，1b
其中，R1a,1b是每个电阻242、244的电阻，并且Gm1a,1b是每个晶体管234、236的增益。
使用偏移校正器200或差分偏移校正器202，可以将偏移减少多达75％。随着温度逐渐变化，低通滤波器40将对新的环境状况调整偏移，以允许ADC跟踪温度变化。类似地，当偏移随时间发生变化时，通过偏移校正器200来补偿电路的老化。
备选实施例
本申请人设想了若干个其它实施例。例如，可以在诸如核心参考缓冲器和所述多个ADC通道之间添加电平移位器。指配给电源和地的电压电平可以移位，以将供电范围的共模或中间定义为具有正和负电源端子的地，其中，负电源端子是旧地。
均衡可通过将P线和N线连接在一起的某个开关、或通过将P线和N线连接到固定电压(如地或VCM)的多个开关来执行。作为一个示例，VOP、VON之间的开关17也可以具有到VCM的额外开关。
ADC级的多种变化是可能的。到第一电容阵列32’的模拟输入AINP、AINN可分别连接到图1的VINP、VINN，并且开关62、63的输出可分别连接到图1的电路的实现第二电容阵列34’的另一个实例的VINP、VINN。到图1的比较器12的输入可以是第一电容阵列32’的组合节点VXP、VXN和第二电容阵列34’的组合节点VYP、VYN。这有时称为底板采样。
另一备选方案是顶板采样，其中，到第一电容阵列32’的模拟输入AINP、AINN可连接到组合节点VXP、VXN而到比较器12(图1)。图1的电路变为将AINP或VINP切换至到比较器12的上输入端的VXP，并将AINN或VINN切换至到比较器12的下输入端的VXN。通过顶板采样可以降低信号损耗，但是可能需要额外的校准。其它变化也是可能的。
虽然示出了开关式电容SAR ADC级，但是闪速-ADC级可以替代流水线-闪速ADC。混合型ADC可对于一个级具有闪速ADC，而对于另一个级具有SAR-ADC。虽然描述了具有5-位分辨率的第一电容阵列32和具有8-位分辨率的第二电容阵列34，但是也可以换成其它分辨率，如3-位/5-位、7-位/10-位等。可实现各种冗余度和校准。
虽然示出了具有SAR1 108、第一电容阵列32和SAR2 118、第二电容阵列34的两个级，但是可通过诸如让第二电容阵列34将它的残余电压输出到另一个残差放大器30、然后另一个残差放大器30驱动经第三SAR转换的第三电容阵列来添加更多级。偏移校正器200可以嵌入在每个残差放大器中，或者只嵌入在第一残差放大器而不嵌入在后续的残差放大器中。
虽然为了更好地理解原理和操作示出和描述了单端ADC，但是示出的差分ADC具有更好的匹配和噪声抑制。虽然示出了放大器42和差分放大器43的实施例，但是可以换成其它放大器电路和放大器类型。同样地，虽然示出了一阶和二阶低通滤波器40和差分低通滤波器19，但是可使用其它滤波器电路。可添加附加组件。残差放大器22和差分残差放大器30的许多电路实现也是可能的。偏移校正器200和差分偏移校正器202的变化也是可能的。使用偏移校正，可以使偏移电压降低70-90％。
诸如顶部、底部、向上、向下、上、下等的术语是相对的，而不意味着限制。可通过诸如交换+和-输入或输出或通过添加反相器来添加反相。虽然描述了具有相位P1和相位P2的简单的两相时钟计时方案，但是可以换成更复杂的时钟计时，并且可使用三个、四个或更多个相位。对于一些开关，时钟信号可能会延迟。可添加计时偏差。可在诸如图11中的VIN、VIP之间添加附加的均衡或偏置开关。虽然描述了模拟电压，但是也可以转换模拟电流，并且残差可以是残差电流。
虽然描述了n-通道金属-氧化物-半导体场效应晶体管(MOSFET)和p-通道晶体管，但是可以换成其它种类的晶体管，如双极NPN、PNP、Fin场效应晶体管(FinFET)或结FET(JFET)。
可以将电流源近似或实现为栅极和漏极连接在一起的晶体管、或耗尽型晶体管或本机晶体管。可使用自偏置或带隙参考电压。
可在各个节点处添加附加组件，如电阻、电容、电感、晶体管等，并且还可存在寄生组件。电路的启用和禁用可利用附加晶体管或以其它方式来实现。可添加通栅晶体管或传输门来进行隔离。可添加反相或额外的缓冲。电容可以并联连接在一起，以形成跨越若干个电容大小具有相同的边际或周边效应的更大电容。开关可以是n-通道晶体管、p-通道晶体管、或具有并行的n-通道和p-通道晶体管的传输门、或更复杂的电路(不管是无源还是有源、放大还是非放大)。
本发明的背景部分可包含关于本发明的问题或环境的背景信息，而不是描述他人的现有技术。因此，在背景部分中包含素材并不意味着申请人承认现有技术。
本文中描述的任何方法或过程都是机器实现或计算机实现的，并且打算由机器、计算机或其它装置来执行，而不是打算在没有此类机器协助的情况下仅仅由人来执行。产生的有形结果可包括在诸如计算机监视器、投影装置、音频生成装置和相关媒体装置的显示装置上的报告或其它机器生成的显示，并且可包括同样由机器生成的硬拷贝打印输出。其它机器的计算机控制是另一种有形结果。
描述的任何优点和好处可能不适用于本发明的所有实施例。当在权利要求要素中记载了词语“部件”时，申请人希望该权利要求要素归入35USC Sect.112第6段。通常，在词语“部件”之前有一个或多个词语的标签。在词语“部件”之前的这一个或多个词语是旨在易于引用权利要求要素而不是要传达结构限制的标签。此类部件加功能权利要求旨在不仅涵盖本文中描述的用于执行该功能的结构及其结构等效物，而且还涵盖等效结构。例如，尽管钉子和螺丝具有不同的结构，但是它们是等效结构，因为它们都执行紧固的功能。不使用词语“部件”的权利要求不打算归入35USC Sect.112第6段。信号通常是电子信号，但是也可以是光学信号，如可以通过光纤线路携带。
出于说明和描述的目的介绍了以上对本发明的实施例的描述。它不是要详尽或将本发明局限于公开的准确形式。鉴于以上教导，许多修改和变化都是可能的。希望本发明的范围不受本详细描述的限制，而是受本发明随附权利要求的限制。

Claims (20)

1.一种带有嵌入式偏移校正器的多级模数转换器(ADC)，包括：
第一ADC级，用于将模拟输入转换为表示所述模拟输入的模拟值的第一M个数字位，其中，M是至少3的整数，所述第一ADC级在将所述模拟输入量化为所述第一M个数字位之后输出残差；
具有第一输入的残差放大器，用于从所述第一ADC级接收所述残差并生成第一输出；
连接在所述残差放大器的所述第一输入和所述第一输出之间的反馈电容；
第二ADC级，用于将来自所述残差放大器的所述第一输出转换为表示来自所述残差放大器的所述第一输出的模拟值的第二N个数字位，其中，N是至少5的整数；
用于存储偏移的偏移电容；
偏移校正器，用于对所述残差放大器的所述第一输出进行滤波以生成存储在所述偏移电容上的经过滤波的偏移；以及
连接在所述偏移电容和所述残差放大器的所述第一输入之间的偏移开关，所述偏移开关将存储在所述偏移电容上的所述偏移施加到所述第一输入。
2.如权利要求1所述的带有嵌入式偏移校正器的多级ADC，其中，所述偏移校正器进一步包括：
低通滤波器，用于接收来自所述残差放大器的所述第一输出，并生成经过滤波的偏移；
偏移放大器，用于接收所述经过滤波的偏移并生成经过缓冲的偏移；
其中，所述偏移电容具有输入端子和输出端子；
偏移加载开关，用于将所述经过缓冲的偏移连接到所述偏移电容的所述输入端子；
其中，所述偏移开关连接到所述偏移电容的所述输出端子；
其中，所述偏移校正器进一步包括：
输入接地开关，用于将所述偏移电容的所述输入端子接地；
输出接地开关，用于将所述偏移电容的所述输出端子接地。
3.如权利要求2所述的带有嵌入式偏移校正器的多级ADC，进一步包括：
连接在所述第一ADC级的残差输出和所述第一输入之间的第一级开关，所述第一级开关用于将所述残差连接到所述残差放大器的所述第一输入；
连接在所述残差放大器的所述第一输出和所述第二ADC级之间的第二级开关，所述第二级开关用于将来自所述残差放大器的放大的残差输出连接到所述第二ADC级的模拟输入端。
4.如权利要求3所述的带有嵌入式偏移校正器的多级ADC，进一步包括：
在所述残差放大器的自动调零相位期间活动的第一相位时钟；
在所述残差放大器的所述自动调零相位期间不活动并且在所述残差放大器的放大相位期间活动的第二相位时钟；
其中，所述输出接地开关和所述偏移加载开关均进一步包括第一相位时钟输入，所述第一相位时钟输入接收所述第一相位时钟，并且在所述第一相位时钟活动时使开关闭合，并在所述第一相位时钟不活动时使开关断开；
其中，所述第一级开关、所述第二级开关、所述输入接地开关和所述偏移开关均进一步包括第二相位时钟输入，所述第二相位时钟输入接收所述第二相位时钟，并且在所述第二相位时钟活动时使开关闭合，并在所述第二相位时钟不活动时使开关断开。
5.如权利要求4所述的带有嵌入式偏移校正器的多级ADC，
其中，在所述自动调零相位期间：
所述残差放大器的所述第一输入和所述第一输出接地；
所述输出接地开关闭合，以使所述偏移电容的所述输出端子接地；并且
所述偏移加载开关闭合，以使所述经过缓冲的偏移连接到所述偏移电容的所述输入端子；并且
所述第一级开关、所述第二级开关、所述输入接地开关和所述偏移开关断开并阻止电流流动；
其中，在所述放大相位期间：
所述第一级开关、所述第二级开关、所述输入接地开关和所述偏移开关闭合并允许电流流动；
所述输出接地开关断开；并且
所述偏移加载开关断开，以使所述经过缓冲的偏移与所述偏移电容的所述输入端子断开连接。
6.如权利要求4所述的带有嵌入式偏移校正器的多级ADC，其中，所述残差放大器是差分放大器，并且进一步包括第二输入和第二输出，其中，所述第一输入和所述第二输出为反相，并且所述第二输入和所述第一输出为非反相；
其中，所述第一ADC级输出所述残差和补充残差；
其中，所述第二ADC级将来自所述残差放大器的所述第一输出和所述第二输出转换为所述第二N个数字位，进一步包括：
连接在所述残差放大器的所述第二输入和所述第二输出之间的第二反馈电容；
用于存储补充偏移的补充偏移电容；其中，所述偏移校正器对所述残差放大器的所述第一输出和所述第二输出进行滤波，以进一步生成存储在所述补充偏移电容上的经过滤波的补充偏移；
其中，所述偏移放大器进一步接收所述经过滤波的补充偏移，并生成经过缓冲的补充偏移；
连接在所述补充偏移电容和所述残差放大器的所述第二输入之间的补充偏移开关，所述补充偏移开关将存储在所述补充偏移电容上的所述补充偏移施加到所述第二输入。
7.如权利要求6所述的带有嵌入式偏移校正器的多级ADC，其中，所述补充偏移电容具有补充输入端子和补充输出端子；
补充偏移加载开关，用于将所述经过缓冲的补充偏移连接到所述补充偏移电容的所述补充输入端子；
其中，所述补充偏移开关连接到所述补充偏移电容的所述补充偏移输出端子。
8.如权利要求7所述的带有嵌入式偏移校正器的多级ADC，其中，所述补充偏移校正器进一步包括：
补充输入接地开关，用于将所述补充偏移电容的所述补充输入端子接地；
补充输出接地开关，用于将所述补充偏移电容的所述补充输出端子接地。
9.如权利要求8所述的带有嵌入式偏移校正器的多级ADC，进一步包括：
连接在所述第一ADC级的所述补充残差输出和所述第二输入之间的补充第一级开关，用于将所述补充残差连接到所述残差放大器的所述第二输入；
连接在所述残差放大器的所述第二输出和所述第二ADC级之间的补充第二级开关，用于将来自所述残差放大器的放大的补充残差输出连接到所述第二ADC级的补充模拟输入；
连接在所述残差放大器的所述第一输出和所述第二输出之间的均衡开关，用于在所述自动调零相位期间将所述第一输出连接到所述第二输出。
10.一种偏移校正多级模数转换器(ADC)，包括：
具有模拟输入和开关式电容的第一模数转换器(ADC)级，用于量化所述模拟输入以生成表示所述模拟输入的M个最高有效位(MSB)，并在第一ADC的P输出和第一ADC的N输出上生成量化的残差；
其中，M是至少3的整数；
具有反相输入和非反相输入的残差放大器(RA)，用于生成RA的P输出和RA的N输出；
连接在所述反相输入和所述RA的P输出之间的第一反馈电容；
连接在所述非反相输入和所述RA的N输出之间的第二反馈电容；
第一级P开关，用于在放大相位期间将所述第一ADC的P输出连接到所述反相输入；
第一级N开关，用于在所述放大相位期间将所述第一ADC的N输出连接到所述非反相输入；
具有第二P输入和第二N输入的第二ADC级，用于将所述第二P输入和所述第二N输入之间的模拟差转换为第二N个数字位，其中，N是至少5的整数；
第二级P开关，用于在所述放大相位期间将所述RA的P输出连接到所述第二P输入；
第二级N开关，用于在所述放大相位期间将所述RA的N输出连接到所述第二N输入；以及
偏移校正器，用于接收所述RA的P输出和所述RA的N输出，并对所述RA的P输出和所述RA的N输出进行滤波，以生成经过滤波的P误差和经过滤波的N误差；
其中，将所述经过滤波的P误差加以存储并施加到所述残差放大器的所述反相输入，并将所述经过滤波的N误差加以存储并施加到所述残差放大器的所述非反相输入，以校正偏移误差。
11.如权利要求10所述的偏移校正多级ADC，其中，所述偏移校正器进一步包括：
具有P第一端子和P第二端子的P偏移电容；
P偏移开关，用于在所述放大相位期间将所述P第二端子连接到所述残差放大器的所述反相输入；
P偏移存储开关，用于在自动调零相位期间将所述经过滤波的P误差连接到所述P第一端子；
具有N第一端子和N第二端子的N偏移电容；
N偏移开关，用于在所述放大相位期间将所述N第二端子连接到所述残差放大器的所述非反相输入；
N偏移存储开关，用于在所述自动调零相位期间将所述经过滤波的N误差连接到所述N第一端子。
12.如权利要求11所述的校正偏移多级ADC，进一步包括：
第一P接地开关，用于在所述放大相位期间将所述P第一端子接地；
第二P接地开关，用于在所述自动调零相位期间将所述P第二端子接地；
第一N接地开关，用于在所述放大相位期间将所述N第一端子接地；以及
第二N接地开关，用于在所述自动调零相位期间将所述N第二端子接地。
13.如权利要求11所述的校正偏移多级ADC，其中，所述偏移校正器进一步包括：
低通滤波器，用于接收所述RA的P输出和所述RA的N输出，并对所述RA的P输出和所述RA的N输出进行滤波，以生成经过滤波的P节点和经过滤波的N节点；
放大器，用于接收所述经过滤波的P节点和所述经过滤波的N节点，将P误差驱动到所述P第一端子以使其存储在所述P偏移电容上，并将N误差驱动到所述N第一端子以使其存储在所述N偏移电容上。
14.如权利要求13所述的偏移校正多级ADC，其中，所述低通滤波器具有所述自动调零相位和所述放大相位的至少100个周期的时间常数，
其中，所述低通滤波器具有长时间常数。
15.如权利要求14所述的偏移校正多级ADC，其中，所述低通滤波器是二阶滤波器。
16.如权利要求13所述的偏移校正多级ADC，进一步包括：
均衡开关，用于在所述自动调零相位期间将所述RA的P输出连接到所述RA的N输出。
17.如权利要求13所述的偏移校正多级ADC，其中，所述第一ADC级进一步包括第一逐次逼近寄存器(SAR)和由所述第一SAR中的位控制的加权电容和开关的第一电容阵列，其中，在所述残差放大器的所述自动调零相位期间执行逐次逼近程序，以调整所述第一SAR中的位，从而量化所述模拟输入；
其中，所述第二ADC级进一步包括第二SAR和由所述第二SAR中的位控制的加权电容和开关的第二电容阵列，其中，在所述残差放大器的所述自动调零相位期间执行逐次逼近程序，以在所述量化期间调整所述第二SAR中的位。
18.一种多级模数转换器(ADC)，包括：
具有模拟输入和开关式电容的第一模数转换器(ADC)级，用于量化所述模拟输入以生成表示所述模拟输入的M个最高有效位(MSB)，并在第一ADC的P输出和第一ADC的N输出上生成量化的残差；
其中，M是至少3的整数；
具有反相输入和非反相输入的残差放大器(RA)，用于生成RA的P输出和RA的N输出；
第一级P开关，用于在放大相位期间将所述第一ADC的P输出连接到所述反相输入；
第一级N开关，用于在所述放大相位期间将所述第一ADC的N输出连接到所述非反相输入；
具有第二P输入和第二N输入的第二ADC级，用于将所述第二P输入和所述第二N输入之间的模拟差转换为第二N个数字位，其中，N是至少5的整数；
第二级P开关，用于在所述放大相位期间将所述RA的P输出连接到所述第二P输入；
第二级N开关，用于在所述放大相位期间将所述RA的N输出连接到所述第二N输入；
低通滤波器，用于接收所述RA的P输出和所述RA的N输出，并对所述RA的P输出和所述RA的N输出进行滤波，以生成经过滤波的P节点和经过滤波的N节点；
放大器，用于接收所述经过滤波的P节点和所述经过滤波的N节点，并驱动P误差节点和N误差节点；
具有P第一端子和P第二端子的P偏移电容；
P偏移存储开关，用于在自动调零相位期间将所述P误差节点连接到所述第一P端子；
P偏移开关，用于在所述放大相位期间将所述P第二端子连接到所述残差放大器的所述反相输入；
具有N第一端子和N第二端子的N偏移电容；
N偏移存储开关，用于在所述自动调零相位期间将所述N误差节点连接到所述N第一端子；
N偏移开关，用于在所述放大相位期间将所述N第二端子连接到所述残差放大器的所述非反相输入；以及
均衡开关，用于在所述自动调零相位期间将所述RA的P输出连接到所述RA的N输出。
19.如权利要求18所述的多级ADC，进一步包括：
连接在所述反相输入和所述RA的P输出之间的第一反馈电容；
连接在所述非反相输入和所述RA的N输出之间的第二反馈电容；
第一P接地开关，用于在所述放大相位期间将所述P第一端子接地；
第二P接地开关，用于在所述自动调零相位期间将所述P第二端子接地；
第一N接地开关，用于在所述放大相位期间将所述N第一端子接地；以及
第二N接地开关，用于在所述自动调零相位期间将所述N第二端子接地。
20.如权利要求18所述的多级ADC，进一步包括：
连接在所述第二ADC级的第一模拟残差输出和所述反相输入之间的第一反馈电容；
连接在所述第二ADC级的第二模拟残差输出和所述非反相输入之间的第二反馈电容，
由此，以使所述多级ADC不被加载。
CN202211074990.4A 2022-04-09 2022-09-02 嵌入流水线式模数转换器（adc）的残差放大器中的离散-时间偏移校正电路 Pending CN115412095A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/717,061 2022-04-09
US17/717,061 US11855651B2 (en) 2022-04-09 2022-04-09 Discrete-time offset correction circuit embedded in a residue amplifier in a pipelined analog-to-digital converter (ADC)

Publications (1)

Publication Number Publication Date
CN115412095A true CN115412095A (zh) 2022-11-29

Family

ID=83505701

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211074990.4A Pending CN115412095A (zh) 2022-04-09 2022-09-02 嵌入流水线式模数转换器（adc）的残差放大器中的离散-时间偏移校正电路

Country Status (3)

Country Link
US (1) US11855651B2 (zh)
EP (1) EP4258554B1 (zh)
CN (1) CN115412095A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024119815A1 (zh) * 2022-12-06 2024-06-13 江苏谷泰微电子有限公司 一种基于差异差分放大器的二级逐次逼近模数转换器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103065686B (zh) 2006-03-21 2016-09-14 剑桥模拟技术有限公司 采样数据电路的偏移消除
US7764118B2 (en) 2008-09-11 2010-07-27 Analog Devices, Inc. Auto-correction feedback loop for offset and ripple suppression in a chopper-stabilized amplifier
US8232905B2 (en) * 2009-11-19 2012-07-31 Linear Technology Corporation Sequentially configured analog to digital converter
US8040264B2 (en) * 2010-03-04 2011-10-18 Analog Devices, Inc. Pipeline analog to digital converter and a residue amplifier for a pipeline analog to digital converter
US9231539B2 (en) 2013-03-06 2016-01-05 Analog Devices Global Amplifier, a residue amplifier, and an ADC including a residue amplifier
US9219492B1 (en) 2014-09-19 2015-12-22 Hong Kong Applied Science & Technology Research Institute Company, Limited Loading-free multi-stage SAR-assisted pipeline ADC that eliminates amplifier load by re-using second-stage switched capacitors as amplifier feedback capacitor
US11177821B1 (en) 2020-08-11 2021-11-16 Analog Devices, Inc. Analog-to-digital converter with auto-zeroing residue amplification circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024119815A1 (zh) * 2022-12-06 2024-06-13 江苏谷泰微电子有限公司 一种基于差异差分放大器的二级逐次逼近模数转换器

Also Published As

Publication number Publication date
US20230327679A1 (en) 2023-10-12
EP4258554B1 (en) 2024-09-04
EP4258554A1 (en) 2023-10-11
US11855651B2 (en) 2023-12-26

Similar Documents

Publication Publication Date Title
US8581770B2 (en) Zero-power sampling SAR ADC circuit and method
US7764215B2 (en) Multi-stage comparator with offset canceling capacitor across secondary differential inputs for high-speed low-gain compare and high-gain auto-zeroing
US8957794B2 (en) A/D converter and method for calibrating the same
US7741981B1 (en) Dual-use comparator/op amp for use as both a successive-approximation ADC and DAC
US5710563A (en) Pipeline analog to digital converter architecture with reduced mismatch error
US6573853B1 (en) High speed analog to digital converter
US7199745B2 (en) Successive approximation A/D converter provided with a sample-hold amplifier
US7224306B2 (en) Analog-to-digital converter in which settling time of amplifier circuit is reduced
US7525383B2 (en) Differential amplifier
US9654126B2 (en) Systems and methods for providing a pipelined analog-to-digital converter
US6031480A (en) Method and apparatus for implementing a pipelined A/D converter with inter-stage amplifiers having no common mode feedback circuitry
JP2006115003A (ja) サンプルホールド回路およびそれを用いたパイプラインａｄ変換器
WO2006041085A1 (ja) サンプルホールド回路およびそれを用いたパイプラインａｄ変換器
JP3340280B2 (ja) パイプライン型ａ／ｄコンバータ
US6756928B2 (en) Pseudo-differential amplifier and analog-to-digital converter using the same
US7764214B2 (en) Analog-to-digital converter for converting input analog signal into digital signal through multiple conversion processings
EP3570436A1 (en) Mismatch and reference common-mode offset insensitive single-ended switched capacitor gain stage with reduced capacitor mismatch sensitivity
CN115412095A (zh) 嵌入流水线式模数转换器（adc）的残差放大器中的离散-时间偏移校正电路
EP4258545A1 (en) Gain boosted class ab differential residue amplifier in a pipelined analog to digital converter (adc) using switched capacitor common mode feedback to eliminate tail current sources
US10574255B2 (en) Multiplying digital-to-analog conversion circuit
US10476513B1 (en) SAR ADC with high linearity
CN114759921A (zh) 用于多通道交替式模数转换器（adc）的使用源极跟随器的共源共栅a类差分参考缓冲器
JP2004080581A (ja) 電圧比較器、アナログ−デジタル変換器およびアナログ−デジタル変換回路
US20050038846A1 (en) Substraction circuit with a dummy digital to analog converter
JP2006121307A (ja) サンプルホールド回路又はそれを用いたａｄ変換器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination