JP3859572B2 - 可変ゲインアンプおよびフィルタ回路 - Google Patents
可変ゲインアンプおよびフィルタ回路 Download PDFInfo
- Publication number
- JP3859572B2 JP3859572B2 JP2002303034A JP2002303034A JP3859572B2 JP 3859572 B2 JP3859572 B2 JP 3859572B2 JP 2002303034 A JP2002303034 A JP 2002303034A JP 2002303034 A JP2002303034 A JP 2002303034A JP 3859572 B2 JP3859572 B2 JP 3859572B2
- Authority
- JP
- Japan
- Prior art keywords
- output node
- node pair
- voltage
- variable gain
- gain amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
この発明は可変ゲインアンプおよびフィルタ回路に関し、さらに詳しくは、1入力−多出力の可変ゲインアンプおよびこれを備えたフィルタ回路に関する。
【0002】
【従来の技術】
DVD用等のRead Channelシステムでは、ディスクからの生の信号を波形整形することによって信号を正しく読み取る技術が使用されている。この波形整形は、フィルタの零点の位置を調整することによって実現される場合が多い。このため、Read Channelシステムに用いられる波形整形用のフィルタには、ディスクからの信号に合わせて最適に波形整形を行うアダプティブな波形整形機能を持つことが求められる。アダプティブな波形整形を実現するために、フィルタは零点の位置を可変にできるような調整機能を持つ必要がある。
【0003】
図10は、零点の位置を調整することができる従来の2次バイカッドGMCフィルタの構成を示すブロック図である。図10に示すバイカッドGMCフィルタは、トランスコンダクタ71,72と、キャパシタ73,74と、アンプ75,76とを備える。アンプ75,76は、零点の位置を調整するためのアンプである。アンプ75は入力信号Vinを増幅せずに(×1倍)そのままトランスコンダクタ71へ出力する。アンプ76は入力信号VinをA倍に増幅してトランスコンダクタ72へ出力する。キャパシタ73,74の容量をC1,C2、フィルタの出力をVoutとすると図10に示すGMCフィルタの伝達関数は、
【数1】
となる。ここでsはラプラス変数である。また、フィルタの零点は、
gm/(C1×A)
となる。したがって、アンプ76のゲインAを調整することによってフィルタの零点の位置を調整することができる。
【0004】
なお、ここでは1次の零点を生成する場合について説明した。2次以上の零点を生成する場合には、図10に示したバイカッドGMCフィルタが縦続接続される。
【0005】
【発明が解決しようとする課題】
図10に示したGMCフィルタに用いられるアンプ75,76には、フィルタの帯域内で位相回転やゲインの劣化が少ない理想特性を持つことが要求されるため、高速な動作が必要とされる。そのためアンプ75,76の消費電力や回路面積が大きくなりがちである。
【0006】
また、フィルタの入力信号Vinはアンプ75,76によって分岐されてトランスコンダクタ71,72に入力される。アンプ75からの信号とアンプ76からの信号との遅延時間差は理想的にはゼロであることが望ましい。これらの信号間に遅延時間差がある場合には伝達関数はもはや(数1)に示したような形にはならず理想特性からずれてしまう。とくに群遅延特性のずれは甚大となる。図10に示したアンプ75とアンプ76とではゲインが異なるため信号遅延時間もずれやすい。この結果、フィルタの群遅延誤差が大きくなりやすい。
【0007】
この発明の目的は、回路面積を小さくすることができる可変ゲインアンプを提供することである。
【0008】
この発明のもう1つの目的は、群遅延誤差を小さくすることができるフィルタ回路を提供することである。
【0009】
【課題を解決するための手段および発明の効果】
この発明の1つの局面に従うと、可変ゲインアンプは、入力ノード対と、第1の出力ノード対と、電圧電流変換器と、複数の第1の抵抗と、第1の電流源と、第2の電流源と、第2の出力ノード対と、第3の出力ノード対と、スイッチ回路とを備える。
【0010】
入力ノード対は差動信号を受ける。電圧電流変換器は、入力ノード対の一方と他方との間の電圧に応じた差動電流を第1の出力ノード対に出力する。複数の第1の抵抗は、第1の出力ノード対の一方と他方との間に直列に接続される。第1の電流源は、電源電圧を受ける電源ノードと第1の出力ノード対の一方との間に接続される。第2の電流源は、電源ノードと第1の出力ノード対の他方との間に接続される。第2の出力ノード対は、第1の出力ノード対の電圧を受ける。スイッチ回路は、複数の第1の抵抗の相互接続ノードのうち一の相互接続ノードと第3の出力ノード対の一方とを接続し、複数の第1の抵抗の相互接続ノードのうち他の一の相互接続ノードと第3の出力ノード対の他方とを接続する。
【0011】
上記可変ゲインアンプでは、入力ノード対に与えられる差動信号が所定のゲイン(第1のゲイン)で増幅されて第2の出力ノード対から出力される。また、複数の第1の抵抗の相互接続ノードのうちスイッチ回路によって第3の出力ノード対に接続される一の相互接続ノードと他の一の相互接続ノードとの間の抵抗値に応じたゲイン(第2のゲイン)で上記差動信号が増幅されて第3の出力ノード対から出力される。スイッチ回路によって第3の出力ノード対に接続される一の相互接続ノードと他の一の相互接続ノードとを変えることによって第2のゲインを変えることができる。このように上記可変ゲインアンプは、第1のゲインのアンプと第2のゲイン(可変)のアンプとの2つの機能を兼ね備えている。したがって、第1のゲインのアンプと第2のゲインのアンプとを別個に設けた場合と比べて回路面積を小さくすることができる。これにより消費電力を小さくすることができる。
【0012】
また、第2の出力ノード対の電圧は複数の第1の抵抗の両端電圧であり、第3の出力ノード対の電圧は複数の第1の抵抗の中間電圧であるため、第2の出力ノード対の電圧の位相と第3の出力ノード対の電圧の位相とがそろっている。したがって、第1のゲインのアンプと第2のゲインのアンプとを別個に設けた場合と比べると、入力ノード対から第2の出力ノード対へのパスの信号遅延と入力ノード対から第3の出力ノード対へのパスの信号遅延との差が小さくなる。
【0013】
好ましくは、上記電圧電流変換器は、第1のトランジスタと、第2のトランジスタと、第3の電流源と、第4の電流源と、第2の抵抗とを含む。
【0014】
第1のトランジスタは、第1の出力ノード対の一方と接地電圧を受ける接地ノードとの間に接続され、入力ノード対の一方の電圧をゲート機能端子に受ける。第2のトランジスタは、第1の出力ノード対の他方と接地ノードとの間に接続され、入力ノード対の他方の電圧をゲート機能端子に受ける。第3の電流源は、第1の出力ノード対の一方と接地ノードとの間に第1のトランジスタと直列に接続され、第1のトランジスタにバイアス電流を供給する。第4の電流源は、第1の出力ノード対の他方と接地ノードとの間に第2のトランジスタと直列に接続され、第2のトランジスタにバイアス電流を供給する。第2の抵抗は、第1のトランジスタのソース機能端子と第2のトランジスタのソース機能端子との間に接続される。
【0015】
ここでゲート機能端子は、第1および第2のトランジスタがMOSトランジスタの場合にはゲートに相当し、第1および第2のトランジスタがバイポーラトランジスタの場合にはベースに相当する。ドレイン機能端子は、第1および第2のトランジスタがMOSトランジスタの場合にはドレインに相当し、第1および第2のトランジスタがバイポーラトランジスタの場合にはコレクタに相当する。ソース機能端子は、第1および第2のトランジスタがMOSトランジスタの場合にはソースに相当し、第1および第2のトランジスタがバイポーラトランジスタの場合にはエミッタに相当する。ゲート機能端子、ドレイン機能端子、ソース機能端子の意味は、これ以降においても同様である。
【0016】
上記可変ゲインアンプでは、電流電圧変換器の出力電流/入力電圧の比が第2の抵抗で定まる。電圧電流変換器からの出力電流は複数の第1の抵抗によって電圧に再変換される。したがって、入力ノード対と第2の出力ノード対との間のゲイン(第1のゲイン)をほぼ第1の抵抗と第2の抵抗との比で決めることができる。また、複数の第1の抵抗の相互接続ノードのうちスイッチ回路によって第3の出力ノード対に接続される一の相互接続ノードと他の一の相互接続ノードとの間の抵抗値と第2の抵抗の抵抗値との比に応じたゲイン(第2のゲイン)で上記差動信号が増幅されて第3の出力ノード対から出力される。このため、ゲイン調整のための特別な回路を必要としない。この結果、回路規模を小さくすることができる。
【0017】
好ましくは、上記電圧電流変換器は、第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、第4のトランジスタとを含む。
【0018】
第1のトランジスタは、第1の出力ノード対の一方と接地電圧を受ける接地ノードとの間に接続され、入力ノード対の一方の電圧をゲート機能端子に受ける。第2のトランジスタは、第1の出力ノード対の他方と接地ノードとの間に接続され、入力ノード対の他方の電圧をゲート機能端子に受ける。第3のトランジスタは、第1の出力ノード対の一方と接地ノードとの間に第1のトランジスタと直列に接続され、所定のバイアスをゲート機能端子に受ける。第4のトランジスタは、第1の出力ノード対の他方と接地ノードとの間に第2のトランジスタと直列に接続され、所定のバイアスをゲート機能端子に受ける。
【0019】
上記可変ゲインアンプでは、電流電圧変換器が優れた線形性を持つという優位性が発揮される。このため広いダイナミックレンジを有することができ、大振幅の信号でも扱うことが可能になる。また、第3および第4のトランジスタのゲート機能端子に与えるバイアスの値を変えることによっても可変ゲインアンプのゲインを可変にできる。
【0020】
好ましくは、上記スイッチ回路は複数の第1のスイッチ素子を含む。複数の第1のスイッチ素子は、複数の第1の抵抗の相互接続ノードに対応して設けられる。複数の第1のスイッチ素子の各々は、対応する相互接続ノードと第3の出力ノード対の一方または他方とを接続/非接続にする。
【0021】
上記可変ゲインアンプでは、複数の第1の抵抗の相互接続ノードのうち第3の出力ノード対の一方に接続すべき一の相互接続ノードに対応する第1のスイッチ素子がオンになり、当該一の相互接続ノードと第3の出力ノード対の一方とが接続される。また、複数の第1の抵抗の相互接続ノードのうち第3の出力ノード対の他方に接続すべき他の一の相互接続ノードに対応する第1のスイッチ素子がオンになり、当該他の一の相互接続ノードと第3の出力ノード対の他方とが接続される。
【0022】
好ましくは、上記可変ゲインアンプは、第2のスイッチ素子と、第3のスイッチ素子とをさらに備える。第2のスイッチ素子は、第1の出力ノード対の一方と第2の出力ノード対の一方との間に導通状態で接続される。第3のスイッチ素子は、第1の出力ノード対の他方と第2の出力ノード対の他方との間に導通状態で接続される。
【0023】
上記可変ゲインアンプでは、第2のスイッチ素子と第3のスイッチ素子とを設けたため、第2の出力ノード対の負荷と第3の出力ノード対の負荷との差を小さくすることができる。これにより、入力ノード対から第2の出力ノード対へのパスの信号遅延と入力ノード対から第3の出力ノード対へのパスの信号遅延との差をさらに小さくすることができる。
【0024】
好ましくは、上記可変ゲインアンプは、第1のキャパシタと、第2のキャパシタとをさらに備える。第1のキャパシタは、第2の出力ノード対の一方と接地電圧を受ける接地ノードとの間に接続される。第2のキャパシタは、第2の出力ノード対の他方と接地ノードとの間に接続される。
【0025】
好ましくは、上記可変ゲインアンプは、第1のキャパシタと、第2のキャパシタとをさらに備える。第1のキャパシタは、第3の出力ノード対の一方と接地電圧を受ける接地ノードとの間に接続される。第2のキャパシタは、第3の出力ノード対の他方と接地ノードとの間に接続される。
【0026】
上記可変ゲインアンプでは、第1のキャパシタと第2のキャパシタとを設けたため、第2の出力ノード対に接続される負荷容量と第3の出力ノード対に接続される負荷容量との差を小さくすることができる。これにより、入力ノード対から第2の出力ノード対へのパスの信号遅延と入力ノード対から第3の出力ノード対へのパスの信号遅延との差をさらに小さくすることができる。
【0027】
この発明のもう1つの局面に従うと、フィルタ回路は、複数のトランスコンダクタと複数のキャパシタとを有するGMCフィルタ回路である。複数のキャパシタは複数のトランスコンダクタに対応して設けらる。複数のキャパシタの各々は、対応するトランスコンダクタの出力ノードと接地電圧を受ける接地ノードとの間に接続される。上記フィルタ回路は、上記可変ゲインアンプをさらに備える。上記複数のトランスコンダクタは、第1のトランスコンダクタと、第2のトランスコンダクタとを含む。第1のトランスコンダクタは、上記可変ゲインアンプの第2の出力ノード対の電圧を入力に受ける。第2のトランスコンダクタは、上記可変ゲインアンプの第3の出力ノード対の電圧を入力に受ける。
【0028】
上記フィルタ回路では、零点の位置を調整するためのアンプとして上記可変ゲインアンプを用いているため、従来のフィルタ回路と比べて回路面積を小さくすることができる。
【0029】
また、上記可変ゲインアンプでは、入力ノード対から第2の出力ノード対へのパスの信号遅延と入力ノード対から第3の出力ノード対へのパスの信号遅延との差が小さい。したがって、フィルタの特性劣化、とくに群遅延劣化を小さく抑えることができる。
【0030】
好ましくは、上記可変ゲインアンプの入力ノード対の一方は、上記フィルタ回路への差動入力信号の一方を受ける。上記可変ゲインアンプの入力ノード対の他方は、上記フィルタ回路への差動入力信号の他方を受ける。
【0031】
好ましくは、上記複数のトランスコンダクタは、第3のトランスコンダクタを含む。上記可変ゲインアンプの入力ノード対の一方は、第3のトランスコンダクタの差動出力信号の一方を受ける。上記可変ゲインアンプの入力ノード対の他方は、第3のトランスコンダクタの差動出力信号の他方を受ける。
【0032】
この発明のさらにもう1つの局面に従うと、可変ゲインアンプは、入力ノード対と、第1の出力ノード対と、電圧電流変換器と、複数の第1の抵抗と、第1の電流源と、第2の電流源と、第2の出力ノード対と、複数の第3の出力ノード対と、複数のスイッチ回路とを備える。
【0033】
入力ノード対は差動信号を受ける。電圧電流変換器は、入力ノード対の一方と他方との間の電圧に応じた差動電流を第1の出力ノード対に出力する。複数の第1の抵抗は、第1の出力ノード対の一方と他方との間に直列に接続される。第1の電流源は、電源電圧を受ける電源ノードと第1の出力ノード対の一方との間に接続される。第2の電流源は、電源ノードと第1の出力ノード対の他方との間に接続される。第2の出力ノード対は、第1の出力ノード対の電圧を受ける。複数のスイッチ回路は、複数の第3の出力ノード対に対応して設けられる。複数のスイッチ回路の各々は、対応する第3の出力ノード対の一方と 複数の第1の抵抗の相互接続ノードのうち一の相互接続ノードとを接続し、対応する第3の出力ノード対の他方と 複数の第1の抵抗の相互接続ノードのうち他の一の相互接続ノードとを接続する。
【0034】
上記可変ゲインアンプでは、入力ノード対に与えられる差動信号が所定のゲイン(第1のゲイン)で増幅されて第2の出力ノード対から出力される。また、複数の第1の抵抗の相互接続ノードのうち各スイッチ回路に対応する第3の出力ノード対に当該スイッチ回路によって接続される一の相互接続ノードと他の一の相互接続ノードとの間の抵抗値に応じたゲイン(第2のゲイン)で上記差動信号が増幅され、当該スイッチ回路に対応する第3の出力ノード対から出力される。各スイッチ回路によって対応する第3の出力ノード対に接続される一の相互接続ノードおよび/または他の一の相互接続ノードを変えることによって第2のゲインを変えることができる。このように上記可変ゲインアンプは、第1のゲインのアンプと第2ゲイン(可変)の複数のアンプとの機能を兼ね備えている。したがって、第1のゲインのアンプと第2のゲインの複数のアンプとをそれぞれ別個に設けた場合と比べて回路面積を小さくすることができる。これにより消費電力を小さくすることができる。
【0035】
また、第2の出力ノード対の電圧は複数の第1の抵抗の両端電圧であり、複数の第3の出力ノード対の電圧は複数の第1の抵抗の中間電圧であるため、第2の出力ノード対の電圧の位相と複数の第3の出力ノード対の電圧の位相とがそろっている。したがって、第1のゲインのアンプと第2のゲインの複数のアンプとをそれぞれ別個に設けた場合と比べると、入力ノード対から第2の出力ノード対へのパスおよび入力ノード対から複数の第3の出力ノード対の各々へのパスにおける信号遅延の差が小さくなる。
【0036】
好ましくは、上記電圧電流変換器は、第1のトランジスタと、第2のトランジスタと、第3の電流源と、第4の電流源と、第2の抵抗とを含む。
【0037】
第1のトランジスタは、第1の出力ノード対の一方と接地電圧を受ける接地ノードとの間に接続され、入力ノード対の一方の電圧をゲート機能端子に受ける。第2のトランジスタは、第1の出力ノード対の他方と接地ノードとの間に接続され、入力ノード対の他方の電圧をゲート機能端子に受ける。第3の電流源は、第1の出力ノード対の一方と接地ノードとの間に第1のトランジスタと直列に接続され、第1のトランジスタにバイアス電流を供給する。第4の電流源は、第1の出力ノード対の他方と接地ノードとの間に第2のトランジスタと直列に接続され、第2のトランジスタにバイアス電流を供給する。第2の抵抗は、第1のトランジスタのソース機能端子と第2のトランジスタのソース機能端子との間に接続される。
【0038】
好ましくは、上記電圧電流変換器は、第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、第4のトランジスタとを含む。
【0039】
第1のトランジスタは、第1の出力ノード対の一方と接地電圧を受ける接地ノードとの間に接続され、入力ノード対の一方の電圧をゲート機能端子に受ける。第2のトランジスタは、第1の出力ノード対の他方と接地ノードとの間に接続され、入力ノード対の他方の電圧をゲート機能端子に受ける。第3のトランジスタは、第1の出力ノード対の一方と接地ノードとの間に第1のトランジスタと直列に接続され、所定のバイアスをゲート機能端子に受ける。第4のトランジスタは、第1の出力ノード対の他方と接地ノードとの間に第2のトランジスタと直列に接続され、所定のバイアスをゲート機能端子に受ける。
【0040】
好ましくは、上記複数のスイッチ回路の各々は、複数の第1のスイッチ素子を含む。複数の第1のスイッチ素子は、複数の第1の抵抗の相互接続ノードに対応して設けられる。複数の第1のスイッチ素子の各々は、対応する第3の出力ノード対の一方または他方と 対応する相互接続ノードとを接続/非接続にする。
【0041】
上記可変ゲインアンプにおける各スイッチ回路では、複数の第1の抵抗の相互接続ノードのうち当該スイッチ回路に対応する第3の出力ノード対の一方に接続すべき一の相互接続ノードに対応する第1のスイッチ素子がオンになり、当該一の相互接続ノードと当該第3の出力ノード対の一方とが接続される。また、上記第3の出力ノード対の他方に接続すべき他の一の相互接続ノードに対応する第1のスイッチ素子がオンになり、当該他の一の相互接続ノードと上記第3の出力ノード対の他方とが接続される。
【0042】
好ましくは、上記可変ゲインアンプは、第2のスイッチ素子と、第3のスイッチ素子とをさらに備える。第2のスイッチ素子は、第1の出力ノード対の一方と第2の出力ノード対の一方との間に導通状態で接続される。第3のスイッチ素子は、第1の出力ノード対の他方と第2の出力ノード対の他方との間に導通状態で接続される。
【0043】
上記可変ゲインアンプでは、第2のスイッチ素子と第3のスイッチ素子とを設けたため、第2の出力ノード対の負荷と複数の第3の出力ノード対の各々の負荷との差を小さくすることができる。これにより、入力ノード対から第2の出力ノード対へのパスの信号遅延と入力ノード対から複数の第3の出力ノード対の各々へのパスの信号遅延との差をさらに小さくすることができる。
【0044】
好ましくは、上記可変ゲインアンプは、第1のキャパシタと、第2のキャパシタとをさらに備える。第1のキャパシタは、第2の出力ノード対の一方と接地電圧を受ける接地ノードとの間に接続される。第2のキャパシタは、第2の出力ノード対の他方と接地ノードとの間に接続される。
【0045】
好ましくは、上記可変ゲインアンプは、複数の第1のキャパシタと、複数の第2のキャパシタとをさらに備える。複数の第1のキャパシタは、複数の第3の出力ノード対の一方に対応して設けられる。複数の第2のキャパシタは、複数の第3の出力ノード対の他方に対応して設けられる。複数の第1のキャパシタの各々は、対応する第3の出力ノード対の一方と接地電圧を受ける接地ノードとの間に接続される。複数の第2のキャパシタの各々は、対応する第3の出力ノードの他方と接地ノードとの間に接続される。
【0046】
上記可変ゲインアンプでは、第1のキャパシタと第2のキャパシタとを設けたため、第2の出力ノード対に接続される負荷容量と第3の出力ノード対に接続される負荷容量との差を小さくすることができる。これにより、入力ノード対から第2の出力ノード対へのパスの信号遅延と入力ノード対から第3の出力ノード対へのパスの信号遅延との差をさらに小さくすることができる。
【0047】
この発明のさらにもう1つの局面に従うと、フィルタ回路は、複数のトランスコンダクタと複数のキャパシタとを有するGMCフィルタ回路である。複数のキャパシタは、複数のトランスコンダクタに対応して設けられる。複数のキャパシタの各々は、対応するトランスコンダクタの出力ノードと接地電圧を受ける接地ノードとの間に接続される。上記フィルタ回路は、上記可変ゲインアンプをさらに備える。複数のトランスコンダクタは、第1のトランスコンダクタと、複数の第2のトランスコンダクタとを含む。第1のトランスコンダクタは、上記可変ゲインアンプの第2の出力ノード対の電圧を入力に受ける。複数の第2のトランスコンダクタは、上記可変ゲインアンプの複数の第3の出力ノード対に対応する。複数の第2のトランスコンダクタの各々は、上記可変ゲインアンプの複数の第3の出力ノード対のうち対応する第3の出力ノード対の電圧を入力に受ける。
【0048】
上記フィルタ回路では、零点の位置を調整するためのアンプとして上記可変ゲインアンプを用いているため、従来のフィルタ回路と比べて回路面積を小さくすることができる。
【0049】
また、上記可変ゲインアンプでは、入力ノード対から第2の出力ノード対へのパスおよび入力ノード対から複数の第3の出力ノード対の各々へのパスにおける信号遅延の差が小さい。したがって、フィルタの特性劣化、とくに群遅延劣化を小さく抑えることができる。
【0050】
好ましくは、上記可変ゲインアンプの入力ノード対の一方は、上記フィルタ回路への差動入力信号の一方を受ける。上記可変ゲインアンプの入力ノード対の他方は、上記フィルタ回路への差動入力信号の他方を受ける。
【0051】
好ましくは、上記複数のトランスコンダクタは、第3のトランスコンダクタを含む。上記可変ゲインアンプの入力ノード対の一方は、第3のトランスコンダクタの差動出力信号の一方を受ける。上記可変ゲインアンプの入力ノード対の他方は、第3のトランスコンダクタの差動出力信号の他方を受ける。
【0052】
【発明の実施の形態】
以下、この発明の実施の形態を図面を参照して詳しく説明する。なお、図中同一または相当部分には同一の符号を付し、その説明は繰り返さない。
【0053】
(第1の実施形態)
<可変ゲインアンプの構成>
第1の実施形態による可変ゲインアンプの構成を図1に示す。図1に示す可変ゲインアンプは1入力−2出力のアンプである。また、この可変ゲインアンプは差動構成であり、入力出力ともに正負双方の信号を持っている。図1に示す可変ゲインアンプは、電圧電流変換器100と、電流源3,5と、抵抗8〜14と、スイッチ素子SW1〜SW6と、入力ノード対(N3,N4)と、出力ノード対(N01,N02),(N11,N12),(N21,N22)とを備える。
【0054】
入力ノード対(N3,N4)には差動入力信号(Vin+,Vin−)が与えられる。
【0055】
電圧電流変換器100は、入力ノードN3と入力ノードN4との間の電圧に応じた差動電流を出力ノード対(N01,N02)に出力する。
【0056】
抵抗8〜14は、出力ノードN02と出力ノードN01との間に直列に接続される。抵抗8〜14の直列抵抗値はR2である。
【0057】
電流源3は、電源ノードN1と出力ノードN02との間に接続される。電源ノードN1は電源電圧を受ける。電流源5は、電源ノードN1と出力ノードN01との間に接続される。
【0058】
出力ノード対(N11,N12)は出力ノード対(N01,N02)の電圧を受ける。出力ノード対(N11,N12)の電圧は差動出力信号(V1+,V1−)として出力される。
【0059】
スイッチ素子SW1は、抵抗8,9の相互接続ノードN101と出力ノードN22との間に接続され、制御信号S1に応答してオン/オフする。スイッチ素子SW2は、抵抗9,10の相互接続ノードN102と出力ノードN22との間に接続され、制御信号S2に応答してオン/オフする。スイッチ素子SW3は、抵抗10,11の相互接続ノードN103と出力ノードN22との間に接続され、制御信号S3に応答してオン/オフする。スイッチ素子SW4は、抵抗11,12の相互接続ノードN104と出力ノードN21との間に接続され、制御信号S3に応答してオン/オフする。スイッチ素子SW5は、抵抗12,13の相互接続ノードN105と出力ノードN21との間に接続され、制御信号S2に応答してオン/オフする。スイッチ素子SW6は、抵抗13,14の相互接続ノードN106と出力ノードN21との間に接続され、制御信号S1に応答してオン/オフする。スイッチ素子SW1−SW6によってスイッチ回路が構成される。
【0060】
出力ノード対(N21,N22)の電圧は差動出力信号(V2+,V2−)として出力される。
【0061】
<可変ゲインアンプの動作>
次に、以上のように構成された可変ゲインアンプの動作について説明する。
【0062】
入力ノード対(N3,N4)に入力された差動信号(Vin+,Vin−)は内部の回路で増幅され、出力ノード対(N11,N12)および(N21,N22)から出力される。
【0063】
電圧電流変換器100は、入力ノード対(N3,N4)にかかる電圧(Vin+,Vin−)をそれに比例する電流に変換する。この電流は、抵抗列8〜14へと流入され、ここで再び電流から電圧へ変換される。
【0064】
このような簡単な仕組みで回路は動作する。結果として抵抗列8〜14の両端に印加される電圧V1は、
となる。ここで、GMは電圧電流変換器100の電圧電流変換比であり、R2は抵抗8〜14の直列抵抗値である。
【0065】
R2×GMの値が1となるようにすれば(式11)は、ゲインが1の増幅器の入出力関係を表す式となる。すなわち、入力ノード対(N3,N4)と出力ノード対(N11,N12)との関係ではゲインが1のアンプとなる。
【0066】
出力ノードN21は、スイッチ素子SW4〜SW6を介して相互接続ノードN104〜N106に接続される。また、出力ノードN22は、スイッチ素子SW1〜SW3を介して相互接続ノードN101〜N103に接続される。スイッチ素子(SW1,SW6),(SW2,SW5),(SW3,SW4)はそれぞれ対になっており制御信号S1〜S3に応答してオン/オフする。制御信号S1〜S3のうちのいずれか1つが活性化され、対応する2つのスイッチ素子がオンになる。これにより、相互接続ノードN104〜N106のうち1つと出力ノードN21とが接続され、相互接続ノードN101〜N103のうち1つと出力ノードN22とが接続される。たとえば制御信号S1を活性化し制御信号S2,S3を不活性化したときには、スイッチ素子SW1,SW6がオンになり、スイッチ素子SW2〜SW5がオフになる。この結果、相互接続ノードN106と出力ノードN21とが接続され、相互接続ノードN101と出力ノードN22とが接続される。相互接続ノードN102〜N105と出力ノードN22,N21とは非接続状態である。そして出力ノード対(N21,N22)に接続された相互接続ノードの電圧が差動出力信号(V2+,V2−)として出力される。この仕組みにより、
(V2+)−(V2−)={(V1+)−(V1−)}×R3/R2・・・(式12)
となる。
【0067】
ここで、R3は、出力ノード対(N21,N22)に接続された相互接続ノード間の抵抗値であり、制御信号S1〜S3のうち活性化される制御信号に応じて変わる。たとえば、上述のとおり制御信号S1を活性化し制御信号S2,S3を不活性化したときには相互接続ノードN106,N101が出力ノードN21,N22に接続される。したがって、このときのR3の値は相互接続ノードN101と相互接続ノードN106との間の抵抗9〜13の直列抵抗値となる。
【0068】
ここで再び、R2×GMの値が1となるようにすると、出力ノード対(N21,N22)は、ゲインがR3/R2(=A)のアンプの出力となる。そしてR3の値は、スイッチ素子SW1〜SW6のオン/オフを制御することによってデジタル的に制御可能である。つまり出力ノード対(N21,N22)は、デジタル的にゲインAを変えることができる可変ゲインアンプの出力となる。
【0069】
以上のように、図1に示した可変ゲインアンプは非常に簡単な構成であり、かつ、1倍のゲインのアンプとゲインをデジタル的に制御できる可変ゲインアンプとの2つの機能を兼ね備えている。
【0070】
<電圧電流変換器100の例1>
電圧電流変換器100の一例を図2に示す。図2に示す電圧電流変換器100は、NチャネルMOSトランジスタ1,2と、電流源4,6と、抵抗7とを備える。
【0071】
NチャネルMOSトランジスタ1および電流源4は、出力ノードN02と接地ノードN2との間に直列に接続される。接地ノードN2は接地電圧を受ける。NチャネルMOSトランジスタ1のゲートには、入力ノードN3に与えられる信号(Vin+)が与えられる。電流源4は、NチャネルMOSトランジスタ1にバイアス電流を供給する。
【0072】
NチャネルMOSトランジスタ2および電流源6は、出力ノードN01と接地ノードN2との間に直列に接続される。NチャネルMOSトランジスタ2のゲートには、入力ノードN4に与えられる信号(Vin−)が与えられる。電流源6は、NチャネルMOSトランジスタ2にバイアス電流を供給する。
【0073】
抵抗7は、NチャネルMOSトランジスタ1のソースとNチャネルMOSトランジスタ2のソースとの間に接続される。抵抗7は抵抗値R1を有する。
【0074】
NチャネルMOSトランジスタ1,2はソースフォロワの役割を果たしており、入力ノード対(N3,N4)にかかる電圧(Vin+,Vin−)をそのまま抵抗7の両端に印加する。抵抗7の両端に印加された電圧は抵抗7の抵抗値R1によって電流に変換され、NチャネルMOSトランジスタ1,2を通過して出力ノード対(N01,N02)から出力される。電流電圧変換比GMは、
GM=1/(R1+2/gm)・・・(式13)
となる。ここで、gmはNチャネルMOSトランジスタ1,2のgm値である。したがって、抵抗列8〜14の両端に印可される電圧V1は、
となる。ここでR1は抵抗7の抵抗値、R2は抵抗8〜14の直列抵抗値である。R2/(R1+2/gm)の値が1となるようにすれば(式14)は、ゲインが1の増幅器の入出力関係を表す式となる。すなわち、入力ノード対(N3,N4)と出力ノード対(N11,N12)との関係ではゲインが1のアンプとなる。また、式12に示したように、出力ノード対(N21,N22)は、ゲインがR3/R2(=A)のアンプの出力となる。
【0075】
<電圧電流変換器100の例2>
電圧電流変換器100の別の一例を図3に示す。図3に示す電圧電流変換器100は、NチャネルMOSトランジスタ101〜104を備える。
【0076】
NチャネルMOSトランジスタ101,103は、出力ノードN02と接地ノードN2との間に直列に接続される。NチャネルMOSトランジスタ101のゲートには、入力ノードN3に与えられる信号(Vin+)が与えられる。NチャネルMOSトランジスタ103のゲートには所定のバイアスVbが与えられる。
【0077】
NチャネルMOSトランジスタ102,104は、出力ノードN01と接地ノードN2との間に直列に接続される。NチャネルMOSトランジスタ102のゲートには、入力ノードN4に与えられる信号(Vin−)が与えられる。NチャネルMOSトランジスタ104のゲートには所定のバイアスVbが与えられる。
【0078】
この電圧電流変換器100においては、NチャネルMOSトランジスタ101,102は非飽和領域で動作する。電圧電流変換器100のおよその電圧電流変換比GMは、
GM=gm2×Vds・・・(式15)
で与えられる。ここで、gm2は、NチャネルMOSトランジスタ101,102のトランスコンダクタンスである。Vdsは、NチャネルMOSトランジスタ101,102のドレインソース間電圧である。式15に示すように、Vdsの値を変えることによりGMの値を変えることができる。
【0079】
NチャネルMOSトランジスタ103,104はソースフォロワの役割を果たしており、バイアスVbからおよそ閾値電圧分下げた電圧にNチャネルMOSトランジスタ101,102のドレイン電圧を固定する。したがって、バイアスVbの値を変えることによりVdsを変えることができる。この結果、バイアスVbの値を変えることによりGM値を変えることができる。
【0080】
抵抗列8〜14の両端に印可される電圧V1は、
となる。R2/(gm2×Vds)の値が1となるようにすれば(式16)は、ゲインが1の増幅器の入出力関係を表す式となる。すなわち、入力ノード対(N3,N4)と出力ノード対(N11,N12)との関係ではゲインが1のアンプとなる。また、式12に示したように、出力ノード対(N21,N22)は、ゲインがR3/R2(=A)のアンプの出力となる。
【0081】
<GMCフィルタへの適用例>
図4は、図1に示した可変ゲインアンプを備えた2次バイカッドGMCフィルタの構成を示すブロック図である。なお、図4では図示を簡単にするためシングル構成の回路として示しているけれども、実際には各配線はプラス(+)側およびマイナス(−)側の信号から構成される1対の差動信号を表している。図4に示すGMCフィルタは、可変ゲインアンプ21と、トランスコンダクタ71,72と、キャパシタ73,74とを備える。可変ゲインアンプ21は、図1に示した可変ゲインアンプであり、差動入力信号Vinを1倍した差動出力信号V1とA倍(A=R3/R2)した差動出力信号V2とを出力する。トランスコンダクタ71,72は多入力のトランスコンダクタであり、各入力端子に入力される電圧に比例する電流の和をとり出力する。トランスコンダクタ71は、可変ゲインアンプ21からの出力電圧V1をgm倍したものとフィルタの出力電圧Voutをgm倍したものとの和の電流値の電流を出力する。キャパシタ73は、トランスコンダクタ71の出力ノードと接地ノードとの間に接続される。トランスコンダクタ71の出力電流はキャパシタ73を充放電することによって電圧に変換される。トランスコンダクタ72は、トランスコンダクタ71の出力電圧をgm倍したものと可変ゲインアンプ21からの出力電圧V2をgm倍したものとフィルタの出力電圧Voutをgm倍したものとの和の電流値の電流を出力する。キャパシタ74は、トランスコンダクタ72の出力ノードと接地ノードとの間に接続される。トランスコンダクタ72の出力電流はキャパシタ74を充放電することによって電圧に変換される。トランスコンダクタ72の出力電圧がフィルタの出力電圧Voutとなる。
【0082】
図1に示した可変ゲインアンプを使用すれば、従来の2次バイカッドGMCフィルタ(図10)を図4に示すような簡易な構成で実現できる。図4に示すGMCフィルタの伝達関数は(数1)に示したものと完全に一致し、図10に示した従来のGMCフィルタと同一特性を実現する。
【0083】
<効果>
この発明の第1の実施形態による可変ゲインアンプによれば以下のような効果が得られる。
【0084】
すなわち、1倍のゲインのアンプとしての機能とゲインをデジタル的に制御できる可変ゲインアンプとしての機能との2つの機能を兼ね備えているため、これら2つのアンプを別個に設けた場合と比べて回路面積を小さくすることができる。この結果消費電力を小さくすることができる。
【0085】
また、式12に示したように、入力ノード対(N3,N4)と出力ノード対(N21,N22)との間のゲイン(可変)がR3/R2の比で決まるため、当該ゲインの調整が簡単である。
【0086】
また、出力ノード対(N11,N12)からの出力電圧(V1+,V1−)および出力ノード対(N21,N22)からの出力電圧(V2+,V2−)は抵抗列8〜14の両端電圧および中間電圧であるため互いに位相がそろっている。したがって、1倍のゲインのアンプと可変ゲインアンプとを別個に設けた場合と比べて、入力ノード対(N3,N4)から出力ノード対(N11,N12)へのパスの信号遅延と入力ノード対(N3,N4)から出力ノード対(N21,N22)へのパスの信号遅延との差が小さくなる。ゆえに、第1の実施形態による可変ゲインアンプを用いたGMCフィルタでは、図10に示した従来のGMCフィルタに比べてフィルタの特性劣化、とくに群遅延劣化を小さく抑えることができる。
【0087】
ゲインをデジタル的に制御できるため、この可変ゲインアンプを用いたGMCフィルタは、後段に接続されるデジタルリードチャネルブロックとのインターフェースがよい。
【0088】
図2に示した電圧電流変換器100を用いた場合には、入力ノード対(N3,N4)と出力ノード対(N11,N12)との間のゲインがR2/(R1+2/gm)できまる。R1に対して2/gmが十分小さければ、本式はR2/R1と近似できる。これは、入力ノード対(N3,N4)と出力ノード対(N11,N12)との間のゲインが抵抗比により調整できることを意味する。したがって、余分なゲイン調整のしくみを設けることなく、入力ノード対(N3,N4)と出力ノード対(N11,N12)との間のゲインを設定することができる。なお、入力ノード対(N3,N4)と出力ノード対(N21,N22)との間のゲインについては上述のようにR3/R2の比で決まるため、当該ゲインの調整が簡単にできる。
【0089】
図3に示した電圧電流変換器100を用いた場合には、電圧電流変換器100の線形性が非常に高いという特徴により、可変ゲインアンプのダイナミックレンジを拡大できる。また、バイアスVbの値を変えることによりGMの値を可変にできるため、入力ノード対(N3,N4)と出力ノード対(N11,N12)との間のゲインも可変にできる。
【0090】
<変形例>
なお、ここでは入力差動対としてNチャネルMOSトランジスタ(1,2),(101,102)を用いたけれどもこれに代えてPチャネルMOSトランジスタあるいはバイポーラトランジスタを用いてもよい。
【0091】
また、電流源3〜6は、1つのMOSトランジスタで構成される単純な回路でも、複数のMOSトランジスタを縦積みにしたカスコード型の回路でも、さらには、定電流性を向上した別種の電流源でもよい。
【0092】
また、電流源3〜6の電流量をコモンモードフィードバック回路によって安定させることによって出力ノード対(N11,N12),(N21,N22)の中心電圧を一定に保つようにしてもよい。
【0093】
また、スイッチ素子SW1〜SW6は、NチャネルMOSトランジスタまたはPチャネルMOSトランジスタのような単純なスイッチでもCMOSスイッチでもよい。
【0094】
また、ここでは出力ノードN02と出力ノードN01との間に7個の抵抗8〜14を設け、これに応じて6個のスイッチ素子SW1〜SW6を設けた。ノードN02とノードN01との間に設ける抵抗およびこれに応じて設けられるスイッチ素子の数はこれに限られず、ゲインの調整の幅などに応じて適宜変更してもよい。
【0095】
また、ここでは第1の実施形態による可変ゲインアンプを2次バイカッドGMCフィルタへ適用した例を示したけれども他の構成のGMCフィルタに適用した場合にも同様の効果を得ることができる。
【0096】
(第2の実施形態)
第2の実施形態による可変ゲインアンプの構成を図5に示す。図5に示す可変ゲインアンプは、図1に示した可変ゲインアンプの構成に加えてさらにスイッチ素子SW31,SW32を備える。スイッチ素子SW31は、出力ノードN01と出力ノードN11との間にON状態(導通状態)で接続される。スイッチ素子SW32は、出力ノードN02と出力ノードN12との間にON状態(導通状態)で接続される。なお、ここでは図2に示した電圧電流変換器100を用いている。
【0097】
図1に示した可変ゲインアンプでは、入力ノード対(N3,N4)から出力ノード対(N21,N22)へのパスにはスイッチ素子SW1〜SW6が入っているけれども入力ノード対(N3,N4)から出力ノード対(N11,N12)へのパスにはスイッチ素子が入っていない。通常、スイッチ素子はトランジスタで構成される回路であり、ON状態であっても寄生抵抗、寄生容量を持つ。したがって、スイッチ素子の有無によって信号遅延差が発生する。しかし、図5に示した可変ゲインアンプでは入力ノード対(N3,N4)から出力ノード対(N11,N12)へのパスにもON状態のスイッチ素子SW31,SW32を挿入しているため、スイッチ素子の有無による信号遅延差を抑えることができる。
【0098】
図6は、信号遅延差をさらに小さくした可変ゲインアンプの構成を示す図である。図6に示す可変ゲインアンプは、図5に示した可変ゲインアンプの構成に加えてさらにキャパシタ41,42を備える。キャパシタ41は、出力ノードN11と接地ノードN2との間に接続される。キャパシタ42は、出力ノードN12と接地ノードN2との間に接続される。この可変ゲインアンプでは、出力ノード対(N11,N12)に接続される負荷容量と出力ノード対(N21,N22)に接続される負荷容量との差に起因して生ずる信号遅延差がキャパシタ41,42によって補償されるため、信号遅延差をさらに小さくすることができる。
【0099】
なお、図6に示した可変ゲインアンプでは出力ノード対(N11,N12)の寄生容量のほうが出力ノード対(N21,N22)の寄生容量よりも小さいと仮定しているため出力ノード対(N11,N12)にキャパシタ41,42を接続したが、逆に出力ノード対(N21,N22)の寄生容量のほうが出力ノード対(N11,N12)の寄生容量よりも小さい場合には出力ノード対(N21,N22)と接地ノードN2との間にキャパシタを接続すればよい。
【0100】
(第3の実施形態)
<可変ゲインアンプの構成>
第3の実施形態による可変ゲインアンプの構成を図7に示す。図7に示す可変ゲインアンプは1入力−3出力のアンプである。図7に示す可変ゲインアンプは、図1に示した可変ゲインアンプの構成に加えてさらに出力ノード対(N31,N32)と、スイッチ回路51とを備える。なお、ここでは図2に示した電圧電流変換器100を用いている。
【0101】
スイッチ回路51は、スイッチ素子SW11〜SW16を含む。スイッチ素子SW11は、抵抗8,9の相互接続ノードN101と出力ノードN32との間に接続され、制御信号S11に応答してオン/オフする。スイッチ素子SW12は、抵抗9,10の相互接続ノードN102と出力ノードN32との間に接続され、制御信号S12に応答してオン/オフする。スイッチ素子SW13は、抵抗10,11の相互接続ノードN103と出力ノードN32との間に接続され、制御信号S13に応答してオン/オフする。スイッチ素子SW14は、抵抗11,12の相互接続ノードN104と出力ノードN31との間に接続され、制御信号S13に応答してオン/オフする。スイッチ素子SW15は、抵抗12,13の相互接続ノードN105と出力ノードN31との間に接続され、制御信号S12に応答してオン/オフする。スイッチ素子SW16は、抵抗13,14の相互接続ノードN106と出力ノードN31との間に接続され、制御信号S11に応答してオン/オフする。
【0102】
出力ノード対(N31,N32)の電圧は差動出力信号(V3+,V3−)として出力される。
【0103】
<可変ゲインアンプの動作>
第1の実施形態と同様にして図7に示す可変ゲインアンプにおいても入力ノード対(N3,N4)と出力ノード対(N11,N12)との関係ではゲインが1のアンプとなり、入力ノード対(N3,N4)と出力ノード対(N21,N22)との関係ではデジタル的にゲインを変えることができる可変ゲインアンプとなる。
【0104】
出力ノードN31は、スイッチ素子SW14〜SW16を介して相互接続ノードN104〜N106に接続される。また、出力ノードN32は、スイッチ素子SW11〜SW13を介して相互接続ノードN101〜N103に接続される。スイッチ素子(SW11,SW16),(SW12,SW15),(SW13,SW14)はそれぞれ対になっており制御信号S11〜S13に応答してオン/オフする。制御信号S11〜S13のうちのいずれか1つが活性化され、対応する2つのスイッチ素子がオンになる。これにより、相互接続ノードN104〜N106のうち1つと出力ノードN31とが接続され、相互接続ノードN101〜N103のうち1つと出力ノードN32とが接続される。そして出力ノード対(N31,N32)に接続された相互接続ノードの電圧が差動出力信号(V3+,V3−)として出力される。この仕組みにより、
(V3+)−(V3−)={(V1+)−(V1−)}×R4/R2・・・(式17)
となる。R4は、出力ノード対(N31,N32)に接続された相互接続ノード間の抵抗値であり、制御信号S11〜S13のうち活性化される制御信号に応じて変わる。
【0105】
ここで再び、R2/(R1+2/gm)の値が1となるようにすると、出力ノード対(N31,N32)は、ゲインがR4/R2(=B)のアンプの出力となる。そしてR4の値は、スイッチ素子SW11〜SW16のオン/オフを制御することによってデジタル的に制御可能である。つまり出力ノード対(N31,N32)は、デジタル的にゲインBを変えることができる可変ゲインアンプの出力となる。制御信号S11〜S13は、制御信号S1〜S3とは独立に制御されるため、図7に示した可変ゲインアンプでは差動入力信号(Vin+,Vin−)と差動出力信号(V2+,V2−)との間のゲインAと差動入力信号(Vin+,Vin−)と差動出力信号(V3+,V3−)との間のゲインBとを独立に制御することができる。
【0106】
以上のように、図7に示した可変ゲインアンプは、1倍のゲインのアンプとゲインAをデジタル的に制御できる可変ゲインアンプとゲインBをデジタル的に制御できる可変ゲインアンプとの3つの機能を兼ね備えている。
【0107】
なお、ここでは1入力−3出力の可変ゲインアンプについて説明した。出力ノード対(N31,N32)およびスイッチ回路51と同様の出力ノード対およびスイッチ回路をさらに設けることにより4以上の出力の可変ゲインアンプを実現することができる。
【0108】
<GMCフィルタへの適用例>
図8は、図7に示した可変ゲインアンプを備えた梯子形GMCフィルタ(の一部)の構成を示すブロック図である。なお、図8では説明を簡単にするためシングル構成の回路としているけれども実際には各配線はプラス(+)側およびマイナス(−)側の信号から構成される1対の差動信号を表している。図8に示すGMCフィルタは、可変ゲインアンプ60と、トランスコンダクタ61〜63と、キャパシタ64〜66とを備える。図8ではGMCフィルタの後段部を省略している。実際にはトランスコンダクタおよびキャパシタが図8に示した前段部と同様に接続されている。
【0109】
可変ゲインアンプ60は、図7に示した可変ゲインアンプであり、差動入力信号Vinを1倍した差動出力信号V1とA倍(A=R3/R2)した差動出力信号V2とB倍(B=R4/R2)した差動出力信号V3とを出力する。
【0110】
トランスコンダクタ61〜63は多入力のトランスコンダクタであり、各入力端子に入力される電圧に比例する電流の和をとり出力する。トランスコンダクタ61は、可変ゲインアンプ60からの出力電圧V1をgm倍したものとトランスコンダクタ62の出力電圧をgm倍したものとの和の電流値の電流を出力する。キャパシタ64は、トランスコンダクタ61の出力ノードと接地ノードとの間に接続される。トランスコンダクタ61の出力電流はキャパシタ64を充放電することによって電圧に変換される。トランスコンダクタ62は、トランスコンダクタ61の出力電圧をgm倍したものと可変ゲインアンプ60からの出力電圧V2をgm倍したものとトランスコンダクタ63の出力電圧をgm倍したものとの和の電流値の電流を出力する。キャパシタ65は、トランスコンダクタ62の出力ノードと接地ノードとの間に接続される。トランスコンダクタ62の出力電流はキャパシタ65を充放電することによって電圧に変換される。トランスコンダクタ63は、トランスコンダクタ62の出力電圧をgm倍したものと可変ゲインアンプ60からの出力電圧V3をgm倍したものと後段のトランスコンダクタ(図示せず)の出力電圧をgm倍したものとの和の電流値の電流を出力する。キャパシタ66は、トランスコンダクタ63の出力ノードと接地ノードとの間に接続される。トランスコンダクタ63の出力電流はキャパシタ66を充放電することによって電圧に変換される。
【0111】
図8に示したGMCフィルタでは、入力信号Vinを可変ゲインアンプ60で受け、異なるゲインで増幅した信号V1〜V3を生成し、それぞれを異なるトランスコンダクタ61〜63へと入力している。これにより、フィルタの伝達関数は分子に2次の伝達関数を持ち、0次、1次、2次の係数は可変ゲインアンプ60のゲインにより任意に設定することができる。これによって、さらに多様な波形整形が可能となる。このような機能を実現するためには従来のGMCフィルタでは3個のアンプを必要とするが、図8に示したGMCフィルタでは1個の可変ゲインアンプ60で実現することができる。一般にN出力の可変ゲインアンプを用いれば、(N−1)次の分子を持つ伝達関数が構成でき、それぞれの次数の係数を任意に設定することができる。このような機能を実現するためには従来のGMCフィルタではN個のアンプを必要とするが、本発明による可変ゲインアンプを用いれば1個の可変ゲインアンプで実現することができる。
【0112】
<効果>
第3の実施形態による可変ゲインアンプによれば、第1の実施形態による可変ゲインアンプにより得られる効果と同様の効果が得られる。
【0113】
さらに、第2の実施形態で説明したように出力ノード対(N11,N12)にスイッチ素子を挿入したり、出力ノード対(N11,N12),(N21,N22),(N31,N32)に接続される負荷容量を均一にするために所定の出力ノード対に容量を配置したりすることによって、複数の出力信号(V1+,V1−)〜(V3+,V3−)の信号遅延をさらに精度よく合わせることができる。これにより、この可変ゲインアンプを用いて波形整形用のフィルタを実現した際のフィルタ特性の劣化、とくに群遅延の劣化を極めて少なく抑えることができる。
【0114】
<変形例>
なお、ここでは図2に示した電圧電流変換器100を用いたが、図3に示した電圧電流変換器100を用いてもよい。
【0115】
また、ここでは入力差動対としてNチャネルMOSトランジスタ1,2を用いたけれどもこれに代えてPチャネルMOSトランジスタあるいはバイポーラトランジスタを用いてもよい。
【0116】
また、電流源3〜6は、1つのMOSトランジスタで構成される単純な回路でも、複数のMOSトランジスタを縦積みにしたカスコード型の回路でも、さらには、定電流性を向上した別種の電流源でもよい。
【0117】
また、電流源3〜6の電流量をコモンモードフィードバック回路によって安定させることによって出力ノード対(N11,N12),(N21,N22),(N31,N32)の中心電圧を一定に保つようにしてもよい。
【0118】
また、スイッチ素子SW1〜SW6,SW11〜SW16は、NチャネルMOSトランジスタまたはPチャネルMOSトランジスタのような単純なスイッチでもCMOSスイッチでもよい。
【0119】
また、ここでは出力ノードN02と出力ノードN01との間に7個の抵抗8〜14を設け、これに応じてそれぞれ6個のスイッチ素子SW1〜SW6,SW11〜SW16を設けた。ノードN02とノードN01との間に設ける抵抗およびこれに応じて設けられるスイッチ素子の数はこれに限られず、ゲインの調整の幅などに応じて適宜変更してもよい。
【0120】
また、図8に示したGMCフィルタは、図7に示した可変ゲインアンプを適用したGMCフィルタの一例であり、他の構成のGMCフィルタに適用しても同様の効果を得ることができる。たとえば、図9に示すような構成のGMCフィルタにも適用することができる。図9に示すGMCフィルタでは、図1に示した可変ゲインアンプ21a,21bと図7に示した可変ゲインアンプ60との双方が適用されている。図4および図8に示したGMCフィルタではフィルタの入力段に可変ゲインアンプが設けられていたが、図9に示すGMCフィルタではフィルタの入力段だけでなくフィルタの途中の段にも可変ゲインアンプが設けられている。可変ゲインアンプ21aは、GMCフィルタへの差動入力信号VinをNチャネルMOSトランジスタ1,2のゲートに受け、可変ゲインアンプ21b,60は、GMCフィルタを構成するあるトランスコンダクタの差動出力信号をNチャネルMOSトランジスタ1,2のゲートに受ける(ここでは、図2に示した電圧電流変換器100を用いた場合を例にしている。)。
【図面の簡単な説明】
【図1】 第1の実施形態による可変ゲインアンプの構成を示す図である。
【図2】 図1に示した電圧電流変換器の一例を示す図である。
【図3】 図1に示した電圧電流変換器の別の一例を示す図である。
【図4】 図1に示した可変ゲインアンプを備えた2次バイカッドGMCフィルタの構成を示すブロック図である。
【図5】 第2の実施形態による可変ゲインアンプの構成を示す図である。
【図6】 信号遅延差をさらに小さくした可変ゲインアンプの構成を示す図である。
【図7】 第3の実施形態による可変ゲインアンプの構成を示す図である。
【図8】 図7に示した可変ゲインアンプを備えた梯子型GMCフィルタの構成を示すブロック図である。
【図9】 図1および図7に示した可変ゲインアンプを備えたGMCフィルタの構成を示すブロック図である。
【図10】 従来の2次バイカッドGMCフィルタの構成を示すブロック図である。
【符号の説明】
100 電圧電流変換器
3,5 電流源(第1,第2の電流源)
8〜14 抵抗(第1の抵抗)
N101〜N106 相互接続ノード
SW1〜SW6 スイッチ素子(第1のスイッチ素子)
(N01,N02)〜(N21,N22) 出力ノード対(第1〜第3の出力ノード対)
Claims (20)
- 差動信号を受ける入力ノード対と、
第1の出力ノード対と、
前記入力ノード対の一方と他方との間の電圧に応じた差動電流を前記第1の出力ノード対に出力する電圧電流変換器と、
前記第1の出力ノード対の一方と他方との間に直列に接続された複数の第1の抵抗と、
電源電圧を受ける電源ノードと前記第1の出力ノード対の一方との間に接続された第1の電流源と、
前記電源ノードと前記第1の出力ノード対の他方との間に接続された第2の電流源と、
前記第1の出力ノード対の電圧を受ける第2の出力ノード対と、
第3の出力ノード対と、
前記複数の第1の抵抗の相互接続ノードのうち一の相互接続ノードと前記第3の出力ノード対の一方とを接続し、前記複数の第1の抵抗の相互接続ノードのうち他の一の相互接続ノードと前記第3の出力ノード対の他方とを接続するスイッチ回路とを備える
ことを特徴とする可変ゲインアンプ。 - 請求項1において、
前記電圧電流変換器は、
前記第1の出力ノード対の一方にドレイン機能端子が接続され、前記入力ノード対の一方の電圧をゲート機能端子に受ける第1のトランジスタと、
前記第1のトランジスタのソース機能端子と接地電圧を受ける接地ノードとの間に接続される第3の電流源と、
前記第1の出力ノード対の他方にドレイン機能端子が接続され、前記入力ノード対の他方の電圧をゲート機能端子に受ける第2のトランジスタと、
前記第2のトランジスタのソース機能端子と前記接地ノードとの間に接続される第4の電流源と、
前記第1のトランジスタのソース機能端子と前記第2のトランジスタのソース機能端子との間に接続された第2の抵抗とを含む
ことを特徴とする可変ゲインアンプ。 - 請求項1において、
前記電圧電流変換器は、
接地電圧を受ける接地ノードにソース機能端子が接続され、前記入力ノード対の一方の電圧をゲート機能端子に受ける第1のトランジスタと、
前記接地ノードにソース機能端子が接続され、前記入力ノード対の他方の電圧をゲート機能端子に受ける第2のトランジスタと、
前記第1の出力ノード対の一方にドレイン機能端子が接続され、前記第1のトランジスタのドレイン機能端子にソース機能端子が接続され、所定のバイアスをゲート機能端子に受ける第3のトランジスタと、
前記第1の出力ノード対の他方にドレイン機能端子が接続され、前記第2のトランジスタのドレイン機能端子にソース機能端子が接続され、所定のバイアスをゲート機能端子に受ける第4のトランジスタとを含む
ことを特徴とする可変ゲインアンプ。 - 請求項1において、
前記スイッチ回路は、
前記複数の第1の抵抗の相互接続ノードに対応して設けられ、各々が対応する相互接続ノードと前記第3の出力ノード対の一方または他方とを接続または非接続にする複数の第1のスイッチ素子を含む
ことを特徴とする可変ゲインアンプ。 - 請求項4において、
前記第1の出力ノード対の一方と前記第2の出力ノード対の一方との間に接続された導通状態の第2のスイッチ素子と、
前記第1の出力ノード対の他方と前記第2の出力ノード対の他方との間に接続された導通状態の第3のスイッチ素子とをさらに備える
ことを特徴とする可変ゲインアンプ。 - 請求項1において、
前記第2の出力ノード対の一方と接地電圧を受ける接地ノードとの間に接続された第1のキャパシタと、
前記第2の出力ノード対の他方と前記接地ノードとの間に接続された第2のキャパシタとをさらに備える
ことを特徴とする可変ゲインアンプ。 - 請求項1において、
前記第3の出力ノード対の一方と接地電圧を受ける接地ノードとの間に接続された第1のキャパシタと、
前記第3の出力ノード対の他方と前記接地ノードとの間に接続された第2のキャパシタとをさらに備える
ことを特徴とする可変ゲインアンプ。 - 複数のトランスコンダクタと、
前記複数のトランスコンダクタに対応して設けられ、対応するトランスコンダクタの出力ノードと接地電圧を受ける接地ノードとの間に各々が接続された複数のキャパシタとを有するGMCフィルタ回路であって、
請求項1に記載の可変ゲインアンプをさらに備え、
前記複数のトランスコンダクタは、
前記可変ゲインアンプの第2の出力ノード対の電圧を入力に受ける第1のトランスコンダクタと、
前記可変ゲインアンプの第3の出力ノード対の電圧を入力に受ける第2のトランスコンダクタとを含む
ことを特徴とするフィルタ回路。 - 請求項8において、
前記可変ゲインアンプの入力ノード対の一方は、前記フィルタ回路への差動入力信号の一方を受け、
前記可変ゲインアンプの入力ノード対の他方は、前記フィルタ回路への差動入力信号の他方を受ける
ことを特徴とするフィルタ回路。 - 請求項8において、
前記複数のトランスコンダクタは、第3のトランスコンダクタを含み、
前記可変ゲインアンプの入力ノード対の一方は、前記第3のトランスコンダクタの差動出力信号の一方を受け、
前記可変ゲインアンプの入力ノード対の他方は、前記第3のトランスコンダクタの差動出力信号の他方を受ける
ことを特徴とするフィルタ回路。 - 差動信号を受ける入力ノード対と、
第1の出力ノード対と、
前記入力ノード対の一方と他方との間の電圧に応じた差動電流を前記第1の出力ノード対に出力する電圧電流変換器と、
前記第1の出力ノード対の一方と他方との間に直列に接続された複数の第1の抵抗と、
電源電圧を受ける電源ノードと前記第1の出力ノード対の一方との間に接続された第1の電流源と、
前記電源ノードと前記第1の出力ノード対の他方との間に接続された第2の電流源と、
前記第1の出力ノード対の電圧を受ける第2の出力ノード対と、
複数の第3の出力ノード対と、
前記複数の第3の出力ノード対に対応して設けられた複数のスイッチ回路とを備え、
前記複数のスイッチ回路の各々は、
対応する第3の出力ノード対の一方と 前記複数の第1の抵抗の相互接続ノードのうち一の相互接続ノードとを接続し、対応する第3の出力ノード対の他方と 前記複数の第1の抵抗の相互接続ノードのうち他の一の相互接続ノードとを接続する
ことを特徴とする可変ゲインアンプ。 - 請求項11において、
前記電圧電流変換器は、
前記第1の出力ノード対の一方にドレイン機能端子が接続され、前記入力ノード対の一方の電圧をゲート機能端子に受ける第1のトランジスタと、
前記第1のトランジスタのソース機能端子と接地電圧を受ける接地ノードとの間に接続される第3の電流源と、
前記第1の出力ノード対の他方にドレイン機能端子が接続され、前記入力ノード対の他方の電圧をゲート機能端子に受ける第2のトランジスタと、
前記第2のトランジスタのソース機能端子と前記接地ノードとの間に接続される第4の電流源と、
前記第1のトランジスタのソース機能端子と前記第2のトランジスタのソース機能端子との間に接続された第2の抵抗とを含む
ことを特徴とする可変ゲインアンプ。 - 請求項11において、
前記電圧電流変換器は、
接地電圧を受ける接地ノードにソース機能端子が接続され、前記入力ノード対の一方の電圧をゲート機能端子に受ける第1のトランジスタと、
前記接地ノードにソース機能端子が接続され、前記入力ノード対の他方の電圧をゲート機能端子に受ける第2のトランジスタと、
前記第1の出力ノード対の一方にドレイン機能端子が接続され、前記第1のトランジスタのドレイン機能端子にソース機能端子が接続され、所定のバイアスをゲート機能端子に受ける第3のトランジスタと、
前記第1の出力ノード対の他方にドレイン機能端子が接続され、前記第2のトランジスタのドレイン機能端子にソース機能端子が接続され、所定のバイアスをゲート機能端子に受ける第4のトランジスタとを含む
ことを特徴とする可変ゲインアンプ。 - 請求項11において、
前記複数のスイッチ回路の各々は、
前記複数の第1の抵抗の相互接続ノードに対応して設けられた複数の第1のスイッチ素子を含み、
前記複数の第1のスイッチ素子は、
対応する第3の出力ノード対の一方または他方と 対応する相互接続ノードとを接続または非接続にする
ことを特徴とする可変ゲインアンプ。 - 請求項14において、
前記第1の出力ノード対の一方と前記第2の出力ノード対の一方との間に接続された導通状態の第2のスイッチ素子と、
前記第1の出力ノード対の他方と前記第2の出力ノード対の他方との間に接続された導通状態の第3のスイッチ素子とをさらに備える
ことを特徴とする可変ゲインアンプ。 - 請求項11において、
前記第2の出力ノード対の一方と接地電圧を受ける接地ノードとの間に接続された第1のキャパシタと、
前記第2の出力ノード対の他方と前記接地ノードとの間に接続された第2のキャパシタとをさらに備える
ことを特徴とする可変ゲインアンプ。 - 請求項11において、
前記複数の第3の出力ノード対の一方に対応して設けられた複数の第1のキャパシタと、
前記複数の第3の出力ノード対の他方に対応して設けられた複数の第2のキャパシタとをさらに備え、
前記複数の第1のキャパシタの各々は、対応する第3の出力ノード対の一方と接地電圧を受ける接地ノードとの間に接続され、
前記複数の第2のキャパシタの各々は、対応する第3の出力ノードの他方と前記接地ノードとの間に接続される
ことを特徴とする可変ゲインアンプ。 - 複数のトランスコンダクタと、
前記複数のトランスコンダクタに対応して設けられ、対応するトランスコンダクタの出力ノードと接地電圧を受ける接地ノードとの間に各々が接続された複数のキャパシタとを有するGMCフィルタ回路であって、
請求項11に記載の可変ゲインアンプをさらに備え、
前記複数のトランスコンダクタは、
前記可変ゲインアンプの第2の出力ノード対の電圧を入力に受ける第1のトランスコンダクタと、
前記可変ゲインアンプの複数の第3の出力ノード対に対応する複数の第2のトランスコンダクタとを含み、
前記複数の第2のトランスコンダクタの各々は、
前記可変ゲインアンプの複数の第3の出力ノード対のうち対応する第3の出力ノード対の電圧を入力に受ける
ことを特徴とするフィルタ回路。 - 請求項18において、
前記可変ゲインアンプの入力ノード対の一方は、前記フィルタ回路への差動入力信号の一方を受け、
前記可変ゲインアンプの入力ノード対の他方は、前記フィルタ回路への差動入力信号の他方を受ける
ことを特徴とするフィルタ回路。 - 請求項18において、
前記複数のトランスコンダクタは、第3のトランスコンダクタを含み、
前記可変ゲインアンプの入力ノード対の一方は、前記第3のトランスコンダクタの差動出力信号の一方を受け、
前記可変ゲインアンプの入力ノード対の他方は、前記第3のトランスコンダクタの差動出力信号の他方を受ける
ことを特徴とするフィルタ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002303034A JP3859572B2 (ja) | 2001-11-16 | 2002-10-17 | 可変ゲインアンプおよびフィルタ回路 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001-351897 | 2001-11-16 | ||
JP2001351897 | 2001-11-16 | ||
JP2002303034A JP3859572B2 (ja) | 2001-11-16 | 2002-10-17 | 可変ゲインアンプおよびフィルタ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003218650A JP2003218650A (ja) | 2003-07-31 |
JP3859572B2 true JP3859572B2 (ja) | 2006-12-20 |
Family
ID=27667296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002303034A Expired - Fee Related JP3859572B2 (ja) | 2001-11-16 | 2002-10-17 | 可変ゲインアンプおよびフィルタ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3859572B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20080091357A (ko) * | 2006-08-21 | 2008-10-10 | 아사히 가세이 일렉트로닉스 가부시끼가이샤 | 트랜스컨덕턴스 앰프 |
KR101113378B1 (ko) * | 2006-08-28 | 2012-03-13 | 아사히 가세이 일렉트로닉스 가부시끼가이샤 | 트랜스컨덕턴스 증폭기 |
JP5287439B2 (ja) * | 2009-04-01 | 2013-09-11 | 日本電気株式会社 | 電圧電流変換利得制御器、電圧電流変換利得制御方法及び無線装置 |
-
2002
- 2002-10-17 JP JP2002303034A patent/JP3859572B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003218650A (ja) | 2003-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3318725B2 (ja) | アナログフィルタ回路 | |
US5285169A (en) | Monolithic integrated differential amplifier with digital gain setting | |
US7417499B2 (en) | Gain controlled amplifier and cascoded gain controlled amplifier based on the same | |
JPH0779121A (ja) | 広い同調範囲の演算トランスコンダクタンス増幅器 | |
US6919768B2 (en) | Balanced amplifier and filter using the same | |
KR19980064159A (ko) | 필터 회로 | |
KR20000035417A (ko) | 차동전압을 전평형전류로 변환하는 장치 및 방법 | |
KR100891221B1 (ko) | 가변이득 증폭기 및 필터회로 | |
US6583652B1 (en) | Highly linear programmable transconductor with large input-signal range | |
WO1999003197A2 (en) | A high speed and high gain operational amplifier | |
EP0570011A1 (en) | Operational amplifier with common-mode feedback amplifier circuit | |
JP3425426B2 (ja) | トランスコンダクタおよびフィルタ回路 | |
JP4045959B2 (ja) | 利得可変電圧・電流変換回路とこれを用いたフィルタ回路 | |
EP0655831B1 (en) | High performance transconductance operational amplifier, of the CMOS integrated type | |
US6538513B2 (en) | Common mode output current control circuit and method | |
US6791415B2 (en) | Integrated circuit arrangement with a transconductance amplifier | |
JPH07193442A (ja) | 演算増幅器およびそれを用いたda変換装置と電圧比較器 | |
JP3859572B2 (ja) | 可変ゲインアンプおよびフィルタ回路 | |
JP2004222238A (ja) | 可変時定数回路及びこれを用いたフィルタ回路 | |
JP4682419B2 (ja) | 可変利得増幅回路 | |
JP3854218B2 (ja) | 平衡型増幅器及びこれを用いたフィルタ | |
EP0696846B1 (en) | High-pass filter structure with programmable zeros | |
JP6903328B2 (ja) | 増幅回路 | |
JP4572481B2 (ja) | トランスコンダクタ回路 | |
JP3370045B2 (ja) | 時定数切換回路および波形成形回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060905 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060919 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130929 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |