KR101113378B1 - 트랜스컨덕턴스 증폭기 - Google Patents

트랜스컨덕턴스 증폭기 Download PDF

Info

Publication number
KR101113378B1
KR101113378B1 KR1020097004093A KR20097004093A KR101113378B1 KR 101113378 B1 KR101113378 B1 KR 101113378B1 KR 1020097004093 A KR1020097004093 A KR 1020097004093A KR 20097004093 A KR20097004093 A KR 20097004093A KR 101113378 B1 KR101113378 B1 KR 101113378B1
Authority
KR
South Korea
Prior art keywords
voltage
mos transistor
terminal
input
output
Prior art date
Application number
KR1020097004093A
Other languages
English (en)
Other versions
KR20090037488A (ko
Inventor
유스케 아이바
Original Assignee
아사히 가세이 일렉트로닉스 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아사히 가세이 일렉트로닉스 가부시끼가이샤 filed Critical 아사히 가세이 일렉트로닉스 가부시끼가이샤
Publication of KR20090037488A publication Critical patent/KR20090037488A/ko
Application granted granted Critical
Publication of KR101113378B1 publication Critical patent/KR101113378B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/04—Modifications of control circuit to reduce distortion caused by control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45052—Indexing scheme relating to differential amplifiers the cascode stage of the cascode differential amplifier being controlled by a controlling signal, which controlling signal can also be the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45066—Indexing scheme relating to differential amplifiers the resulting deducted common mode signal being added at the one or more inputs of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45101—Control of the DC level being present
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45292—Indexing scheme relating to differential amplifiers the AAC comprising biasing means controlled by the signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45356—Indexing scheme relating to differential amplifiers the AAC comprising one or more op-amps, e.g. IC-blocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45394—Indexing scheme relating to differential amplifiers the AAC of the dif amp comprising FETs whose sources are not coupled, i.e. the AAC being a pseudo-differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45481—Indexing scheme relating to differential amplifiers the CSC comprising only a direct connection to the supply voltage, no other components being present
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45586—Indexing scheme relating to differential amplifiers the IC comprising offset generating means

Abstract

본 발명은, 입력 전압과 출력 전류의 관계가 선형인 범위의 튜닝 전압(Vctrl)의 크기에 따른 변화를 억제하여, 보다 넓은 동작 입력 범위에 있어서 트랜스컨덕턴스를 조정할 수 있는 트랜스컨덕턴스 증폭기를 제공한다.
본 발명에 따른 트랜스컨덕턴스 증폭기는, 소스 접지된 MOS 트랜지스터(111, 112)로 형성되는 차동쌍, MOS 트랜지스터(113, 114), 증폭기(106, 107), 전압 발생 회로(100) 및 차동쌍 입력 전압 발생 회로(120)로 구성되어 있다. 트랜스컨덕턴스를 제어하는 튜닝 전압(Vctrl)의 변화에 맞춰서 차동쌍에 입력되는 전차동 신호의 입력 차동 공통 전압(Vcm)을 Vctrl과의 차가 일정하게 되도록 조정함으로써, 트랜스컨덕턴스 증폭기가 양호한 선형성을 얻을 수 있는 범위를 일정하게 유지할 수 있다.

Description

트랜스컨덕턴스 증폭기{TRANSCONDUCTANCE AMPLIFIER}
본 발명은, 트랜스컨덕턴스 증폭기에 관한 것으로, 보다 상세하게는, 전압을 전류로 변환하는 트랜스컨덕턴스 증폭기에 관한 것이다.
트랜스컨덕턴스 증폭기는, 입력 전압에 비례한 출력 전류를 공급하는 증폭기로서, 일반적으로 안정된 이득(트랜스컨덕턴스)을 갖는다. 다시 말해서, 소정의 동작 입력 범위에 걸쳐 입력 전압을 변화시켰을 때 출력 전류가 입력 전압에 비례하여 변화하고 있는, 즉 출력 전류가 입력 전압에 관하여 선형이다.
소정의 동작 입력 범위에서 입력 전압과 출력 전류 사이의 양호한 선형성을 갖는 종래의 트랜스컨덕턴스 증폭기로서, 예컨대, 도 1에 있는 바와 같은 소스 접지된 MOS 트랜지스터쌍을 이용하는 방법이 알려져 있다(비특허 문헌 1 참조). 증폭기(106, 107), 및 MOS 트랜지스터(111, 112)에 대하여 각각 캐스코드(cascode) 접속된 MOS 트랜지스터(113, 114)를 이용함으로써, 입력의 변화에 대하여 항상 MOS 트랜지스터(111, 112)의 드레인 전압이 일정하게 되도록 되어 있다. 또한, 각 MOS 트랜지스터의 (채널 폭과 채널 길이의 비인) 트랜지스터 사이즈나 튜닝 전압값(Vctrl) 및 공통 전압(Vcm)은, 차동쌍을 형성하는 MOS 트랜지스터(111, 112)가 3극관 영역에서 동작하도록, 또한, MOS 트랜지스터(113 및 114)가 포화 영역에서 동 작하도록 전압 발생 회로(100) 및 고정 전압 발생기(119)에 의해 각각 제어되어 있다. 또한, 입력 전압(Vip, Vin)은 차동쌍 입력 전압 발생 회로(120)에 의해 제어되고, 차동쌍 입력 전압 발생 회로(120)는, 입력 전압(Vinput)과 공통 전압(Vcm)이 입력되고, 전압(Vip)을 MOS 트랜지스터(111)의 게이트 단자에 출력하고 전압(Vin)을 MOS 트랜지스터(112)의 게이트 단자에 출력한다.
도 2에, 종래의 트랜스컨덕턴스 증폭기에 있어서의 입력 전압과 출력 전류를 입력 전압으로 미분하여 얻어지는 트랜스컨덕턴스(Gm)와의 관계를 도시한다. Vip-Vin=0 부근에서 트랜스컨덕턴스(Gm)가 일정하고, 출력 전류가 입력 전압에 비례하는 것을 알 수 있다. 입력 전압과 출력 전류 사이의 선형성을 유지하면서, 튜닝 전압(Vctrl)의 제어에 의해 트랜스컨덕턴스(Gm)를 조정하는 것도 가능하고, 튜닝 전압(Vctrl)을 중간 레벨로부터 낮은 레벨 및 높은 레벨로 변화시켰을 때의 트랜스컨덕턴스(Gm)가 각각 나타나 있다.
그러나, 도 1에 도시된 바와 같은 종래의 트랜스컨덕턴스 증폭기에서는, 트랜스컨덕턴스를 조정하기 위해서 튜닝 전압(Vctrl)을 크게 하면, 도 2에 도시된 바와 같이 트랜스컨덕턴스 증폭기의 입력 전압과 출력 전류 사이의 선형성이 악화된다는 과제가 있었다. 즉, 튜닝 전압(Vctrl)의 크기에 따라 트랜스컨덕턴스(Gm)가 일정한 범위가 변화하기 때문에, 동작 입력 범위 전체에 걸쳐 입력 전압과 출력 전류 사이의 선형성을 유지한 상태로 트랜스컨덕턴스(Gm)를 조정할 수 있도록 하기 위해서는, 동작 입력 범위를 좁게 하거나, 튜닝 전압(Vctrl)의 변화량을 작게 하여 트랜스컨덕턴스(Gm)의 조정 범위를 좁게 할 필요가 있었다.
비특허 문헌 1: Behzad Razavi 지음, 구로다 다다히로 감역, 「아날로그 CMOS 집적 회로의 설계 응용편」, 마루젠 가부시키가이샤, 2005년 7월 30일, p559
본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 그 목적으로 하는 것은, 입력 전압과 출력 전류와의 관계가 선형인 범위의 튜닝 전압(Vctrl)의 크기에 따른 변화를 억제하여, 보다 넓은 동작 입력 범위에서 트랜스컨덕턴스를 조정할 수 있는 트랜스컨덕턴스 증폭기를 제공하는 것에 있다.
이러한 목적을 달성하기 위해서, 본 발명은, 입력 전압에 비례한 출력 전류를 공급하는 트랜스컨덕턴스 증폭기로서, 3극관 영역에서 동작하고 소스 접지된 제1 및 제2 MOS 트랜지스터로 형성된 차동쌍과, 포화 영역에서 동작하고 소스 단자가 제1 MOS 트랜지스터의 드레인 단자와 접속된 제3 MOS 트랜지스터와, 포화 영역에서 동작하고 소스 단자가 제2 MOS 트랜지스터의 드레인 단자와 접속된 제4 MOS 트랜지스터와, 부(負)입력 단자가 제3 MOS 트랜지스터의 소스 단자에 접속되고, 출력 단자가 제3 MOS 트랜지스터의 게이트 단자에 접속된 제1 증폭기와, 부입력 단자가 제4 MOS 트랜지스터의 소스 단자에 접속되고, 출력 단자가 제4 MOS 트랜지스터의 게이트 단자에 접속된 제2 증폭기와, 제1 및 제2 증폭기의 정(正)입력 단자 전압에 입력되는 튜닝 전압 및 차동쌍에 입력되는 제1 전압 및 제2 전압의 공통 전압을, 튜닝 전압과 공통 전압의 차가 일정하게 되도록 생성하는 전압 발생 회로와, 공통 전압이 입력되고, 제1 MOS 트랜지스터의 게이트 단자에 출력하는 제1 전압과, 제2 MOS 트랜지스터의 게이트 단자에 출력하는 제2 전압을 생성하는 차동쌍 입력 전압 발생 회로를 구비하고, 제2 전압은 2×(공통 전압)-(제1 전압)이고, 입력 전압은 제1 전압과 제2 전압의 차이며, 출력 전류는 제1 및 제3 MOS 트랜지스터의 드레인?소스 사이를 흐르는 제1 전류(Ip)와, 제2 및 제4 MOS 트랜지스터의 드레인?소스 사이를 흐르는 제2 전류(In)의 차인 것을 특징으로 한다.
상기 트랜스컨덕턴스 증폭기는, 전압 발생 회로가 전압 발생기, 고정 전류원 및 전압 발생기와 고정 전류원의 출력 단자 사이에 직렬 접속된 저항을 구비하고, 전압 발생기와 저항 사이로부터 튜닝 전압을 출력하고, 저항과 고정 전류원 사이로부터 공통 전압을 출력할 수 있다.
상기 트랜스컨덕턴스 증폭기는, 전압 발생 회로가 전압 발생기와, 고정 전류원과, 전압 발생기와 고정 전류원의 입력 단자 사이에 직렬 접속된 저항을 구비하고, 전압 발생기와 저항의 접속점이 공통 전압이며, 저항과 고정 전류원의 접속점이 튜닝 전압일 수 있다.
상기 트랜스컨덕턴스 증폭기는, 전압 발생기가 직렬 접속된 제2 전류원, 제5 및 제6 MOS 트랜지스터, 및 제3 증폭기를 구비하고, 제6 MOS 트랜지스터의 소스 단자, 제5 MOS 트랜지스터의 드레인 단자 및 제3 증폭기의 부입력 단자가 접속되며, 소스 접지된 제5 MOS 트랜지스터의 게이트 단자가 제6 MOS 트랜지스터의 드레인 단자와 제2 전류원의 출력 단자에 접속되고, 제5 MOS 트랜지스터의 게이트 전압이 공통 전압이며, 제3 증폭기의 정입력 단자 전압이 튜닝 전압인 것일 수 있다.
상기 트랜스컨덕턴스 증폭기는, 제5 MOS 트랜지스터가 제1 및 제2 MOS 트랜지스터와 전류 미러(current-mirror) 관계이고, 제6 MOS 트랜지스터가 제3 및 제4 MOS 트랜지스터와 전류 미러 관계를 갖도록 될 수 있다.
상기 트랜스컨덕턴스 증폭기는 제2 전류원을 가변으로 할 수 있다.
상기 트랜스컨덕턴스 증폭기는 전압 발생기를 가변으로 할 수 있다.
본 발명에 따르면, 입력 전압과 출력 전류 사이에 양호한 선형성을 갖는 범위가 튜닝 전압(Vctrl)에 의존하지 않고, 넓은 트랜스컨덕턴스 튜닝 범위를 갖는 트랜스컨덕턴스 증폭기를 제공할 수 있다.
도 1은 종래의 트랜스컨덕턴스 증폭기의 회로도이다.
도 2는 종래의 트랜스컨덕턴스 증폭기를 튜닝했을 때의 동작을 설명하는 도면이다.
도 3은 본 발명의 트랜스컨덕턴스 증폭기의 회로도이다.
도 4는 MOS 트랜지스터(111)의 동작을 설명하는 도면이다.
도 5는 차동쌍의 동작을 설명하는 도면이다.
도 6은 본 발명의 실시형태에 따른 트랜스컨덕턴스 증폭기를 튜닝했을 때의 동작을 설명하는 도면이다.
도 7은 본 발명에 따른 실시형태 2의 트랜스컨덕턴스 증폭기의 회로도이다.
도 8은 본 발명에 따른 실시형태 3의 트랜스컨덕턴스 증폭기의 회로도이다.
도 9는 본 발명에 따른 실시형태 4의 트랜스컨덕턴스 증폭기의 회로도이다.
도 10은 본 발명의 일 실시형태에 따른 차동쌍 입력 전압 발생 회로(120)의 일 실시예를 도시하는 도면이다.
도 11은 본 발명의 일 실시형태에 따른 차동쌍 입력 전압 발생 회로(120)의 다른 실시예를 도시하는 도면이다.
이하, 도면을 참조하면서 본 발명의 실시형태에 대하여 상세히 설명한다.
(실시형태 1)
도 3에, 본 발명의 실시형태 1에 따른 트랜스컨덕턴스 증폭기의 회로도를 도시한다. 도 3에 도시된 바와 같이, 본 실시형태의 트랜스컨덕턴스 증폭기는, 소스 접지된 MOS 트랜지스터(111, 112)로 형성되는 차동쌍과, MOS 트랜지스터(113, 114)와, 증폭기(106, 107)와, 전압 발생 회로(100)와, 차동쌍 입력 전압 발생 회로(120)로 구성되어 있다.
전압 발생 회로(100)는 차동쌍에 입력되는 전차동 신호의 공통 전압(Vcm)과, 트랜스컨덕턴스를 제어하는 튜닝 전압(Vctrl)을 생성하고, 튜닝 전압(Vctrl)을 증폭기(106, 107)의 정입력 단자에 출력 가능하고, 그리고 전압(Vcm)을 차동쌍 입력 전압 발생 회로(120)에 출력 가능하도록 각각 접속되어 있다. MOS 트랜지스터(111, 112)의 각 드레인 단자는 MOS 트랜지스터(113, 114)의 소스 단자와 각각 접속되고, MOS 트랜지스터(111, 112)의 각 게이트 단자는 차동쌍 입력 전압 발생 회로(120)의 전압(Vip)을 출력하는 단자, 전압(Vin)을 출력하는 단자와 각각 접속되어 있다. 차동쌍 입력 전압 발생 회로(120)에는 입력 단자(INPUT)로부터 입력되는 입력 전압(Vinput)과 공통 전압(Vcm)이 입력되고, 차동쌍 입력 전압 발생 회로(120)는 전압(Vip) 및 전압(Vin)을 생성한다. 증폭기(106, 107)의 부입력 단자에 는 MOS 트랜지스터(111, 112)의 드레인 단자 및 MOS 트랜지스터(113, 114)의 소스 단자가 각각 접속되어 있다. 또한, 증폭기(106, 107)의 각 출력 단자는 MOS 트랜지스터(113, 114)의 게이트 단자와 각각 접속되어 있다. 또한, MOS 트랜지스터(111, 112)는 3극관 영역에서 동작하고, MOS 트랜지스터(113, 114)는 포화 영역에서 동작하도록 조정되어 있다.
도 10에, 차동쌍 입력 전압 발생 회로(120)의 일 실시예를 도시한다. 전압(Vip)과 전압(Vin)의 차(트랜스컨덕턴스 증폭기의 입력)와 실질적으로 등가인 입력 전압(Vinput)과, 공통 전압(Vcm)이 입력되고, 차동쌍에 입력되는 전압(Vip, Vin)이 출력된다.
입력 전압(Vinput)은 싱글 차동 변환 회로(130)를 경유하여 차동 신호(Vinputp, Vinputn)가 되고, 저항(Rhp1, Rhp2)과 용량(Chp1, Chp2)으로 구성되는 HPF(하이 패스 필터)에 의해, 각각의 신호의 기준 전위를 공통 전압(Vcm)으로 정정한 후, MOS 트랜지스터(111 및 112)의 게이트 단자에 출력된다. 싱글 차동 변환 회로(130)를 이용하지 않고 직접, 차동 신호인 Vinputp, Vinputn을 기초로 차동쌍에 입력되는 전압을 발생시켜도 물론 좋다.
또한 도 11에, 차동쌍 입력 전압 발생 회로(120)의 다른 실시예를 도시한다. 전압(Vip)과 전압(Vin)의 차(트랜스컨덕턴스 증폭기의 입력)와 실질적으로 등가인 입력 전압(Vinput)과, 공통 전압(Vcm)이 입력되고, 차동쌍에 입력되는 전압(Vip, Vin)이 출력된다.
입력 전압(Vinput)은, 싱글 차동 변환 회로(130)를 경유하여 차동 신 호(Vinputp, Vinputn)가 되고, 레벨 시프트 회로(131 및 132)에 의해 각각의 신호의 기준 전위를 공통 전압(Vcm)으로 정정한 후, MOS 트랜지스터(111 및 112)의 게이트 단자에 출력된다. 싱글 차동 변환 회로(130)를 이용하지 않고 직접, 차동 신호인 Vinputp, Vinputn을 기초로 차동쌍에 입력되는 전압을 발생시켜도 물론 좋다.
여기서 차동쌍 입력 전압 발생 회로는 상기 2가지 실시예만으로 한정되는 것이 아님을 덧붙여 둔다.
이러한 구성에서, MOS 트랜지스터(111, 112)의 각 게이트 단자에 발생하는 전압(Vip, Vin)의 차 Vip-Vin을 입력 전압으로 하고, MOS 트랜지스터(113, 114)의 각 드레인 단자(OP, ON)에 흐르는 전류(Ip, In)의 차 Ip-In을 출력 전류로 하면, 도 3에 도시되어 있는 회로는 트랜스컨덕턴스 증폭기로서 기능한다.
여기서, 도 4에, MOS 트랜지스터(111)의 게이트 전압(Vip)에 대한 전류(Ip)의 값과, 전류(Ip)를 게이트 전압(Vip)으로 미분한 값, 즉 MOS 트랜지스터(111)의 트랜스컨덕턴스(Gmp)를 아울러 도시한다. 이하, MOS 트랜지스터(111)에 주목하여, MOS 트랜지스터(111)의 게이트 전압(Vip)에 따라서 전류(Ip)가 어떻게 변화하는지를 도 4를 참조하면서 설명한다.
증폭기(106, 107) 및 MOS 트랜지스터(113, 114)에 의해, 차동쌍을 형성하는 MOS 트랜지스터(111, 112)의 드레인 전압은 입력의 변화에 대하여 항상 일정(=Vctrl)하게 된다.
게이트 전압(Vip)이 0V로부터 MOS 트랜지스터(111)의 임계 전압(threshold voltage)(Vth1)까지의 영역에서는, 전류(Ip)는 0이다(차단 영역).
게이트 전압(Vip)이 Vth1＜Vip＜Vctrl+Vth1이 되는 영역에서는, MOS 트랜지스터(111)는 포화 영역에서 동작하고, 그때의 전류(Ip)는 다음식으로 나타난다.
Figure 112009012072623-pct00001
여기서, k1은 트랜지스터 사이즈와 제조 프로세스에 의존하는 계수이다. 또한, Vip가 Vip＞Vctrl+Vth1이 되는 영역에서는, MOS 트랜지스터(111)는 3극관 영역에서 동작하고, 그때의 전류(Ip)는 다음식으로 나타난다.
Figure 112009012072623-pct00002
여기서, 포화 영역과 3극관 영역의 경계인 게이트 전압(Vip)의 전압을 Vtr1이라고 하면,
Figure 112009012072623-pct00003
이 된다.
이하, MOS 트랜지스터(111, 112)로 구성되는 차동쌍에 대하여 도 5를 참조하면서 설명한다.
MOS 트랜지스터(112)의 게이트 전압을 Vin이라고 한다. 또한 게이트 전압(Vip)과 게이트 전압(Vin)의 입력 차동 공통 전압을 Vcm이라고 하면, 게이트 전압(Vin)은
Figure 112009012072623-pct00004
로 주어진다. 따라서 게이트 전압(Vip)을 변화시켰을 때, MOS 트랜지스터(112)의 트랜스컨덕턴스(Gmn)의 절대값의 변화의 그래프는, 도 5와 같이 마치 Gmp의 곡선을 공통 전압(Vcm)에서 접어 겹친 것처럼 된다.
차동쌍의 전체의 트랜스컨덕턴스(Gm)는, Gmp와 Gmn의 합으로 주어진다. 도 5에 도시된 바와 같이, 총 트랜스컨덕턴스(Gm)는 Vcm을 중심으로, ±(Vcm-Vtrl)의 범위 내에서 양호한 선형성을 얻을 수 있다. 여기서 MOS 트랜지스터(111, 112)를 양쪽 모두 3극관 영역에서 동작시키기 위해서, Vcm을 Vtr1＜Vcm이 되도록 설정하는 것에 유의해야 한다.
여기서, 본 발명에서는, 트랜스컨덕턴스의 튜닝 시에, 튜닝 전압(Vctrl) 뿐만 아니라 입력 차동 공통 전압(Vcm)도 제어함으로써, 양호한 선형성을 갖는 영역을 제어하는 것을 특징으로 하고 있다. 구체적으로는, 공통 전압은, 전압 발생 회로(100)에 있어서, 튜닝 전압과의 차가 상수가 되도록 조정된다. 수학식 3으로부터 Vcm-Vtr1을 계산하면 다음식과 같이 표현할 수 있다.
Figure 112009012072623-pct00005
수학식 5로부터, 공통 전압(Vcm)과 튜닝 전압(Vctrl)의 차가 상수가 되도록 하면, Vcm-Vtr1에 대한 튜닝 전압(Vctrl)의 영향을 저감할 수 있다는 것이 발견된다.
즉, 가령 트랜스컨덕턴스의 튜닝을 목적으로 튜닝 전압(Vctrl)을 변화시켰다고 해도, 튜닝 전압(Vctrl)의 변화에 맞춰서 입력 차동 공통 전압(Vcm)을 조정함으로써, 트랜스컨덕턴스 증폭기가 양호한 선형성을 얻을 수 있는 범위를 일정하게 유지할 수 있다(도 6 참조).
특히,
Figure 112009012072623-pct00006
을 만족시키도록 전압 발생 회로(100)가 조정되면, 수학식 6을 수학식 5에 대입하여
Figure 112009012072623-pct00007
이 얻어진다. 즉, 도 6에 도시된 바와 같이, ±β의 영역에서 양호한 선형성 을 가질 수 있다. 여기서 β는 임의의 상수이다.
이것으로부터 본 발명은, 동작 입력 범위에 있어서의 양호한 선형성을 갖는 범위의 튜닝 전압(Vctrl)의 크기에 따른 변화를 억제하여, 넓은 트랜스컨덕턴스 튜닝 범위를 갖는, 트랜스컨덕턴스 증폭기를 제공할 수 있다.
(실시형태 2)
도 7에, 본 발명의 실시형태 2에 따른 트랜스컨덕턴스 증폭기의 회로도를 도시한다. 본 실시형태의 트랜스컨덕턴스 증폭기는, 소스 접지된 MOS 트랜지스터(111, 112)로 형성되는 차동쌍, MOS 트랜지스터(113, 114), 증폭기(106, 107), 전압 발생 회로(100) 및 차동쌍 입력 전압 발생 회로(120)로 구성되어 있다.
전압 발생 회로(100)는 차동쌍에 입력되는 전차동 신호의 공통 전압(Vcm)과, 트랜스컨덕턴스를 제어하는 튜닝 전압(Vctrl)을 생성하고, 튜닝 전압(Vctrl)을 증폭기(106, 107)의 정입력 단자에 출력 가능하고 그리고 전압(Vcm)을 차동쌍 입력 전압 발생 회로(120)에 출력 가능하도록 각각 접속되어 있다. MOS 트랜지스터(111, 112)의 각 드레인 단자는 MOS 트랜지스터(113, 114)의 소스 단자와 각각 접속되고, MOS 트랜지스터(111, 112)의 각 게이트 단자는 차동쌍 입력 전압 발생 회로(120)의 전압(Vip)을 출력하는 단자, 전압(Vin)을 출력하는 단자와 각각 접속되어 있다. 차동쌍 입력 전압 발생 회로(120)에는 입력 단자(INPUT)로부터 입력되는 입력 전압(Vinput)과 공통 전압(Vcm)이 입력되고, 차동쌍 입력 전압 발생 회로(120)는 전압(Vip) 및 전압(Vin)을 생성한다. 증폭기(106, 107)의 부입력 단자에는 MOS 트랜지스터(111, 112)의 드레인 단자 및 MOS 트랜지스터(113, 114)의 소스 단자가 각각 접속되어 있다. 또한, 증폭기(106, 107)의 각 출력 단자는 MOS 트랜지스터(113, 114)의 게이트 단자와 각각 접속되어 있다. 또한, MOS 트랜지스터(111, 112)는 3극관 영역에서 동작하고, MOS 트랜지스터(113, 114)는 포화 영역에서 동작하도록 조정되어 있다.
도 7에 도시된 바와 같이, 본 실시형태의 트랜스컨덕턴스 증폭기는, 실시형태 1에 있어서의 전압 발생 회로(100)의 구성을 다음에 나타낸 바와 같은 구성의 것으로 치환한 것이다. 즉, 전압 발생 회로(100)는, 전압 발생기(102), 고정 전류원(109) 및 저항(Rd)으로 구성되고, 저항(Rd)은 전압 발생기(102)와 고정 전류원(109) 사이에 접속되어 있으며, 고정 전류원(109)의 출력측에 접속되어 있다. 저항(Rd)은 칩 상에 형성되는 폴리실리콘으로 이루어지는 저항체만으로 한정되는 것은 아니며, 예컨대 금속 배선이나 3극관 영역에서 동작하는 MOS 트랜지스터 등이어도 좋다.
여기서 전압 발생기(102)로부터의 출력을 Vctrl이라고 하고, 고정 전류원(109)과 저항(Rd)의 접속점에서의 전압 또는 그것을 전압 폴로어(voltage follower)로부터 출력된 전압을 Vcm이라고 하면, 저항(Rd)과 고정 전류(Id)의 곱 Rd×Id은 Vcm과 Vctrl의 차와 같다. 이와 같이, 도 7에 도시된 구성에 의해, Vcm과 Vctrl을 항상 일정한 전압차로 유지할 수 있고, 이 차를 β+Vth1이 되도록 구성하면, 수학식 5에 의해 +β에서부터 -β까지의 영역에서 양호한 선형성을 가질 수 있다. 여기서 β는 임의의 상수이다. 전압 발생기(102)의 출력 전압을 원하는 값으로 함으로써, 튜닝 전압(Vctrl) 및 공통 전압(Vcm)을 원하는 값으로 할 수 있다. 여기 서, 전압 발생기(102)의 출력 전압을 가변으로 해도 좋고, 튜닝 전압(Vctrl) 및 공통 전압(Vcm)이 원하는 값이 되도록 설정한 후에 그 출력 전압의 값을 고정으로 해도 좋다.
따라서, 본 실시형태는, 동작 입력 범위에서 양호한 선형성을 갖는 범위의 튜닝 전압(Vctrl)의 크기에 따른 변화를 억제하여, 넓은 트랜스컨덕턴스 튜닝 범위를 갖는, 트랜스컨덕턴스 증폭기를 가능하게 한다.
(실시형태 3)
도 8에, 본 발명의 실시형태 3에 따른 트랜스컨덕턴스 증폭기의 회로도를 도시한다. 본 실시형태 3의 트랜스컨덕턴스 증폭기는, 소스 접지된 MOS 트랜지스터(111, 112)로 형성되는 차동쌍, MOS 트랜지스터(113, 114), 증폭기(106, 107), 전압 발생 회로(100) 및 차동쌍 입력 전압 발생 회로(120)로 구성되어 있다.
전압 발생 회로(100)는 차동쌍에 입력되는 전차동 신호의 공통 전압(Vcm)과, 트랜스컨덕턴스를 제어하는 튜닝 전압(Vctrl)을 생성하고, 튜닝 전압(Vctrl)을 증폭기(106, 107)의 정입력 단자에 출력 가능하고, 그리고 전압(Vcm)을 차동쌍 입력 전압 발생 회로(120)에 출력 가능하도록 각각 접속되어 있다. 차동쌍 입력 전압 발생 회로(120)는에, 입력 단자(INPUT)로부터 입력되는 입력 전압(Vinput)과 공통 전압(Vcm)이 입력되고, 차동쌍 입력 전압 발생 회로(120)는 전압(Vip) 및 전압(Vin)을 생성한다. MOS 트랜지스터(111, 112)의 각 드레인 단자는 MOS 트랜지스터(113, 114)의 소스 단자와 각각 접속되고, MOS 트랜지스터(111, 112)의 각 게이트 단자는 차동쌍 입력 전압 발생 회로(120)의 전압(Vip)을 출력하는 단자, 전압(Vin)을 출력 하는 단자와 각각 접속되어 있다. 증폭기(106, 107)의 부입력 단자에는 MOS 트랜지스터(111, 112)의 드레인 단자 및 MOS 트랜지스터(113, 114)의 소스 단자가 각각 접속되어 있다. 또한, 증폭기(106, 107)의 각 출력 단자는 MOS 트랜지스터(113, 114)의 게이트 단자와 각각 접속되어 있다. 또한, MOS 트랜지스터(111, 112)는 3극관 영역에서 동작하고, MOS 트랜지스터(113, 114)는 포화 영역에서 동작하도록 조정된다.
도 8에 도시된 바와 같이, 본 실시형태의 트랜스컨덕턴스 증폭기는, 실시형태 1에서의 전압 발생 회로(100)의 구성을 다음에 나타낸 바와 같은 구성의 것으로 치환한 것이다. 즉, 전압 발생 회로(100)는, 전압 발생기(104), 고정 전류원(110) 및 저항(Rd)으로 구성되고, 저항(Rd)은 전압 발생기(104)와 고정 전류원(110) 사이에 접속되어 있으며 고정 전류원(110)의 입력측에 접속되어 있다. 저항(Rd)은, 칩 상에 형성되는 폴리실리콘으로 이루어지는 저항체만으로 한정되는 것은 아니며, 예컨대 금속 배선이나 3극관 영역에서 동작시킨 MOS 트랜지스터 등이어도 좋다.
여기서 전압 발생기(104)로부터의 출력을 Vcm이라고 하고, 고정 전류원(110)과 저항(Rd)의 접속점에서의 전압 또는 접속점에 접속된 전압 폴로어로부터 출력되는 전압을 Vctrl이라고 하면, 저항(Rd)과 고정 전류(Id)의 곱 Rd×Id가 Vcm과 Vctrl의 차와 같다. 이와 같이, 도 8에 도시된 구성에 의해, Vcm과 Vctrl을 항상 일정한 전압차로 유지할 수 있고, 이 차를 β+Vth1이 되도록 구성하면, 수학식 5에 의해 +β에서부터 -β까지의 영역에서 양호한 선형성을 가질 수 있다. 여기서 β는 임의의 상수이다. 전압 발생기(104)의 출력 전압을 원하는 값으로 함으로써, 공통 전압(Vcm) 및 튜닝 전압(Vctrl)을 원하는 값으로 할 수 있다. 여기서, 전압 발생기(104)의 출력 전압을 가변으로 해도 좋고, 공통 전압(Vcm) 및 튜닝 전압(Vctrl)이 원하는 값이 되도록 설정한 후에 그 출력 전압의 값을 고정으로 해도 좋다.
따라서, 본 실시형태는, 동작 입력 범위에 있어서의 양호한 선형성을 갖는 범위의 튜닝 전압(Vctrl)의 크기에 따른 변화를 억제하여, 넓은 트랜스컨덕턴스 튜닝 범위를 갖는, 트랜스컨덕턴스 증폭기를 가능하게 한다.
(실시형태 4)
도 9에, 본 발명의 실시형태 4에 따른 트랜스컨덕턴스 증폭기의 회로도를 도시한다. 본 실시형태의 트랜스컨덕턴스 증폭기는, 소스 접지된 MOS 트랜지스터(111, 112)로 형성되는 차동쌍, MOS 트랜지스터(113, 114), 증폭기(106, 107), 전압 발생 회로(100) 및 차동쌍 입력 전압 발생 회로(120)로 구성되어 있다.
전압 발생 회로(100)는 차동쌍에 입력되는 전차동 신호의 공통 전압(Vcm)과, 트랜스컨덕턴스를 제어하는 튜닝 전압(Vctrl)을 생성하고, 튜닝 전압(Vctrl)을 증폭기(106, 107)의 정입력 단자에 출력 가능하고, 그리고 전압(Vcm)을 차동쌍 입력 전압 발생 회로(120)에 출력 가능하도록 각각 접속되어 있다. MOS 트랜지스터(111, 112)의 각 드레인 단자는 MOS 트랜지스터(113, 114)의 소스 단자와 각각 접속되고, MOS 트랜지스터(111, 112)의 각 게이트 단자는 차동쌍 입력 전압 발생 회로(120)의 전압(Vip)을 출력하는 단자, 전압(Vin)을 출력하는 단자와 각각 접속되어 있다. 차동쌍 입력 전압 발생 회로(120)에는 입력 단자(INPUT)로부터 입력되는 입력 전압(Vinput)과 공통 전압(Vcm)이 입력되고, 차동쌍 입력 전압 발생 회로(120)는 전 압(Vip) 및 전압(Vin)을 생성한다. 증폭기(106, 107)의 부입력 단자에는 MOS 트랜지스터(111, 112)의 드레인 단자 및 MOS 트랜지스터(113, 114)의 소스 단자가 각각 접속되어 있다. 또한, 증폭기(106, 107)의 각 출력 단자는 MOS 트랜지스터(113, 114)의 게이트 단자와 각각 접속되어 있다. 또한, MOS 트랜지스터(111, 112)는 3극관 영역에서 동작하고, MOS 트랜지스터(113, 114)는 포화 영역에서 동작하도록 조정되어 있다.
전압 발생 회로(100)는 전압 발생기(104)와 고정 전류원(110)과 저항(Rd)으로 구성되고, 저항(Rd)은 전압 발생기(104)와 고정 전류원(110) 사이에 접속되어 있으며, 고정 전류원(110)의 입력측에 접속되어 있다. 저항(Rd)은, 칩 상에 형성되는 폴리실리콘으로 이루어지는 저항체에만 한정되는 것은 아니며, 예컨대 금속 배선이나 3극관 영역에서 동작시킨 MOS 트랜지스터 등이어도 좋다.
도 9에 도시된 바와 같이, 본 실시형태 4의 트랜스컨덕턴스 증폭기는, 실시형태 3에 있어서의 전압 발생기(104)를 다음에 나타낸 바와 같은 구성의 것으로 치환한 것이다. 즉, 전압 발생기(104)는, 전류원(105), MOS 트랜지스터(115, 116) 및 증폭기(108)로 구성되고, 소스 접지된 MOS 트랜지스터(115)의 드레인 단자와 MOS 트랜지스터(116)의 소스 단자는 상호 접속되어 있으며, MOS 트랜지스터(116)의 드레인 단자는 전류원(105)의 출력측과 접속되어 있다. MOS 트랜지스터(116)와 전류원(105)의 접속점은 MOS 트랜지스터(115)의 게이트 단자와 접속되어 있다. 증폭기(108)의 정입력 단자는 고정 전류원(110)과 저항(Rd)의 접속점에 접속되고, 부입력 단자는 MOS 트랜지스터(115)의 드레인 단자 및 MOS 트랜지스터(116)의 소스 단 자와 접속되어 있다. 증폭기(108)의 출력은 MOS 트랜지스터(116)의 게이트 단자와 접속되어 있다.
여기서 전압 발생기(104)로부터의 출력, 즉 MOS 트랜지스터(116)의 드레인 단자, 전류원(105) 및 MOS 트랜지스터(115)의 게이트 단자와의 접속점의 전압을 Vcm이라고 하고, 고정 전류원(110)과 저항(Rd)의 접속점의 전압 또는 접속점에 접속된 전압 폴로어로부터 출력된 전압을 Vctrl이라고 하면, 저항(Rd)과 고정 전류(Id)의 곱 Rd×Id가 Vcm과 Vctrl의 차와 같다. 이와 같이 도 9에 도시된 구성에 의해, Vcm과 Vctrl을 항상 일정한 전압차로 유지할 수 있고, 이 차를 β+Vth1이 되도록 구성하면, 수학식 5에 의해 +β에서부터 -β까지의 영역에서 양호한 선형성을 가질 수 있다. 여기서 β는 임의의 상수이다. 전류원(105)의 출력 전류를 원하는 값으로 함으로써, 전압 발생기(104)의 출력을 원하는 값으로 하고, 튜닝 전압(Vctrl) 및 공통 전압(Vcm)을 원하는 값으로 할 수 있다. 여기서, 전류원(105)의 출력 전류를 가변으로 해도 좋고, 튜닝 전압(Vctrl) 및 공통 전압(Vcm)이 원하는 값이 되도록 전류원(105)의 출력 전류를 설정한 후에 그 출력 전류의 값을 고정으로 해도 좋다.
MOS 트랜지스터(115)는 트랜스컨덕턴스 증폭기를 구성하는 MOS 트랜지스터(111, 112)와 전류 미러 관계를 갖고, MOS 트랜지스터(116)는 MOS 트랜지스터(113, 114)와 전류 미러 관계를 갖는 트랜지스터 사이즈로 하는 것이 바람직하다. 즉, 전류 미러비를 예컨대 γ라고 하는 경우, MOS 트랜지스터(115)의 트랜지스터 사이즈×γ=MOS 트랜지스터(111, 112)의 트랜지스터 사이즈, 및 MOS 트랜지스 터(116)의 트랜지스터 사이즈×γ=MOS 트랜지스터(113, 114)의 트랜지스터 사이즈가 되도록 구성한다. 이때, 전류원(105)으로부터 출력되는 전류를 Ic라고 하면, 미러비(γ)로 전류 미러되어, Ip=γ×(Ic-Id), In=γ×(Ic-Id)가 된다.
이상에 의해 본 실시형태는, 동작 입력 범위에 있어서의 양호한 선형성을 갖는 범위의 튜닝 전압(Vctrl)의 크기에 따른 변화를 억제하여, 넓은 트랜스컨덕턴스 튜닝 범위를 갖는 트랜스컨덕턴스 증폭기이며, 또한, 차동쌍을 형성하는 MOS 트랜지스터(111, 112)를 흐르는 전류(Ip, In)를, 전류원(105)에 의해 직접 전류 미러비로 결정할 수 있다고 하는 특징을 함께 갖는 트랜스컨덕턴스 증폭기를 가능하게 한다.

Claims (8)

  1. 입력 전압에 비례한 출력 전류를 공급하는 트랜스컨덕턴스 증폭기로서,
    3극관 영역에서 동작하고, 소스 접지된 제1 및 제2 MOS 트랜지스터로 형성된 차동쌍과,
    포화 영역에서 동작하고, 소스 단자가 상기 제1 MOS 트랜지스터의 드레인 단자와 접속된 제3 MOS 트랜지스터와,
    포화 영역에서 동작하고, 소스 단자가 상기 제2 MOS 트랜지스터의 드레인 단자와 접속된 제4 MOS 트랜지스터와,
    부(負)입력 단자가 상기 제3 MOS 트랜지스터의 소스 단자에 접속되고, 출력 단자가 상기 제3 MOS 트랜지스터의 게이트 단자에 접속된 제1 증폭기와,
    부입력 단자가 상기 제4 MOS 트랜지스터의 소스 단자에 접속되고, 출력 단자가 상기 제4 MOS 트랜지스터의 게이트 단자에 접속된 제2 증폭기와,
    상기 제1 및 제2 증폭기의 정(正)입력 단자 전압에 입력되는 튜닝 전압과, 상기 차동쌍에 입력되는 제1 전압 및 제2 전압의 공통 전압을, 상기 튜닝 전압과 상기 공통 전압의 차가 일정하게 되도록 생성하는 전압 발생 회로와,
    상기 공통 전압이 입력되고, 상기 제1 MOS 트랜지스터의 게이트 단자에 출력하는 상기 제1 전압과, 상기 제2 MOS 트랜지스터의 게이트 단자에 출력하는 상기 제2 전압을 생성하는 차동쌍 입력 전압 발생 회로
    를 구비하고,
    상기 제2 전압은 2×(상기 공통 전압)-(상기 제1 전압)이고,
    상기 입력 전압은 상기 제1 전압과 상기 제2 전압의 차이며,
    상기 출력 전류는, 상기 제1 및 제3 MOS 트랜지스터의 드레인?소스 사이를 흐르는 제1 전류(Ip)와, 상기 제2 및 제4 MOS 트랜지스터의 드레인?소스 사이를 흐르는 제2 전류(In)의 차인 것을 특징으로 하는 트랜스컨덕턴스 증폭기.
  2. 제1항에 있어서, 상기 전압 발생 회로는, 전압 발생기, 고정 전류원 및 상기 전압 발생기와 상기 고정 전류원의 출력 단자 사이에 직렬 접속된 저항을 구비하고,
    상기 전압 발생기와 상기 저항 사이로부터 상기 튜닝 전압을 출력하고, 상기 저항과 상기 고정 전류원 사이로부터 상기 공통 전압을 출력하는 것을 특징으로 하는 트랜스컨덕턴스 증폭기.
  3. 제1항에 있어서, 상기 전압 발생 회로는, 전압 발생기, 고정 전류원 및 상기 전압 발생기와 상기 고정 전류원의 입력 단자 사이에 직렬 접속된 저항을 구비하고,
    상기 전압 발생기와 상기 저항의 접속점이 상기 공통 전압이고, 상기 저항과 상기 고정 전류원의 접속점이 상기 튜닝 전압인 것을 특징으로 하는 트랜스컨덕턴스 증폭기.
  4. 제3항에 있어서, 상기 전압 발생기는, 직렬 접속된 제2 전류원, 제5 및 제6 MOS 트랜지스터 및 제3 증폭기를 구비하고,
    상기 제6 MOS 트랜지스터의 소스 단자, 상기 제5 MOS 트랜지스터의 드레인 단자 및 상기 제3 증폭기의 부입력 단자가 접속되며,
    소스 접지된 상기 제5 MOS 트랜지스터의 게이트 단자는 상기 제6 MOS 트랜지스터의 드레인 단자와 상기 제2 전류원의 출력 단자에 접속되고,
    상기 제5 MOS 트랜지스터의 게이트 전압은 상기 공통 전압이고, 상기 제3 증폭기의 정입력 단자 전압은 상기 튜닝 전압인 것을 특징으로 하는 트랜스컨덕턴스 증폭기.
  5. 제4항에 있어서, 상기 제5 MOS 트랜지스터는 상기 제1 및 제2 MOS 트랜지스터와, 상기 제6 MOS 트랜지스터는 상기 제3 및 제4 MOS 트랜지스터와 전류 미러(current-mirror) 관계를 갖도록 되어 있는 것을 특징으로 하는 트랜스컨덕턴스 증폭기.
  6. 제4항 또는 제5항에 있어서, 상기 제2 전류원은 가변인 것을 특징으로 하는 트랜스컨덕턴스 증폭기.
  7. 제2항 내지 제5항 중 어느 한 항에 있어서, 상기 전압 발생기는 가변인 것을 특징으로 하는 트랜스컨덕턴스 증폭기.
  8. 제6항에 있어서, 상기 전압 발생기는 가변인 것을 특징으로 하는 트랜스컨덕턴스 증폭기.
KR1020097004093A 2006-08-28 2007-08-27 트랜스컨덕턴스 증폭기 KR101113378B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2006-230785 2006-08-28
JP2006230785 2006-08-28
PCT/JP2007/066516 WO2008026528A1 (fr) 2006-08-28 2007-08-27 Amplificateur à transconductance

Publications (2)

Publication Number Publication Date
KR20090037488A KR20090037488A (ko) 2009-04-15
KR101113378B1 true KR101113378B1 (ko) 2012-03-13

Family

ID=39135811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097004093A KR101113378B1 (ko) 2006-08-28 2007-08-27 트랜스컨덕턴스 증폭기

Country Status (5)

Country Link
US (1) US7847635B2 (ko)
EP (1) EP2058944B1 (ko)
JP (1) JP4792503B2 (ko)
KR (1) KR101113378B1 (ko)
WO (1) WO2008026528A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056606A (ja) * 2008-08-26 2010-03-11 Asahi Kasei Electronics Co Ltd トランスコンダクタンスアンプ
US8405347B2 (en) * 2010-10-04 2013-03-26 Ford Global Technologies, Llc Input voltage based system and method for charging a vehicle battery
US8626106B2 (en) * 2011-12-06 2014-01-07 Tensorcom, Inc. Method and apparatus of an input resistance of a passive mixer to broaden the input matching bandwidth of a common source/gate LNA
US10110175B1 (en) 2017-05-19 2018-10-23 Qualcomm Incorporated Preventing distortion in a differential power amplifier
US20220255511A1 (en) * 2019-05-31 2022-08-11 Semiconductor Energy Laboratory Co., Ltd. Communication device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62190908A (ja) 1986-02-17 1987-08-21 Nec Corp 差動増幅器
JP2005354558A (ja) * 2004-06-14 2005-12-22 Sanyo Electric Co Ltd 差動増幅回路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2594585B2 (ja) 1987-11-25 1997-03-26 富士通株式会社 演算増幅回路
KR960027254A (ko) 1994-12-29 1996-07-22 조백제 선형성이 양호한 오퍼레이션널 트랜스콘덕턴스 증폭기
JP3574546B2 (ja) * 1997-05-16 2004-10-06 日本電信電話株式会社 高周波可変利得増幅器
JPH11251848A (ja) 1998-03-05 1999-09-17 Nec Corp チューナブルｍｏｓ線形トランスコンダクタンス・アンプ
JP3490648B2 (ja) 1998-09-08 2004-01-26 株式会社東芝 トランスコンダクタ及びこれを用いたフィルタ回路
JP3523139B2 (ja) * 2000-02-07 2004-04-26 日本電気株式会社 可変利得回路
US6549074B2 (en) 2000-12-05 2003-04-15 Nippon Telegraph And Telephone Corporation Transconductance amplifier, filter using the transconductance amplifier and tuning circuitry for transconductance amplifier in the filter
JP3671899B2 (ja) 2000-12-05 2005-07-13 日本電信電話株式会社 トランスコンダクタンスアンプ回路
JP3859572B2 (ja) * 2001-11-16 2006-12-20 松下電器産業株式会社 可変ゲインアンプおよびフィルタ回路
US6590452B1 (en) * 2002-05-31 2003-07-08 National Semiconductor Corporation High DC gain cascode amplifier stage with low noise performance
US6724258B1 (en) * 2002-12-04 2004-04-20 Texas Instruments Incorporated Highly-linear, wide-input-range, wide control-range, low-voltage differential voltage controlled transconductor
KR20050026668A (ko) * 2003-09-09 2005-03-15 한국전자통신연구원 트라이오드영역형 트랜스컨덕터의 고선형과 저왜곡화 방법및 이를 적용한 트라이오드영역형 트랜스컨덕터 회로
JP4533707B2 (ja) 2004-09-07 2010-09-01 株式会社ケンウッド アンプ装置、アンプ用電源回路およびオーディオ信号再生装置
US7443241B2 (en) 2005-11-28 2008-10-28 Via Technologies Inc. RF variable gain amplifier
KR20080091357A (ko) 2006-08-21 2008-10-10 아사히 가세이 일렉트로닉스 가부시끼가이샤 트랜스컨덕턴스 앰프
US7474154B1 (en) * 2007-04-23 2009-01-06 National Semiconductor Corporation Bias device clamping circuit for fast over-range recovery

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62190908A (ja) 1986-02-17 1987-08-21 Nec Corp 差動増幅器
JP2005354558A (ja) * 2004-06-14 2005-12-22 Sanyo Electric Co Ltd 差動増幅回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
wirtten by Behzad Razavi,translated under the supervision of Tadahiro KURODA, Analog CMOS Shuseki Kairo no Sekki Oyohen, Maruzen Co., Ltd., 30 March,2003, pages 559 to 560

Also Published As

Publication number Publication date
US20100013556A1 (en) 2010-01-21
WO2008026528A1 (fr) 2008-03-06
JP4792503B2 (ja) 2011-10-12
EP2058944B1 (en) 2012-06-27
EP2058944A4 (en) 2011-05-04
EP2058944A1 (en) 2009-05-13
KR20090037488A (ko) 2009-04-15
US7847635B2 (en) 2010-12-07
JPWO2008026528A1 (ja) 2010-01-21

Similar Documents

Publication Publication Date Title
JP4676885B2 (ja) バイアス回路
US20010026192A1 (en) Differential amplifier and filter circuit using the same
JP2010239481A (ja) 半導体集積回路装置
KR101113378B1 (ko) 트랜스컨덕턴스 증폭기
KR100405221B1 (ko) 가변이득증폭기
US20090322428A1 (en) Tunable linear operational transconductance amplifier
JP4855470B2 (ja) トランスコンダクタンスアンプ
US20100188143A1 (en) Bias circuit, and gm-C filter circuit and semiconductor integrated circuit each including the same
KR100576716B1 (ko) 출력 전류의 왜곡이 보상된 트랜스컨덕터 회로
US7532045B1 (en) Low-complexity active transconductance circuit
JP2006270442A (ja) フィルタ回路のｑ補正
JP2005151460A (ja) Ａｍ中間周波可変利得増幅回路、可変利得増幅回路及びその半導体集積回路
JP4098701B2 (ja) 可変時定数回路及びこれを用いたフィルタ回路
JP4907395B2 (ja) 可変利得増幅回路
US20090096523A1 (en) Differential amplification circuit
JP2006157644A (ja) カレントミラー回路
KR20090032921A (ko) 고 선형성 트랜스컨덕턴스 증폭기
KR100582545B1 (ko) 출력 전류의 왜곡이 보상된 트랜스컨덕터 회로
JP5788739B2 (ja) 電圧可変利得増幅回路
JP2010056606A (ja) トランスコンダクタンスアンプ
JP5126221B2 (ja) 増幅回路
JPH10276053A (ja) 可変利得増幅器
JPH05226950A (ja) 全差動増幅器
KR100664987B1 (ko) 선형 특성을 개선한 ｇｍ셀 회로
JPH077339A (ja) トランスコンダクタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee