JPH077339A - トランスコンダクタ - Google Patents

Abstract

(57)【要約】 【目的】 本発明は線形性に優れ、特性可変の容易なト
ランスコンダクタを提供することを目的としている。 【構成】 図１において、１はＮＭＯＳＦＥＴ、１０は
クロスカップルペア、２０はＭａｉｎソースカップルペ
ア、３０はＳｕｂソースカップルペア、４０はα倍アン
プ、５０は直流レベルシフト、６０はバイアス電流源で
ある。上記の構成のようにクロスカップルペアを構成し
ている２組のソースカップルペアに印加する信号振幅の
比αを２組のソースカップルペアから生じる高調波成分
が一致するように選ぶことにより達成される。 【効果】 ゲート長の短いトランジスタでクロスカップ
ルペアを構成できるため線形性、低電源電圧化、低電力
化、小チップサイズ化に優れたトランスコンダクタを提
供できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はトランスコンダクタに関
し、特に特性可変が容易でかつ低歪みなトランスコンダ
クタに関する。

【０００２】

【従来の技術】トランスコンダクタは入力電圧Ｖinに比
例した電流を出力する電圧−電流変換器の一種であり、
制御電圧(電流)によりその特性が可変できるという特徴
を持つ。このため特性可変が要求されるシステムにおい
ては適した回路ブロックである。しかしデジタルオンチ
ップ化をターゲットにＭＯＳトランジスタで構成した場
合、その電流特性が(数１)式のような２乗則で決定され
るため大振幅における線形性の悪さが障害となり応用範
囲を制限している。

【０００３】

【数１】

【０００４】このような問題点を解決するため、従来の
ＭＯＳトランスコンダクタでは、例えば、Z.Wang氏など
による「ノベル リニアリゼイション テクニック フォ
ー インプルメンティング ラージ-シグナル ＭＯＳ チ
ューナブル トランスコンダクタ」〔「NOVEL LINEARISA
TION TECHNIQUE FOR IMPLEMENTING LARGE-SIGNAL MOSTU
NABLE TRANSCONDUCTOR」(ELECTRONICS LETTERS 18th Ja
nuary 1990 Vol.26No.2 pp138)〕 に記載の如く、「ク
ロスカップル方式」という新方式を提案し、極めて線形
性の優れたトランスコンダクタを実現している。この方
式を図５に示す。このトランスコンダクタは２組のソー
スカップルペア(Main-PairとSub-Pair)に直流レベルが
ＶＢ分だけ異なる信号(但し、信号振幅は同じ)を印加
し、各ドレイン端子を図５のように結線することにより
完全な線形化を実現している。各ＭＯＳトランジスタの
サイズが同じで直流電流特性が(数１)式に従うとする
と、出力電流ｉは次のようになる。

【０００５】

【数２】

【０００６】

【数３】

【０００７】(数２)−(数３)より

【０００８】

【数４】

【０００９】(数４)式のように出力電流ｉは完全に線形
になり、またＶＢにより任意に比例定数gm(=Ｋ ＶＢ)が
コントロールできる。

【００１０】試作例ではＭＯＳトランジスタの電流特性
が(数１)式に従うようにＭＯＳトランジスタのチャネル
長を３６μｍとし、電源電圧±５Ｖで低歪なトランスコ
ンダクタを実現している。

【００１１】

【発明が解決しようとする課題】上記従来技術は、線形
性、特性可変の２点でたいへん優れている方式だが以下
の問題点があった。

【００１２】低電源電圧化を考慮してチャネル長の短い
トランジスタで構成した場合、ＭＯＳトランジスタの電
流特性が(数１)式で示した２乗則に加え、ショートチャ
ネル特有の種々の効果が影響するため前節で述べた理論
が適応できなくなる。

【００１３】

【表１】

【００１４】表１はショートチャネル効果が考慮された
精密なモデルを用いて回路シミュレータ（ＳＰＩＣＥ）
によりＶin＝４００ｍＶ、ＶＢ＝０.１Ｖ ときのクロス
カップル方式による出力電流の線形性を示したものであ
る。前節によれば完全な線形化が可能であるにもかかわ
らず、チャネル長の短いトランジスタで回路を構成した
場合は出力電流に歪みが生じており３倍高調波(３ＨＤ)
が支配的になっていることが分かる。

【００１５】なお、ここでは２μｍＣＭＯＳパラメータ
を用いてＷ/Ｌ＝１５/５(単位はμｍ) のサイズでＳＰ
ＩＣＥによる解析を行った。

【００１６】したがってクロスカップル方式により低歪
みなトランスコンダクタを実現するためには、チャネル
長変調効果や微細プロセスによって伴う種々のショート
チャネル効果が無視でき、電流が２乗則で表されるよう
比較的チャネル長の大きなトランジスタで回路を構成す
る必要があった。

【００１７】本発明は上記事情に鑑みてなされたもの
で、その目的は従来技術に記載の如き問題点を解決し、
チャネル長の短いＭＯＳトランジスタで回路を構成した
場合においても線形性に優れ、特性可変の容易なトラン
スコンダクタを提供することにある。

【００１８】

【課題を解決するための手段】クロスカップルペアの線
形化メカニズムについて再度分析すると、次式に示すよ
うにそれぞれのソースカップルペアの出力電流の差とみ
ることができる。

【００１９】

【数５】

【００２０】従って、歪みの成分となる高調波成分につ
いてもそれぞれのペアの差となるはずである。表２、３
はＶin＝４００(mV)ときのそれぞれのペアの出力電流の
歪み成分である。

【００２１】

【表２】

【００２２】

【表３】

【００２３】表１〜３を比べるとそれぞれの成分が(５)
式に示すように、(表２)-(表３)＝(表１)となっている
ことが分かる。特に、ＴＨＤを決定している３ＨＤにお
いてそれぞれのソースカップルペアの３ＨＤ成分が桁違
いに大きいうえ、その大きさも異なるため、その差がク
ロスカップルペアの歪みを決定していることになる。し
たがって、２組のソースカップルペアに生じる３ＨＤ成
分の大きさが完全に一致していれば、歪みの主成分であ
る３ＨＤ成分はクロスカップルペアの差電流出力には完
全になくなり、前節で解析したとおりに極めて線形性の
高いトランスコンダクタが実現できる。

【００２４】上記３ＨＤの大きさを一致させるための手
段を図６により詳細に説明する。

【００２５】前節の歪み解析において、入力信号振幅に
対し３ＨＤの大きさをとると図６に示すような特性とな
る。 (注：この図は３ＨＤの大きさを一致させるための
手段を説明するのために２組のペアに生じる３ＨＤの大
きさの違いを極端に表したものである。)この図におい
て、入力電圧Ｖa1が印加されたときにＭain-Pairに生じ
る３ＨＤの大きさはＨD1である。一方、Ｓub-Pair にお
いてこのＨD1が生じる入力電圧はＶa2のときである。ま
た、Ｍain-Pairで入力電圧がＶb1のときに生じる３ＨＤ
の大きさはＨD2であり、Ｓub-Pair においてＨD2が生じ
る入力電圧はＶb2のときである。したがって、Ｍain-Pa
irにＶa1を印加したときＳub-PairにＶa2が、Ｍain-Pai
rにＶb1を印加したときＳub-PairにＶb2が印加されるよ
うに入力信号がそれぞれのペアにα₁(=Va2/Va1)、α₂(=
Vb2/Vb1)、…のような３ＨＤの大きさが一致する最適入
力信号振幅比をもって印加することにより２つの特性は
重なり３ＨＤ成分を完全に無くすことができる。このよ
うにして、チャネル長の短いトランジスタで低歪みなク
ロスカップル方式のトランスコンダクタが構成できる。

【００２６】

【作用】本発明に係るトランスコンダクタにおいては、
上記のように２組ソースカップルペアに生じる３ＨＤ成
分が一致するように印加する信号振幅にある比αを持た
せることにより、チャネル長の大きなトランジスタを用
いることなく、歪みの主成分である３ＨＤを無くすこと
ができる。

【００２７】

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。

【００２８】図１は本発明の第１の実施例を示すもの
で、１はＮＭＯＳＦＥＴ、１０はクロスカップルペア、
２０はＭａｉｎソースカップルペア、３０はＳｕｂソー
スカップルペア、４０はα倍アンプ、５０は直流レベル
シフト、６０はバイアス電流源である。

【００２９】前述の通り、ゲート長の短いトランジスタ
ではショートチャネル効果の影響で直流バイアスの異な
るＭａｉｎソースカップルペア２０とＳｕｂソースカッ
プルペア３０で高調波成分の大きさが大きく異なる。し
たがって２組のソースカップルペアの高調波成分が一致
するような最適入力信号振幅比αをもって印加すること
でクロスカップルペア１０での高調波成分を無くすこと
ができる。構成としてはＳｕｂソースカップルペア３０
の入力にα倍アンプ４０を設け、Ｍａｉｎソースカップ
ルペア２０に印加された信号に対し、α倍の信号をＳｕ
ｂソースカップルペア３０に印加する(Ｍａｉｎソース
カップルペア２０の入力にα倍アンプ４０を設けても同
等)。これによりゲート長の長いトランジスタで構成し
たときと同じ効果が得られるので低電源電圧化、低電力
化、小チップサイズ化の点で極めて都合が良い。

【００３０】第１の実施例について具体例を用いて説明
する。

【００３１】図２はα倍アンプ４０と直流レベルシフト
５０を合わせ持つ回路をＣＭＯＳにより設計した一例で
ある。この図において２はＰＭＯＳＦＥＴである。入力
はＮＭＯＳＦＥＴ１で受け、そのソース出力を並列接続
されたＰＭＯＳＦＥＴ２で受けてそれぞれのソース出力
信号をクロスカップルペア１０を構成している２組のソ
ースカップルペアに印加する。最初にＮＭＯＳＦＥＴ１
で受け、次にＰＭＯＳＦＥＴ２で出力する構成としてい
るのは、ＮＭＯＳＦＥＴ１のゲート−ソース間電圧Ｖgs
とＰＭＯＳＦＥＴ２のＶgsで直流電圧レベルシフトを図
ったものである。ＮＭＯＳあるいはＰＭＯＳだけで構成
すると入力電圧よりＶgs分下がった(上がった)電位がク
ロスカップルペア１０の直流動作点となるため低電源電
圧化を考慮する際不利である。

【００３２】レベルシフト電圧ＶＢは並列接続されたＰ
ＭＯＳＦＥＴ２のゲート−ソース間電圧の差を利用して
作る。図２において、

【００３３】

【数６】

【００３４】ここで、Ｖgs1＞Ｖgs2 ＶＢの制御は図３に示すように定電流源トランジスタ３
のゲート電圧を制御することにより行うことができる。

【００３５】一方、利得比αは次のようになる。一般に
図４に示すようなソースフォロワの利得Ｇsfは基盤効果
を無視すると、次式に示すようにｇｍとｇo の比で与え
られることが知られている。

【００３６】

【数７】

【００３７】ここで、ｇｍ：ＭＯＳトランジスタのトラ
ンスコンダクタンス ｇo ：定電流源の出力コンダクタンス 一般的にはｇｍ>>ｇo であるので、Ｇsf≒１が成り立
つ。しかし定電流源もＭＯＳトランジスタで構成するよ
うな実際的な場合においてはｇｍとｇo の比によってＧ
sfは決定される。ｇｍとｇo は次の式で与えられる。

【００３８】

【数８】

【００３９】

【数９】

【００４０】ここで、ＶA：アーリー電圧、Ｉd：ドレイ
ン電流である。２式ともＩdによってその値が決定され
る。

【００４１】図２の回路でＭP1とＭP2に流れる電流は異
なっている。これは先に述べたとおりＶＢを作るために
それぞれのトランジスタのＶgsの差を利用しているため
である。従って、ＭP1とＭP2によるソースフォロワの利
得Ｇsf1とＧsf2に電流値が異なる分だけ差が生じるのは
明らかである。この利得の違いを利用してαを実現す
る。

【００４２】ＭP1に流れる電流をId、ＶgsがＶＢ分だけ
大きいＭP2に流れる電流をId+Δidとしてαを導くと次
のようになる。

【００４３】

【数１０】

【００４４】(数１０)式をみるとΔid分だけＧsf2の利
得が大きくなっており、αとしては必ず１以上の値とな
ることが分かる。

【００４５】ここではトランジスタのサイズを同じとし
て電流値だけに着目したが、トランジスタのサイズを適
当な値に選ぶことにとより任意のαが実現できる。

【００４６】次に本発明の詳細な設計例を以下に示す。

【００４７】図７はクロスカップル方式をベースとして
完全差動形で設計したＯＴＡである。定電流源はチャネ
ル長変調による定電流性の劣化を防ぐためにカスコード
タイプとしている。出力段はフェイズエラーの低減と、
出力インピーダンスを高めることを目的として、また低
電圧化を考慮してフォールディングカスコードとした。

【００４８】トランジスタサイズは表４に示したとおり
である。

【００４９】

【表４】

【００５０】完全差動型で設計した場合には、コモンモ
ードを安定させるためのコモンモードフィードバック回
路が必ず必要となる。コモンモードフィードバック回路
については様々な回路方式が提案されているが、基本的
にはポジティブ出力(OUTP)とネガティブ出力(OUTN)の和
の２分の１の電圧がアナログＧＮＤ(VAG) となり、この
電圧が常に保たれるようなフィードバック回路であれば
よい。ここでは図８のような回路構成とした。フィード
バックメカニズムとしては、両出力の２分の１の電圧が
ＶAGよりずれるとフィードバック端子電圧ＶCMがそれに
応じて上下する。この端子はＯＴＡコア回路の負荷側Ｎ
−ＭＯＳ定電流源のＶCM端子に接続されており、この電
流を調整することで所望の電圧レベルが得られるように
なっている。トランジスタサイズは表４に示したとおり
である。

【００５１】図７と図８を組み合わせた回路構成で３Ｈ
Ｄ成分が一致する比、即ち３ＨＤが最小となる最適比α
を調べてみると図９に示すようにα=１.０１４のときで
ある(ただし、次の条件とする。ＶＢ＝０.１Ｖ，ｆin＝
２５ｋHz，Main-Pairの入力信号=４００mV)。このαを
有して入力信号を印加し、かつレベルシフト電圧ＶＢが
任意に可変可能な回路として図１０に示すような構成を
採用した。基本構成は図３と同じであるが、定電流源部
分をカスコードタイプとした。

【００５２】回路シミュレータにてＶＢ＝０.１Ｖ、ｆi
n＝２５ｋHz，入力信号＝４００mVの条件で検証してみ
るとα＝１.０１１が得られ(トランジスタサイズはすべ
てＷ/Ｌ＝２０/５，単位はμｍ)、先に設計したＯＴＡ
と組み合わせることで歪み特性の優れたトランスコンダ
クタが実現できる。

【００５３】上記で設計したトランスコンダクタを積分
器構成としたときの出力電流のＴＨＤ特性を図１１に示
す。この時の負荷容量は１６pFとした。入力信号＝４０
０mVときにＴＨＤ＝０.０２６％ が得られている。ここ
ではチャネル長５μｍのトランジスタを採用し、電源電
圧は７Ｖで設計したが、よりチャネル長の短いトランジ
スタ（例えば０.８μｍなど)を採用することに電源電圧
はさらに下げることができる。

【００５４】図１２は上記で設計したトランスコンダク
タを用いたフィルタの一構成例である。ここで、１００
はフィルタ、１１０はトランスコンダクタである。

【００５５】フィルタ１００を２段カスケード接続した
時の特性を図１３に示す。この時通過域において、入力
信号４００mVでＴＨＤ＝０.００５％が得られている(図
１４参照)。

【００５６】以上、本発明を具体的な回路定数を用いて
回路を設計し、回路シミュレータによる解析結果を示し
た。本方式が極めて有効なことは明らかである。

【００５７】

【発明の効果】以上本発明によれば極めて低歪みなクロ
スカップルペアがゲート長の短いトランジスタを用いて
構成でき、低電圧電源、低電力、小チップサイズに適し
たトランスコンダクタを提供できる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す図。

【図２】本発明の一設計例を示す図。

【図３】レベルシフト電圧の可変性を示す図。

【図４】ＮＭＯＳソースフォロワを示す図。

【図５】従来のＭＯＳトランスコンダクタ回路の構成
図。

【図６】本発明の原理を説明するための図。

【図７】ＯＴＡの具体的な回路構成をを示す図。

【図８】コモンモードフィードバック回路を示す図。

【図９】回路の歪み特性を示す図。

【図１０】α実現のための具体的な回路構成を示す図。

【図１１】設計した回路のＴＨＤ特性を示す図。

【図１２】フィルタの一構成例を示す図。

【図１３】フィルタの特性を示す図。

【図１４】フィルタの歪み特性を示す図。

【符号の説明】

１：ＮＭＯＳＦＥＴ、２：ＰＭＯＳＦＥＴ、１０：クロ
スカップルペア、２０：Ｍａｉｎソースカップルペア、
３０：Ｓｕｂソースカップルペア、４０：α倍アンプ、
５０：直流レベルシフト、６０：バイアス電流源、１１
０：フィルタ、１１０：トランスコンダクタ。

Claims (5)

【特許請求の範囲】
1. 【請求項１】入力される電圧に比例した電流を出力し、
   その比例定数が外部から電圧または電流により可変可能
   なトランスコンダクタにおいて、該トランスコンダクタ
   は２組の差動入力回路に直流レベルの異なる信号を印加
   し、それぞれの差動入力回路から生成される電流の差を
   出力電流とするもので、２組の差動入力回路に印加する
   信号振幅の比をそれぞれの差動入力回路から生じる高調
   波成分の大きさが略一致するような信号振幅比、即ち最
   適信号振幅比としたことを特徴とするトランスコンダク
   タ。
2. 【請求項２】請求項１記載の構成において、該トランス
   コンダクタはＭＯＳトランジスタにより構成されてお
   り、そのＭＯＳトランジスタが概ね数μｍ以下の短いチ
   ャネル長であること特徴とするトランスコンダクタ。
3. 【請求項３】請求項１記載の構成において、印加する信
   号振幅の比が該トランスコンダクタンスの出力電流のＴ
   ＨＤ(全高調波歪)が０.１ ％以下となるような比とした
   ことを特徴とするトランスコンダクタ。
4. 【請求項４】請求項１、２記載の構成において、該トラ
   ンスコンダクタはＭＯＳトランジスタから成る回路で、
   電流値またはトランジスタのサイズが異なるソースフォ
   ロワが並列に接続された入力段により信号を印加される
   ことを特徴とするトランスコンダクタ。
5. 【請求項５】請求項１、２、３、４記載のトランスコン
   ダクタを用いたアナログフィルタ。