KR20050026668A - 트라이오드영역형 트랜스컨덕터의 고선형과 저왜곡화 방법및 이를 적용한 트라이오드영역형 트랜스컨덕터 회로 - Google Patents

트라이오드영역형 트랜스컨덕터의 고선형과 저왜곡화 방법및 이를 적용한 트라이오드영역형 트랜스컨덕터 회로 Download PDF

Info

Publication number
KR20050026668A
KR20050026668A KR1020030063402A KR20030063402A KR20050026668A KR 20050026668 A KR20050026668 A KR 20050026668A KR 1020030063402 A KR1020030063402 A KR 1020030063402A KR 20030063402 A KR20030063402 A KR 20030063402A KR 20050026668 A KR20050026668 A KR 20050026668A
Authority
KR
South Korea
Prior art keywords
mos transistor
transconductor
triode region
resistance means
circuit
Prior art date
Application number
KR1020030063402A
Other languages
English (en)
Inventor
김영호
박문양
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020030063402A priority Critical patent/KR20050026668A/ko
Priority to US10/902,678 priority patent/US7233204B2/en
Publication of KR20050026668A publication Critical patent/KR20050026668A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/331—Sigma delta modulation being used in an amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은, 트라이오드영역에서 동작하는 제1 모스트랜지스터 및 제2 모스트랜지스터를 포함하며, 상기 제1 모스트랜지스터의 드레인단자와 상기 제2 모스트랜지스터의 소스단자가 직렬로 연결되는 트라이오드영역형 트랜스컨덕터의 고선형과 저왜곡화 방법에 관한 것으로서, 제1 모스트랜지스터의 드레인-소스 전압의 변화됨에 따라 변화하는 트랜스컨덕턴스의 기울기변화분을 보상하여 선형적인 트랜스컨덕턴스를 유지시키는 것을 특징으로 한다.

Description

트라이오드영역형 트랜스컨덕터의 고선형과 저왜곡화 방법 및 이를 적용한 트라이오드영역형 트랜스컨덕터 회로{Method for acquiring the high linearity and low distortion characteristic in triode-typed transconductor and triode-typed transconductor circuit applying the same}
본 발명은 트라이오드영역형 트랜스컨덕터의 고선형과 저왜곡화 방법 및 이를 적용한 트라이오드 영역형트랜스컨덕터 회로에 관한 것이다.
트랜스컨덕터(Operational Transconductance Amplifier ;OTA)는 입력되는 전압을 비례적인 출력 전류로 변환해주는 회로로 능동 필터, 아날로그/디지털 컨버터, 델타-시그마 모듈레이터, 적분기 및/또는 자이레이터와 같은 많은 전자 시스템에서 다양하게 사용되고 있다. 일반적으로 트랜스컨덕터는 다음과 같은 특성들을 갖추어야 한다. 첫째로 부하 효과를 줄이기 위하여 매우 큰 입출력 임피던스를 가져야 한다. 둘째로 입력 주파수에 무관하여 출력 전류의 크기 및 위상을 일정하게 유지하기 위해 무한대의 동작 주파수 대역을 가져야 한다. 셋째로 전압-전류 변환을 넓은 범위에서 쉽게 튜닝할 수 있어야 한다. 넷째로 출력 직류 전압이 입력 직류 전압 근처로 잡아 줄 수 있도록 동상 신호 제거비(Common Mode Rejection Ration : CMRR)가 높아야 한다. 그리고 다섯번째로 선형 입력 전압 범위내에서 항상 입력에 일정한 비율로 출력 전류를 흘려야 한다. 이중에서 입력 전압에 비례하여 넓은 출력 전류 스윙 범위는 트랜스컨덕터의 특성을 결정하는 주요 설계 파라미터이다. 특히 시스템에서 원하는 신호대 잡음비(S/N) 및 왜곡(distortions)비를 만족시킬 수 있도록 하기 위해서는, 선형 입출력 범위가 넓어야 함은 물론이고 선형 범위 내에서 오차범위내의 일정한 값을 유지하여야 한다.
지금까지 알려져 있는 트랜스컨덕터의 선형화 방법은 매우 다양한데, 보통 CMOS(Complementary MOS) 트랜지스터로 구현된 트랜스컨덕터는 크게 세가지로 분류 할 수 있다. 포화 영역(saturation region)에서 동작하는 트랜지스터를 이용하거나 또는 트라이오드 영역(triode region)을 이용하거나 아니면 이들의 합성이다.
도 1 내지 도 3은 모스 트랜지스터로 구현되는 종래의 연산 트랜스컨덕턴스 증폭기의 여러 구조들을 나타내 보인 회로도들이다. 도 1 내지 도 3에서 참조 부호 "M1", "M2", "M3" 및 "M4"는 각각 모스 트랜지스터를 나타낸다.
먼저 도 1에 도시된 트랜스컨덕터는, 축퇴 차동쌍(Degenerated differential pairs)구조로서, 선형성을 유지하기 위하여 포화 영역 입력 트랜지스터(M1, M2)에 튜닝 가능한 저항 성분(R)이 연결되는 구조를 갖는다. 그러나 튜닝 가능한 저항 성분(R)이 입력 트랜지스터(M1, M2)의 소스에서 본 임피던스 1/Gm1,2보다 작은 경우 선형성이 떨어지는 경향이 있다.
다음에 도 2에 도시된 트랜스컨덕터는, 트라이오드 영역형 구조로서, 입력 전압에 선형적인 전류 특성을 보이는 트라이오드 영역 동작 모스 트랜지스터를 입력 트랜지스터(M1, M2)로 사용한다. 입력 트랜지스터(M1, M2)의 드레인-소스 전압은 트랜지스터가 트라이오드 영역에 있도록 고정되는 작은 값이며 이 값에 따라 트랜스컨덕턴스 값과 튜닝 영역이 결정된다. 그러나 이 구조는 드레인-소스 전압 변화와 이동도(mobility:μ)에 의해 선형성이 영향을 받는다.
다음에 도 3에 도시된 트랜스컨덕터는, 스퀘어 로(square-law) 구조로서 도 1에 도시된 트랜스컨덕터의 구조에서 저항 성분(R)이 제거된 대신에 추가적인 모스 트랜지스터들(M3 및 M4)이 더 추가적으로 포함된 구조이다. 모든 트랜지스터들(M1, M2, M3 및 M4)은 포화 상태에서 동작하며 하모닉 성분의 피드백에 의하여 왜곡 성분이 감소되고 선형성도 유지된다. 이밖에도 여러 방법이 있겠지만 앞에서 언급한 세가지 구조의 변형들이다.
앞서 언급된 구조중에서 도1에 도시된 축퇴 차동쌍 구조의 트랜스컨덕터와 도3에 도시된 스퀘어 로 구조의 트랜스컨덕터는 고속 동작과 고 이득을 얻기에 유리하지만, 선형 입력 범위를 확장하고 왜곡 성분을 감소시키기 위해서는 수개의 병렬로 구성된 입력 게이트들을 조합하여야 한다. 이러한 구성은 회로의 복잡도, 면적 소모, 전류 소모를 가져오며, 또한 포화 영역 동작이라 저전압 회로에 적절하지 못하다는 단점을 가진다. 더욱이 트라이오드 영역에 동작시키는 방법보다 선형 영역이 좁고 선형 범위내에서 트랜스컨덕턴스의 오차범위도 크다.
도 4는 도2의 트랜스컨덕터를 이용한 일반적인 선형 트랜스컨덕터로 주로 사용되는 이득-증대 증폭기 궤환(Gain-boosting amplifier feedback)을 이용한 트라이오드 영역형 트랜스컨덕터의 일부를 나타내 보인 회로도이다.
앞서 언급한 것처럼 도 2의 트랜스컨덕터 구조는 도 1 및 도 3의 트랜스컨덕터 구조에 비하여 높은 선형 특성을 가지고 있다. 이와 같은 회로에 있어서, 도 4에 도시된 바와 같이, 증폭기(402)에 의해 제1 모스 트랜지스터(M1)의 드레인 노드(a)에서의 노드 전압, 즉 드레인-소스 전압(Vds)은 일정하게 유지된다. 이상적인 경우, 도 5에 도시된 바와 같이, 입력 전압(Vin)이 제1 모스 트랜지스터(M1)의 문턱 전압(Vth)과 노드 전압(Vds)의 합(Vth+Vds)보다 큰 트라이오드 영역(T)에서는, 입력 전압(Vin)에 비례하는 출력 전류(Io)가 만들어진다. 일반적으로 트랜스컨덕턴스(Gm)는 아래의 수학식 1과 같이 나타낼 수 있다.
여기서 μ는 이동도이고, Cox는 제1 모스 트랜지스터(M1)의 게이트 산화막 커패시턴스이고, W/L은 제1 모스 트랜지스터(M1)의 폭과길이 비를 나타낸다.
상기 수학식 1에 의하면, 트라이오드 영역 동작 상태에서 노드 전압(Vds)을 일정한 상수로 유지할 경우 상당히 넓은 선형 입출력 특성을 갖는 트랜스컨덕터 설계가 가능하다는 사실을 알 수 있다.
한편 상기 트라이오드 영역형 트랜스컨덕터 구조에 있어서, 넓은 선형 범위를 얻기 위해서는 제1 모스 트랜지스터(M1)의 게이트 단자에 입력되는 입력 DC전압(Vin)을 증가시키면 된다. 그러나 실제로 게이트 입력 DC전압(Vin)을 증대시키면, 더 이상 일정한 트랜스컨덕턴스를 유지하지 못한다. 그 이유는 게이트 전압이 증가함에 따라 게이트 산화막 아래의 채널을 향하는 수직 방향으로의 전계의 세기가 강해지고, 이에 따라 반전 캐리어들이 게이트 산화막을 향해 끌려오다가 게이트 산화막의 에너지 장벽에 막혀 다시 채널쪽으로 튕기는 현상, 다시 말하면 반전 캐리어들과 게이트 산화막 사이의 충돌(scattering) 현상이 발생하여 캐리어의 이동 속도(drift velocity)가 감소하기 때문이다. 따라서 비록 이상적인 경우에서는 상기 수학식 1에서의 이동도(μ)가 상수로 취급된다고 하더라도, 실제적인 경우에서는 상수가 아니다. 실제적인 경우에서의 이동도(μ)는 아래의 수학식 2와 같이 나타낼 수 있다.
상기 수학식 2에서 알 수 있듯이, 상기 이동도(μ)는 게이트-소스 전압(Vgs)의 함수이며, 특히 게이트-소스 전압(Vgs)가 증가함에 따라 감소하는 변수(variable)라는 것을 알 수 있다.
따라서 실제적인 상황에서는, 도 6에 도시된 바와 같이, 출력 전류(Io)가 입력 전압(Vin)의 증가에 따라 선형적으로 증가하지 못하고, 오히려 감쇠되는 현상이 발생된다. 마찬가지로 트랜스컨덕턴스(Gm)도 일정한 값으로 유지되지 못하고 감소된다. 단일 입력 대신에 차동쌍(differntial-pairs) 입력을 사용하는 경우에는 단일 입력을 사용하는 경우에 비하여 향상된 선형성을 얻을 수 있다. 그러나 이 경우에도 완전한 선형성을 얻지는 못한다. 그 이유는 앞서 언급한 바와 같이, 게이트 입력 전압(Vin)에 의한 이동도(μ)의 변화로 비선형 특성이 여전히 나타나기 때문이다.
본 발명이 이루고자 하는 기술적 과제는, 트라이오드영역형 트랜스컨덕터의 고선형과 저왜곡화 방법 및 이를 적용한 트라이오드영역형 트랜스컨덕터 회로를 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 트라이오드영역형 트랜스컨덕터의 고선형과 저왜곡화 방법은, 트라이오드영역에서 동작하는 제1 모스트랜지스터 및 제2 모스트랜지스터를 포함하며, 상기 제1 모스트랜지스터의 드레인단자와 상기 제2 모스트랜지스터의 소스단자가 직렬로 연결되는 트라이오드영역형 트랜스컨덕터의 고선형과 저왜곡화 방법에 있어서, 상기 제1 모스트랜지스터의 드레인-소스 전압의 변화됨에 따라 변화하는 트랜스컨덕턴스의 기울기변화분을 보상하여 선형적인 트랜스컨덕턴스를 유지시키는 것을 특징으로 한다.
상기 기울기변화분의 보상은, 상기 트라이오드영역형 트랜스컨덕터 2개를 상호 차동쌍으로 배치하고 상기 제1 모스트랜지스터의 게이트입력전압의 위상을 반대로 하여 하나의 트라이오드영역형 트랜스컨덕터의 제1 모스트랜지스터의 드레인-소스 전압의 변화에 따른 트랜스컨덕턴스의 기울기변화와 다른 트라이오드영역형 트랜스컨덕터의 제1 모스트랜지스터의 드레인-소스 전압의 변화에 따른 트랜스컨덕턴스의 기울기변화가 상호 상쇄되도록 함으로써 이루어지는 것이 바람직하다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 일 실시예에 따른 트라이오드영역형 트랜스컨덕터 회로는, 게이트 단자를 통해 입력되는 입력 전압에 의해 트라이오드 영역에서 동작하는 제1 모스 트랜지스터, 상기 제1 모스 트랜지스터에 직렬로 연결된 제3 모스 트랜지스터, 상기 제3 모스 트랜지스터에 연결된 제1 전류원, 및 상기 제1 모스 트랜지스터와 접지 사이에 배치된 제1 저항 수단을 구비하는 제1 트랜스컨덕터 회로; 및 게이트 단자를 통해 입력되는 입력 전압에 의해 트라이오드 영역에서 동작하는 제2 모스 트랜지스터, 상기 제2 모스 트랜지스터에 직렬로 연결된 제4 모스 트랜지스터, 상기 제4 모스 트랜지스터에 연결된 제2 전류원, 및 상기 제2 모스 트랜지스터와 접지 사이에 배치된 제2 저항 수단을 구비하는 제2 트랜스컨덕터 회로를 포함하는 것을 특징으로 한다.
본 실시예에 있어서, 상기 제1 모스 트랜지스터 및 제3 모스 트랜지스터 사이의 노드 전압을 일정하게 유지하기 위한 제1 캐스코드 회로; 및 상기 제2 모스 트랜지스터 및 제4 모스 트랜지스터 사이의 노드 전압을 일정하게 유지하기 위한 제2 캐스코드 회로를 포함하는 것이 바람직하다.
상기 제1 저항 수단은 수동 저항 수단 또는 능동 저항 수단인 것이 바람직하다. 이 경우 상기 능동 저항 수단은 모스 트랜지스터일 수 있다.
상기 제2 저항 수단은 수동 저항 수단 또는 능동 저항 수단인 것이 바람직하다. 이 경우 상기 능동 저항 수단은 모스 트랜지스터일 수 있다.
상기 제1 모스 트랜지스터 및 제2 모스 트랜지스터의 게이트 입력 전압은 차동쌍인 것이 바람직하다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 다른 실시예에 따른 트랜스컨덕터 회로는, 게이트 단자를 통해 입력되는 입력 전압에 의해 트라이오드 영역에서 동작하는 제1 모스 트랜지스터, 상기 제1 모스 트랜지스터에 연결된 제1 저항 수단, 상기 제1 저항 수단에 연결된 제3 모스 트랜지스터 및 상기 제3 모스 트랜지스터에 연결된 제1 전류원을 구비하는 제1 트랜스컨덕터 회로; 및 게이트 단자를 통해 입력되는 입력 전압에 의해 트라이오드 영역에서 동작하는 제2 모스 트랜지스터, 상기 제2 모스 트랜지스터의 연결된 제2 저항 수단, 상기 제2 저항 수단에 연결된 제4 모스 트랜지스터 및 상기 제4 모스 트랜지스터에 연결된 제2 전류원을 구비하는 제2 트랜스컨덕터 회로를 포함하는 것을 특징으로 한다.
본 실시예에 있어서, 상기 제1 모스 트랜지스터 및 제3 모스 트랜지스터 사이의 노드 전압을 일정하게 유지하기 위한 제1 캐스코드 회로; 및 상기 제2 모스 트랜지스터 및 제4 모스 트랜지스터 사이의 노드 전압을 일정하게 유지하기 위한 제2 캐스코드 회로를 포함하는 것이 바람직하다.
상기 제1 저항 수단은 수동 저항 수단 또는 능동 저항 수단인 것이 바람직하다. 이 경우 상기 능동 저항 수단은 모스 트랜지스터일 수 있다.
상기 제2 저항 수단은 수동 저항 수단 또는 능동 저항 수단인 것이 바람직하다. 이 경우 상기 능동 저항 수단은 모스 트랜지스터일 수 있다.
상기 제1 모스 트랜지스터 및 제2 모스 트랜지스터의 게이트 입력 전압은 차동쌍인 것이 바람직하다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
본 발명에 다른 트라이오드영역형 트랜스컨덕터의 고선형과 저왜곡화 방법은, 트라이오드영역에서 동작하는 제1 모스트랜지스터 및 제2 모스트랜지스터를 포함하며, 상기 제1 모스트랜지스터의 드레인단자와 상기 제2 모스트랜지스터의 소스단자가 직렬로 연결되는 트라이오드영역형 트랜스컨덕터에 있어서, 상기 제1 모스트랜지스터의 드레인-소스 전압의 변화됨에 따라 변화하는 트랜스컨덕턴스의 기울기변화분을 보상하여 선형적인 트랜스컨덕턴스를 유지시키는 것을 특징으로 한다. 즉 예컨대 차동 쌍 트라이오드 영역형 트랜스컨덕터의 두 트랜스컨덕턴스들이 서로 포물선이 아닌 대각선으로 상호 대칭을 이루도록 하고, 결과적으로 두 트랜스컨덕턴스의 합이 일정한 값이 되도록 함으로써 일정하고 선형적인 트랜스컨덕턴스를 얻을 수 있다. 이하에서는 이와 같은 방법을 적용한 트라이오드영역형 트랜스컨덕터 회로들을 다양한 실시예로 나누어서 상세히 설명하기로 한다.
도 7은 본 발명의 제1 실시예에 따른 트라이오드 영역형 트랜스컨덕터를 나타내 보인 회로도이다.
도 7을 참조하면, 본 실시예에 따른 트랜스컨덕터는, 제1 트랜스컨덕터 회로(510) 및 제2 트랜스컨덕터 회로(520)를 포함한다. 제1 트랜스컨덕터 회로(510) 및 제2 트랜스컨덕터 회로(520) 사이에는 출력 DC전압이 일정하도록 공통 모드(common mode) 유지를 위한 공통 모드 증폭기(530)가 배치된다. 이 공통 모드 증폭기(530)는 공통 모드 이득(Acm)을 가지며, 차동 출력과 비교하기 위한 공통 모드 전압(Vcm) 입력 단자를 구비한다. 공통 모드 증폭기(530)에 의해, 공통 모드 증폭기(530)에 연결된 제1 트랜스컨덕터 회로(510)의 출력 단자(Iout-)는 공통 모드를 유지한다. 마찬가지로, 공통 모드 증폭기(530)에 연결된 제2 트랜스컨덕터 회로(520)의 출력 단자(Iout+)도 또한 공통 모드를 유지한다.
제1 트랜스컨덕터 회로(510)는, 제1 모스 트랜지스터(M1), 제3 모스 트랜지스터(M3), 레귤레이터 케스코드 회로를 구성하는 제1 증폭기(512), PMOS로 구성되는 제1 출력 전류원(514) 및 제1 저항기(516)를 포함하여 구성된다. 트라이오드 영역에서 동작하는 제1 모스 트랜지스터(M1)의 게이트 단자를 통해서는 차동쌍 입력 전압(Vin+)이 입력된다. 제1 모스 트랜지스터(M1)의 소스 단자는 저항값(R1)을 갖는 제1 저항기(516)의 일 단자에 연결된다. 제1 저항기(516)의 다른 단자는 접지된다. 제1 모스 트랜지스터(M1)의 드레인 단자는 노드(b)에 연결된다. 제3 모스 트랜지스터(M3)의 소스 단자도 노드(b)에 연결된다. 제3 모스 트랜지스터(M3)의 게이트 단자는 제1 증폭기(512)의 출력 단자에 연결된다. 제1 증폭기(512)의 두 입력 단자들 중 하나는 기준 전압(Vc)이 입력되고, 다른 하나는 노드(b)에 연결된다. 이 제1 증폭기(512)는 노드(b)에서의 노드 전압(Vx)을 기준 전압(Vc)과 비교하여 항상 일정하게 유지할 수 있도록 한다. 제3 모스 트랜지스터(M3)의 드레인 단자는 제1 전류원(514)과 연결된다.
제2 트랜스컨덕터 회로(520)는, 제2 모스 트랜지스터(M2), 제4 모스 트랜지스터(M4), 레귤레이터 케스코드 회로를 구성하는 제2 증폭기(522), PMOS로 구성되는 제2 출력 전류원(524) 및 제2 저항기(526)를 포함하여 구성된다. 트라이오드 영역에서 동작하는 제2 모스 트랜지스터(M2)의 게이트 단자를 통해서는 차동쌍 입력 전압(Vin-)이 입력된다. 제2 모스 트랜지스터(M2)의 소스 단자는 저항값(R2)을 갖는 제2 저항기(526)의 일 단자에 연결된다. 제2 저항기(526)의 다른 단자는 접지된다. 제2 모스 트랜지스터(M2)의 드레인 단자는 노드(b)에 연결된다. 제4 모스 트랜지스터(M4)의 소스 단자도 노드(b)에 연결된다. 제4 모스 트랜지스터(M4)의 게이트 단자는 제2 증폭기(522)의 출력 단자에 연결된다. 제2 증폭기(522)의 두 입력 단자들 중 하나는 기준 전압(Vc)이 입력되고, 다른 하나는 노드(b)에 연결된다. 이 제2 증폭기(522)는 노드(b)에서의 노드 전압(Vx)을 기준 전압(Vc)과 비교하여 항상 일정하게 유지할 수 있도록 한다. 제4 모스 트랜지스터(M4)의 드레인 단자는 제2 전류원(524)과 연결된다.
이와 같은 구조를 갖는 트랜스컨덕터에 있어서, 제1 저항값(R1)을 갖는 제1 저항기(516)는 입력 전압(Vin+) 및 출력 전류(Io1)의 변화에 의존하여 드레인-소스 전압(Vds)을 조절할 수 있으며, 이에 따라 제1 트랜스컨덕터 회로(510)의 제1 트랜스컨덕턴스(gm1)의 기울기를 변화시킨다. 마찬가지로 제2 저항값(R2)을 갖는 제2 저항기(526)도 또한 입력 전압(Vin-) 및 출력 전류(Io2)의 변화에 의존하여 드레인-소스 전압(Vds)을 조절할 수 있으며, 이에 따라 제2 트랜스컨덕터 회로(520)의 제2 트랜스컨덕턴스(gm2)의 기울기를 변화시킨다. 제1 트랜스컨덕터 회로(510)와 제2 트랜스컨덕터 회로(520)는 차동쌍으로 구성되어 있으므로, 제1 트랜스컨덕턴스(gm1)와 제2 트랜스컨덕턴스(gm2)가 서로 대칭이 되었을 때, 전체 트랜스컨덕턴스(gmT)는 일정하게 유지될 수 있다.
도 8은 본 발명의 제2 실시예에 따른 트라이오드 영역형 트랜스컨덕터를 나타내 보인 회로도이다. 도 8에서 도 7과 동일한 참조 부호는 동일한 요소를 나타낸다. 따라서 도 7을 참조하여 이미 설명된 내용에 대해서 중복되는 설명은 생략하기로 한다.
도 8에 도시된 바와 같이, 본 실시예에 따른 트랜스컨덕터의 경우 MOS로 구현되는 능동 저항 소자를 사용하였다는 점에서 수동 저항기를 사용한 제1 실시예와 상이하다. 즉 제1 트랜스컨덕터 회로(510)의 제1 모스 트랜지스터(M1)의 소스 단자와 접지 단자 사이에 제1 능동 저항 소자(518)를 배치시킨다. 마찬가지로 제2 트랜스컨덕터 회로(520)의 제2 모스 트랜지스터(M2)의 소스 단자와 접지 단자 사이에도 제2 능동 저항 소자(528)를 배치시킨다. 제1 능동 저항 소자(518) 및 제2 능동 저항 소자(528) 모드 모스 트랜지스터로 구성된다. 제1 능동 저항 소자(518)의 드레인 단자는 제1 모스 트랜지스터(M1)의 소스 단자에 연결되고, 소스 단자는 접지된다. 제2 능동 저항 소자(528)의 드레인 단자는 제2 모스 트랜지서터(M2)의 소스 단자에 연결되고, 소스 단자는 접지된다. 제1 능동 저항 소자(518) 및 제2 능동 저항 소자(528)의 기능은 도 7의 제1 저항기(516) 및 제2 저항기(526)의 기능과 동일하다.
도 9는 본 발명의 제3 실시예에 따른 트라이오드 영역형 트랜스컨덕터를 나타내 보인 회로도이다.
도 9를 참조하면, 본 실시예에 따른 트랜스컨덕터는, 제1 트랜스컨덕터 회로(610) 및 제2 트랜스컨덕터 회로(620)를 포함한다. 제1 트랜스컨덕터 회로(610) 및 제2 트랜스컨덕터 회로(620) 사이에는 공통 모드 유지를 위한 공통 모드 증폭기(630)가 배치된다. 이 공통 모드 증폭기(630)는 공통 모드 이득(Acm)을 가지며, 공통 모드 전압(Vcm) 입력 단자를 구비한다. 공통 모드 증폭기(630)에 의해, 공통 모드 증폭기(630)에 연결된 제1 트랜스컨덕터 회로(610)의 출력 단자(Iout-)는 공통 모드를 유지한다. 마찬가지로, 공통 모드 증폭기(630)에 연결된 제2 트랜스컨덕터 회로(620)의 출력 단자(Iout+)도 또한 공통 모드를 유지한다.
제1 트랜스컨덕터 회로(610)는, 제1 모스 트랜지스터(M1), 제3 모스 트랜지스터(M3), 레귤레이터 케스코드 회로를 구성하는 제1 증폭기(612), PMOS로 구성되는 제1 출력 전류원(614) 및 제1 저항기(616)를 포함하여 구성된다. 트라이오드 영역에서 동작하는 제1 모스 트랜지스터(M1)의 게이트 단자를 통해서는 차동쌍 입력 전압(Vin+)이 입력된다. 제1 모스 트랜지스터(M1)의 소스 단자는 접지된다. 제1 모스 트랜지스터(M1)의 드레인 단자는 저항값(R1)을 갖는 제1 저항기(616)의 일 단자에 연결된다. 제1 저항기(616)의 다른 단자는 노드(b)에 연결된다. 제3 모스 트랜지스터(M3)의 소스 단자도 노드(b)에 연결된다. 제3 모스 트랜지스터(M3)의 게이트 단자는 제1 증폭기(612)의 출력 단자에 연결된다. 제1 증폭기(612)의 두 입력 단자들 중 하나는 기준 전압(Vc)이 입력되고, 다른 하나는 노드(b)에 연결된다. 이 제1 증폭기(612)는 노드(b)에서의 노드 전압(Vx)을 기준 전압(Vc)과 비교하여 항상 일정하게 유지할 수 있도록 한다. 제3 모스 트랜지스터(M3)의 드레인 단자는 제1 전류원(614)과 연결된다.
제2 트랜스컨덕터 회로(620)는, 제2 모스 트랜지스터(M2), 제4 모스 트랜지스터(M4), 레귤레이터 케스코드 회로를 구성하는 제2 증폭기(622), PMOS로 구성되는 제2 출력 전류원(624) 및 제2 저항기(626)를 포함하여 구성된다. 트라이오드 영역에서 동작하는 제2 모스 트랜지스터(M2)의 게이트 단자를 통해서는 차동쌍 입력 전압(Vin-)이 입력된다. 제2 모스 트랜지스터(M2)의 소스 단자는 접지된다. 제2 모스 트랜지스터(M2)의 드레인 단자는 저항값(R2)을 갖는 제2 저항기(626)의 일 단자에 연결된다. 제2 저항기(626)의 다른 단자는 노드(b)에 연결된다. 제4 모스 트랜지스터(M4)의 소스 단자도 노드(b)에 연결된다. 제4 모스 트랜지스터(M4)의 게이트 단자는 제2 증폭기(622)의 출력 단자에 연결된다. 제2 증폭기(622)의 두 입력 단자들 중 하나는 기준 전압(Vc)이 입력되고, 다른 하나는 노드(b)에 연결된다. 이 제2 증폭기(622)는 노드(b)에서의 노드 전압(Vx)을 기준 전압(Vc)과 비교하여 항상 일정하게 유지할 수 있도록 한다. 제4 모스 트랜지스터(M4)의 드레인 단자는 제2 전류원(624)과 연결된다.
이와 같은 구조를 갖는 트랜스컨덕터에 있어서, 제1 저항값(R1)을 갖는 제1 저항기(616)는 입력 전압(Vin+) 및 출력 전류(Io1)의 변화에 의존하여 드레인-소스 전압(Vds)을 조절할 수 있으며, 이에 따라 제1 트랜스컨덕터 회로(610)의 제1 트랜스컨덕턴스(gm1)를 선형적으로 증가시키거나 감소시킨다. 마찬가지로 제2 저항값(R2)을 갖는 제2 저항기(626)도 또한 입력 전압(Vin-) 및 출력 전류(Io2)의 변화에 의존하여 드레인-소스 전압(Vds)을 조절할 수 있으며, 이에 따라 제2 트랜스컨덕터 회로(620)의 제2 트랜스컨덕턴스(gm2)를 선형적으로 감소시키거나 증가시킨다. 제1 트랜스컨덕터 회로(610)와 제2 트랜스컨덕터 회로(620)는 차동쌍으로 구성되어 있으므로, 제2 트랜스컨덕턴스(gm1)가 증가하는 경우 제2 트랜스컨덕턴스(gm2)는 감소하고, 역으로 제2 트랜스컨덕턴스(gm1)가 감소하는 경우에는 제2 트랜스컨덕턴스(gm2)가 증가한다. 이와 같이 제1 트랜스컨덕턴스(gm1)의 증가율(또는 감소율)이 제2 트랜스컨덕턴스(gm2)의 감소율(또는 증가율)이 서로 대칭이 되었을 때, 전체 트랜스컨덕턴스(gmT)는 일정하게 유지될 수 있다. 특히 전체 트랜스컨덕턴스(gmT)는 제1 모스 트랜지스터(M1) 및 제2 모스 트랜지스터(M2)의 드레인-소스 전압(Vds)이 변화하더라도 일정하게 유지될 수 있다.
본 실시예에 따른 트랜스컨덕터와 도 7에 도시된 트랜스컨덕터와의 차이점을 비교해보면, 도 7의 트랜스컨덕터의 경우 입력 전압(Vin+ 또는 Vin-)에 따라 드레인-소스 전압(Vds) 뿐만 아니라 게이트-소스 전압(Vgs)도 변화시키는 반면에, 본 실시예에 따른 트랜스컨덕터의 경우 입력 전압(Vin+ 또는 Vin-)에 따라 드레인-소스 전압(Vds)만 변화될 뿐, 게이트-소스 전압(Vgs)은 변화되지 않는다. 본 실시예에 따른 트랜스컨덕터의 경우 전류 소모가 덜 요구된다. 그러나 도 7의 트랜스컨덕터의 경우에도, 게이트-소스 전압(Vgs)의 변화량은 매우 작으므로 효과면에서는 본 실시예에 따른 트랜스컨덕터와 실질적으로 거의 동일하다.
도 10은 본 발명의 제4 실시예에 따른 트라이오드 영역형 트랜스컨덕터를 나타내 보인 회로도이다. 도 10에서 도 9와 동일한 참조 부호는 동일한 요소를 나타낸다. 따라서 도 9를 참조하여 이미 설명된 내용에 대해서 중복되는 설명은 생략하기로 한다.
도 10에 도시된 바와 같이, 본 실시예에 따른 트랜스컨덕터의 경우 MOS로 구현되는 능동 저항 소자를 사용하였다는 점에서 수동 저항기를 사용한 제3 실시예와 상이하다. 즉 제1 트랜스컨덕터 회로(610)의 제1 모스 트랜지스터(M1)의 드레인 단자와 노드(b) 사이에 제1 능동 저항 소자(618)를 배치시킨다. 마찬가지로 제2 트랜스컨덕터 회로(620)의 제2 모스 트랜지스터(M2)의 드레인 단자와 노드(b) 사이에도 제2 능동 저항 소자(628)를 배치시킨다. 제1 능동 저항 소자(618) 및 제2 능동 저항 소자(628) 모드 모스 트랜지스터로 구성된다. 제1 능동 저항 소자(618)의 드레인 단자는 노드(b)에 연결되고, 소스 단자는 제1 모스 트랜지스터(M1)의 드레인 단자에 연결된다. 제2 능동 저항 소자(628)의 드레인 단자는 노드(b)에 연결되고, 소스 단자는 제2 모스 트랜지서터(M2)의 드레인 단자에 연결된다. 제1 능동 저항 소자(618) 및 제2 능동 저항 소자(628)의 기능은 도 9의 제1 저항기(616) 및 제2 저항기(626)의 기능과 동일하다.
도 11 내지 도 14는 본 발명에 따른 트라이오드 영역형 트랜스컨덕터의 저항 크기에 따른 특성 변화를 나타내 보인 그래프이다. 구체적으로 도 11은 저항 크기에 따른 출력 전류 변화를 나타내 보인 그래프이고, 도 12는 저항 크기에 따른 제1 트랜스컨덕턴스 변화를 나타내 보인 그래프이고, 도 13은 저항 크기에 따른 제2 트랜스컨덕턴스 변화를 나타내 보인 그래프이며, 그리고 도 14는 저항 크기에 따른 전체 트랜스컨덕턴스 변화를 나타내 보인 그래프이다. 도 11 내지 도 14에서 저항 크기는 0-300Ω으로 변화시켰으며, 화살표는 저항 크기의 증가를 나타낸다.
먼저 도 11에 도시된 바와 같이, 입력 전압(Vin)의 크기가 증가함에 따라 출력 전류(Io) 또한 증가하지만, 그 증가 정도는 제1 저항값(R1) 및 제2 저항값(R2)의 크기에 따라 다른다. 즉 제1 저항값(R1) 및 제2 저항값(R2)의 크기가 클수록 출력 전류(Io1, Io2)의 감쇠 정도가 증가한다. 따라서 출력 전류의 측면에서는 제1 저항값(R1) 및 제2 저항값(R2)의 값이 크지 않은 것이 바람직하다는 것을 알 수 있다. 다음에 도 12에 도시된 바와 같이, 제1 트랜스컨덕턴스(gm1)의 경우 입력 전압(Vin)이 증가함에 따라 제1 트랜스컨덕턴스(gm1)의 크기도 증가하는데, 그 증가 정도는 제1 저항값(R1) 및 제2 저항값(R2)이 클수록 커진다. 마찬가지로 도 13에 도시된 바와 같이, 제2 트랜스컨덕턴스(gm2)의 경우 입력 전압(Vin)이 증가함에 따라 제2 트랜스컨덕턴스(gm2)의 크기는 감소하는데, 그 감소 정도는 제1 저항값(R1) 및 제2 저항값(R2)이 클수록 커진다. 전체 트랜스컨덕턴스(gmT)는 도 12의 제1 트랜스컨덕턴스(gm1)와 도 13의 제2 트랜스컨덕턴스(gm2)의 합이므로, 도 14에 도시된 바와 같이, 일정 범위의 입력 전압(Vin)에서는 대체로 평평한 곡선을 나타낸다. 평평한 정도는 제1 저항값(R1) 및 제2 저항값(R2)의 크기에 따라 다르다. 즉 제1 저항값(R1) 및 제2 저항값(R2)이 작은 경우에는 다소 위로 볼록하고, 제1 저항값(R1) 및 제2 저항값(R2)이 큰 경우에는 다소 아래로 오목해진다. 가장 평평한 전체 트랜스컨덕턴스(gmT)를 나타내는 제1 저항값(R1) 및 제2 저항값(R2)은 대략 100Ω이다. 이를 통해 전체 트랜스컨덕턴스(gmT)가 가장 평평하고 일정한 값을 가지기 위한 최적의 저항값이 존재한다는 것을 알 수있다.
도 15는 본 발명에 따른 트라이오드 영역형 트랜스컨덕터의 저항 크기에 따른 전체 하모니 왜곡(THD) 특성을 나타내 보인 그래프이다.
도 15에 도시된 바와 같이, 일정 크기, 예컨대 0.7V 이하의 입력 전압(Vin) 영역에서, 제1 저항값(R1) 및 제2 저항값(R2)이 0Ω인 종래의 경우(1510으로 표시된 곡선)와 비교하면, 제1 저항값(R1) 및 제2 저항값(R2)이 200Ω인 경우(1540으로 표시된 곡선)는 비슷한 전체 하모니 왜곡(Total Harmonic Distortion; THD) 특성이 나타나며, 제1 저항값(R1) 및 제2 저항값(R2)이 50Ω인 경우(1520으로 표시된 곡선)와 100Ω인 경우(1530으로 표시된 곡선)에는 보다 낮은 THD 특성, 즉 양호한 THD 특성이 나타난다. 그러나 제1 저항값(R1) 및 제2 저항값(R2)이 300Ω인 경우(1550으로 표시된 곡선) 오히려 더 높은 THD를 나타낸다. 결과적으로 제1 저항값(R1) 및 제2 저항값(R2)이 대략 100Ω인 경우에 가장 좋은 THD 특성을 나타낸다는 것을 알 수 있다.
이상의 설명에서와 같이, 본 발명에 따른 트라이오드영역형 트랜스컨덕터의 고선형과 저왜곡화 방법 및 이를 적용한 트라이오드영역형 트랜스컨덕터 회로에 따르면, 선형 범위 내에서 일정한 트랜스컨덕턴스를 유지함으로써 신호 왜곡을 줄이고 이에 따라 시스템에서 요구되는 규격을 용이하게 맞출 수 있다는 이점들을 제공한다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.
도 1은 모스 트랜지스터로 구현되는 종래의 트랜스컨덕터의 선형화 구조의 일 예를 나타내 보인 회로도이다.
도 2는 모스 트랜지스터로 구현되는 종래의 트랜스컨덕터의 선형화 구조의 다른 예를 나타내 보인 회로도이다.
도 3은 모스 트랜지스터로 구현되는 종래의 트랜스컨덕터의 선형화 구조의 또 다른 예를 나타내 보인 회로도이다.
도 4는 일반적인 선형 증폭기로 사용되는 이득-증대 증폭기 궤환을 이용한 트라이오드 영역형 트랜스컨덕터의 일부를 나타내 보인 회로도이다.
도 5는 이상적인 경우에서의 도 4의 트라이오드 영역형 트래스컨덕터의 입력 전압에 대한 출력 전류 및 트랜스컨덕턴스 특성을 나타내 보인 그래프이다.
도 6은 실제적인 경우에서의 도 4의 트라이오드 영역형 트랜스컨덕터의 입력 전압에 대한 출력 전류 및 트랜스컨덕턴스 특성을 나타내 보인 그래프이다.
도 7은 본 발명의 일 실시예에 따른 트라이오드 영역형 트랜스컨덕터를 나타내 보인 회로도이다.
도 8은 본 발명의 다른 실시예에 따른 트라이오드 영역형 트랜스컨덕터를 나타내 보인 회로도이다.
도 9는 본 발명의 또 다른 실시예에 따른 트라이오드 영역형 트랜스컨덕터를 나타내 보인 회로도이다.
도 10은 본 발명의 또 다른 실시예에 따른 트라이오드 영역형 트랜스컨덕터를 나타내 보인 회로도이다.
도 11은 본 발명에 따른 트라이오드 영역형 트랜스컨덕터의 저항 크기에 따른 출력 전류 변화를 나타내 보인 그래프이다.
도 12는 본 발명에 따른 트라이오드 영역형 트랜스컨덕터의 저항 크기에 따른 제1 트랜스컨덕턴스 변화를 나타내 보인 그래프이다.
도 13은 본 발명에 따른 트라이오드 영역형 트랜스컨덕터의 저항 크기에 따른 제2 트랜스컨덕턴스 변화를 나타내 보인 그래프이다.
도 14는 본 발명에 따른 트라이오드 영역형 트랜스컨덕터의 저항 크기에 따른 전체 트랜스컨덕턴스 변화를 나타내 보인 그래프이다.
도 15는 본 발명에 따른 트라이오드 영역형 트랜스컨덕터의 저항 크기에 따른 전체 하모니 왜곡(THD) 특성을 나타내 보인 그래프이다.

Claims (10)

  1. 트라이오드영역에서 동작하는 제1 모스트랜지스터 및 제2 모스트랜지스터를 포함하며, 상기 제1 모스트랜지스터의 드레인단자와 상기 제2 모스트랜지스터의 소스단자가 직렬로 연결되는 트라이오드영역형 트랜스컨덕터의 고선형과 저왜곡화 방법에 있어서,
    상기 제1 모스트랜지스터의 드레인-소스 전압의 변화됨에 따라 변화하는 트랜스컨덕턴스의 기울기변화분을 보상하여 선형적인 트랜스컨덕턴스를 유지시키는 것을 특징으로 하는 트라이오드영역형 트랜스컨덕터의 고선형과 저왜곡화 방법.
  2. 제1항에 있어서,
    상기 기울기변화분의 보상은, 상기 트라이오드영역형 트랜스컨덕터 2개를 상호 차동쌍으로 배치하고 상기 제1 모스트랜지스터의 게이트입력전압의 위상을 반대로 하여 하나의 트라이오드영역형 트랜스컨덕터의 제1 모스트랜지스터의 드레인-소스 전압의 변화에 따른 트랜스컨덕턴스의 기울기변화와 다른 트라이오드영역형 트랜스컨덕터의 제1 모스트랜지스터의 드레인-소스 전압의 변화에 따른 트랜스컨덕턴스의 기울기변화가 상호 상쇄되도록 함으로써 아루어지는 것을 특징으로 하는 트라이오드영역형 트랜스컨덕터의 고선형과 저왜곡화 방법.
  3. 게이트 단자를 통해 입력되는 입력 전압에 의해 트라이오드 영역에서 동작하는 제1 모스 트랜지스터, 상기 제1 모스 트랜지스터에 직렬로 연결된 제3 모스 트랜지스터, 상기 제3 모스 트랜지스터에 연결된 제1 전류원, 및 상기 제1 모스 트랜지스터와 접지 사이에 배치된 제1 저항 수단을 구비하는 제1 트랜스컨덕터 회로; 및
    게이트 단자를 통해 입력되는 입력 전압에 의해 트라이오드 영역에서 동작하는 제2 모스 트랜지스터, 상기 제2 모스 트랜지스터에 직렬로 연결된 제4 모스 트랜지스터, 상기 제4 모스 트랜지스터에 연결된 제2 전류원, 및 상기 제2 모스 트랜지스터와 접지 사이에 배치된 제2 저항 수단을 구비하는 제2 트랜스컨덕터 회로를 포함하는 것을 특징으로 하는 트라이오드영역형 트랜스컨덕터 회로.
  4. 게이트 단자를 통해 입력되는 입력 전압에 의해 트라이오드 영역에서 동작하는 제1 모스 트랜지스터, 상기 제1 모스 트랜지스터에 연결된 제1 저항 수단, 상기 제1 저항 수단에 연결된 제3 모스 트랜지스터 및 상기 제3 모스 트랜지스터에 연결된 제1 전류원을 구비하는 제1 트랜스컨덕터 회로; 및
    게이트 단자를 통해 입력되는 입력 전압에 의해 트라이오드 영역에서 동작하는 제2 모스 트랜지스터, 상기 제2 모스 트랜지스터의 연결된 제2 저항 수단, 상기 제2 저항 수단에 연결된 제4 모스 트랜지스터 및 상기 제4 모스 트랜지스터에 연결된 제2 전류원을 구비하는 제2 트랜스컨덕터 회로를 포함하는 것을 특징으로 하는 트라이오드영역형 트랜스컨덕터 회로.
  5. 제3항 또는 제4항에 있어서,
    상기 제1 모스 트랜지스터 및 제3 모스 트랜지스터 사이의 노드 전압을 일정하게 유지하기 위한 제1 캐스코드 회로; 및
    상기 제2 모스 트랜지스터 및 제4 모스 트랜지스터 사이의 노드 전압을 일정하게 유지하기 위한 제2 캐스코드 회로를 포함하는 것을 특징으로 하는 트라이오드영역형 트랜스컨덕터 회로.
  6. 제3항 또는 제4항에 있어서,
    상기 제1 저항 수단은 수동 저항 수단 또는 능동 저항 수단인 것을 특징으로 하는 트라이오드영역형 트랜스컨덕터 회로.
  7. 제6항에 있어서,
    상기 능동 저항 수단은 모스 트랜지스터인 것을 특징으로 하는 트라이오드영역형 트랜스컨덕터 회로.
  8. 제3항 또는 제4항에 있어서,
    상기 제2 저항 수단은 수동 저항 수단 또는 능동 저항 수단인 것을 특징으로 하는 트라이오드영역형 트랜스컨덕터 회로.
  9. 제8항에 있어서,
    상기 능동 저항 수단은 모스 트랜지스터인 것을 특징으로 하는 트라이오드영역형 트랜스컨덕터 회로.
  10. 제3항 또는 제4항에 있어서,
    상기 제1 모스 트랜지스터 및 제2 모스 트랜지스터의 게이트 입력 전압은 차동쌍인 것을 특징으로 하는 트라이오드영역형 트랜스컨덕터 회로.
KR1020030063402A 2003-09-09 2003-09-09 트라이오드영역형 트랜스컨덕터의 고선형과 저왜곡화 방법및 이를 적용한 트라이오드영역형 트랜스컨덕터 회로 KR20050026668A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030063402A KR20050026668A (ko) 2003-09-09 2003-09-09 트라이오드영역형 트랜스컨덕터의 고선형과 저왜곡화 방법및 이를 적용한 트라이오드영역형 트랜스컨덕터 회로
US10/902,678 US7233204B2 (en) 2003-09-09 2004-07-28 Method of acquiring low distortion and high linear characteristic in triode-typed transconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030063402A KR20050026668A (ko) 2003-09-09 2003-09-09 트라이오드영역형 트랜스컨덕터의 고선형과 저왜곡화 방법및 이를 적용한 트라이오드영역형 트랜스컨덕터 회로

Publications (1)

Publication Number Publication Date
KR20050026668A true KR20050026668A (ko) 2005-03-15

Family

ID=34225491

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030063402A KR20050026668A (ko) 2003-09-09 2003-09-09 트라이오드영역형 트랜스컨덕터의 고선형과 저왜곡화 방법및 이를 적용한 트라이오드영역형 트랜스컨덕터 회로

Country Status (2)

Country Link
US (1) US7233204B2 (ko)
KR (1) KR20050026668A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100768091B1 (ko) * 2006-08-25 2007-10-17 한국전자통신연구원 넓은 선형 범위를 갖는 트라이오드 영역형 트랜스컨덕터회로

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100571042C (zh) * 2005-05-30 2009-12-16 中芯国际集成电路制造(上海)有限公司 产生差分信号的高带宽仪器
WO2008023530A1 (en) * 2006-08-21 2008-02-28 Asahi Kasei Emd Corporation Transconductance amplifier
US7847635B2 (en) * 2006-08-28 2010-12-07 Asahi Kasei Emd Corporation Transconductance amplifier
US7514997B2 (en) * 2006-09-11 2009-04-07 Lecroy Corporation Common mode regulation for thermal tail compensation
US7605657B2 (en) * 2007-05-22 2009-10-20 Infineon Technologies Ag Multi-mode amplifier arrangement and method for controlling an amplifier arrangement
CN102354241B (zh) * 2011-07-29 2015-04-01 开曼群岛威睿电通股份有限公司 电压/电流转换电路
CN103825566B (zh) * 2012-11-16 2018-03-20 凌朝东 跨导放大器的高线性度优化方法
WO2017054864A1 (en) 2015-09-30 2017-04-06 Telefonaktiebolaget Lm Ericsson (Publ) Amplifier, filter, communication apparatus and network node
ITUB20160238A1 (it) * 2016-01-22 2017-07-22 St Microelectronics Srl Convertitore tensione-corrente, dispositivo e procedimento corrispondenti
US10345353B2 (en) * 2017-11-13 2019-07-09 Texas Instruments Incorporated Fully differential current sensing
CN114726321B (zh) * 2022-03-31 2023-01-31 上海韬润半导体有限公司 一种开环运放电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0134908B1 (ko) 1995-09-28 1998-04-25 김광호 저잡음 연산 트랜스콘덕턴스 증폭기
KR100265336B1 (ko) 1997-06-30 2000-09-15 김영환 트랜스컨덕터
US6211717B1 (en) 1999-05-28 2001-04-03 Lucent Technologies Inc. Multiple differential pair transistor architecture having transconductance proportional to bias current for any transistor technology
US6529070B1 (en) * 1999-10-25 2003-03-04 Texas Instruments Incorporated Low-voltage, broadband operational amplifier
US6549074B2 (en) * 2000-12-05 2003-04-15 Nippon Telegraph And Telephone Corporation Transconductance amplifier, filter using the transconductance amplifier and tuning circuitry for transconductance amplifier in the filter
JP3671899B2 (ja) 2000-12-05 2005-07-13 日本電信電話株式会社 トランスコンダクタンスアンプ回路
US6724258B1 (en) * 2002-12-04 2004-04-20 Texas Instruments Incorporated Highly-linear, wide-input-range, wide control-range, low-voltage differential voltage controlled transconductor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100768091B1 (ko) * 2006-08-25 2007-10-17 한국전자통신연구원 넓은 선형 범위를 갖는 트라이오드 영역형 트랜스컨덕터회로
US7492226B2 (en) 2006-08-25 2009-02-17 Electronics And Telecommunications Research Institute Linearization apparatus of triode region type operational transconductance amplifier

Also Published As

Publication number Publication date
US20050052891A1 (en) 2005-03-10
US7233204B2 (en) 2007-06-19

Similar Documents

Publication Publication Date Title
Khateb Bulk-driven floating-gate and bulk-driven quasi-floating-gate techniques for low-voltage low-power analog circuits design
Kuo et al. A linear MOS transconductor using source degeneration and adaptive biasing
Koziel et al. Design of highly linear tunable CMOS OTA for continuous-time filters
Khateb et al. 0.3-V bulk-driven nanopower OTA-C integrator in 0.18 µm CMOS
EP0225902A1 (en) Improvements in or relating to transconductors
Elamien et al. On the design of highly linear CMOS digitally programmable operational transconductance amplifiers for low and high-frequency applications
US6346856B1 (en) Ultra linear high frequency transconductor structure
US7492226B2 (en) Linearization apparatus of triode region type operational transconductance amplifier
Ramirez-Angulo et al. A new class AB differential input stage for implementation of low-voltage high slew rate op amps and linear transconductors
KR20050026668A (ko) 트라이오드영역형 트랜스컨덕터의 고선형과 저왜곡화 방법및 이를 적용한 트라이오드영역형 트랜스컨덕터 회로
Liao et al. A new low-voltage operational transconductance amplifier with push-pull CMFB scheme for low-pass filter applications
Calvo et al. Low-voltage linearly tunable CMOS transconductor with common-mode feedforward
US7532045B1 (en) Low-complexity active transconductance circuit
US7002405B2 (en) Linear low noise transconductance cell
US7268625B2 (en) Method and apparatus for a linear transconductance device
Stefanelli et al. A 2-mu m CMOS fifth-order low-pass continuous-time filter for video-frequency applications
Leuciuc et al. A highly linear low-voltage MOS transconductor
Tavakoli et al. A sinh resistor and its application to tanh linearization
JP2008514130A (ja) 広い同調域を有する線形トランスコンダクタンスセル
KR100618354B1 (ko) 교차 연결된 트랜지스터를 이용하는 초광대역 필터
Lin et al. Design and analysis of an ultra low-voltage CMOS class-AB VI converter for dynamic range enhancement
Hora et al. A Highly Linear OTA with 759 µS gm for RF Transceiver Application
US7026856B2 (en) Continuous-time filter
JP4141433B2 (ja) 差動増幅回路
Rodríguez-Villegas et al. A 290 nW, weak inversion, Gm-C biquad

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050927

Effective date: 20061124