KR0134908B1 - 저잡음 연산 트랜스콘덕턴스 증폭기 - Google Patents
저잡음 연산 트랜스콘덕턴스 증폭기Info
- Publication number
- KR0134908B1 KR0134908B1 KR1019950032442A KR19950032442A KR0134908B1 KR 0134908 B1 KR0134908 B1 KR 0134908B1 KR 1019950032442 A KR1019950032442 A KR 1019950032442A KR 19950032442 A KR19950032442 A KR 19950032442A KR 0134908 B1 KR0134908 B1 KR 0134908B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- current
- output
- transconductance amplifier
- transistor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45106—A diode being used as clamping element at the output of the dif amp
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
본 발명은 저잡음 연산 트랜스콘덕턴스 증폭기에 관한 것으로, 종래의 연산 트랜스콘덕턴스 증폭기에 다이오드나 저항을 삽입함으로써 출력 잡음을 줄일 수 있도록 설계된 저잡음 연산 트랜스콘덕턴스 증폭기에 관한 것이다.
Description
제 1도는 종래 연산 트랜스콘덕턴스 증폭기의 블럭도이고,
제 2도는 종래 연산 트랜스콘덕턴스 증폭기의 상세 회로도이고,
제 3도는 본 발명의 제 1 실시예에 따른 다이오드를 삽입한 저잡음 연산 트랜스콘덕턴스 증폭기의 상세 회로도이고,
제 4도는 본 발명의 제 2 실시예에 따른 저항을 삽입한 저잡음 연산 트랜스콘덕턴스 증폭기의 상세 회로도이고,
제 5도는 제2, 3, 4도에 도시된 각 연산 트랜스콘덕턴스 증폭기의 이득 특성을 나타낸 그래프이고,
제 6도는 플리커 노이즈(Flicker Noise)를 무시했을 때 각 연산 트랜스콘덕턴스 증폭기의 출력 잡음 특성을 나타낸 그래프이고,
제 7도는 플리커 노이즈 파라메터 KF=1E-17(최저치), AF=1일 때 각 연산 트랜스콘덕턴스 증폭기의 출력 잡음 특성을 나타낸 그래프이고,
제 8도는 플리커 노이즈 파라메터 KF=1E-12(최고치), AF=1일 때 각 연산 트랜스콘덕턴스 증폭기의 출력 잡음 특성을 나타낸 그래프이다.
본 발명은 저잡음 연산 트랜스콘덕턴스 증폭기에 관한 것으로서, 더 상세히 말하자면 종래의 연산 트랜스콘덕턴스 증폭기에 다이오드나 저항을 삽입함으로써 출력 잡음을 줄일 수 있도록 설계된 저잡음 연산 트랜스콘덕턴스 증폭기에 관한 것이다.
이하, 첨부된 도면을 참조로 하여 종래의 연산 트랜스콘덕턴스 증폭기에 대하여 설명하기로 한다.
제 1도는 종래 연산 트랜스콘덕턴스 증폭기의 블럭도이다.
제 1도에 도시되어 있듯이, 종래의 연산 트랜스콘덕턴스 증폭기의 구성은, 입력 전압(Vin)과 기준 전압(Vref)을 입력받아 그 차전압에 의해 신호 전류(Δi)를 발생시키는 입력 루프(10)와 ; 상기 입력 루프(10)로부터 출력되는 전류를 신호 전압(ΔVBE)으로 변환시켜 다음단에 전달하는 전압 발생 및 전달부(20)와 ; 상기 전압 발생 및 전달부(20)를 통해 입력되는 신호 전압을 다시 전류(io)로 변환시키는 전압/전류 변환부(30)와 ; 상기 전압/전류 변환부(30)로부터 출력되는 전류를 입력받아 일정한 출력 전압(Vout)을 발생시키는 출력부(40)로 이루어져 있다.제 2도에 도시되어 있듯이, 상기 입력 루프(10)와 전원 전압단 사이에는 바이어스 전류를 공급하기 위한 제1, 제2 전류원(I1, I2)이 포함되어 있고, 상기 전압/전류 변환부(30)와 접지단 사이에는 바이어스 전류를 공급하고 콘덕턴스(gm)를 조정하기 위한 가변 전류원(Ix)이 포함되어 있으며, 상기 전압 발생 및 전달부(20)와 접지단 사이에는 전압 발생 및 전달부(20) 내부 트랜지스터의 동작점을 설정하기 위한 다이오드(Q11)가 포함되어 있다.
상기한 입력 루프(10)의 구성은, 상기 제1 전류원(I1)의 출력 단자에 에미터 단자가 연결되고 입력 전압(Vin)을 베이스 입력으로 받는 트랜지스터(Q9)와 ; 상기 제2 전류원(I2)의 출력단자에 에미터 단자가 연결되고 기준 전압(Vref)을 베이스 입력으로 받는 트랜지스터(Q10)와 ; 상기 트랜지스터(Q9, Q10)의 에미터 단자 간에 연결되어 각 트랜지스터(Q9, Q10)에 입력되는 전압 차에 의해서 각각 신호 전류(+Δi, -Δi)를 발생시켜 흘려주는 입력 저항(Ri)으로 이루어져 있다.
상기한 전압 발생 및 전달부(20)의 구성은, 상기 입력 루프(10) 트랜지스터(Q9)의 컬렉터 단자에 컬렉터와 베이스 단자가 연결되는 트랜지스터(Q1)와 ; 상기 트랜지스터(Q10)의 컬렉터 단자에 컬렉터와 베이스 단자가 연결되고 상기 트랜지스터(Q1)와 공통 에미터 단자로 연결되어 상기 입력 루프(10)로부터 출력되는 신호 전류(+Δi, -Δi)에 따라서 각각 신호 전압(ΔVBE)을 출력하는 트랜지스터(Q2)로 이루어져 있다.
상기한 전압/전류 변환부(30)의 구성은, 상기 전압 발생 및 전달부(20) 트랜지스터(Q2)와 공통 베이스 단자로 연결되는 트랜지스터(Q3)와 ; 상기 트랜지스터(Q1)와 공통 베이스 단자로 연결되고 상기 트랜지스터(Q3)와 공통 에미터 단자로 연결되어 상기 전압 발생 및 전달부(20)로부터 입력되는 신호 전압(ΔVBE)을 상기 가변 전류원(Ix)에 의해서 다시 전류(io)로 변환시키는 트랜지스터(Q4)로 이루어져 있다.
상기한 출력부(40)의 구성은, 전원 전압단에 공통 에미터 단자가 연결되고 각 베이스 단자가 공통으로 연결되어 전류 미러(mirror)를 구성하는 트랜지스터(Q5, Q6)와 ; 상기 트랜지스터(Q5)의 컬렉터 단자에 에미터 단자로 연결되는 트랜지스터(Q7)와 ; 상기 트랜지스터(Q6)의 베이스와 컬렉터 단자에 에미터 단자로 연결되고 상기 트랜지스터(Q7)의 베이스와 컬렉터 단자에 베이스 단자로 연결되어 트랜지스터(Q7)와 전류 미러(mirror)를 구성하여 일정한 전압(Vout)을 출력하는 트랜지스터(Q8)로 이루어져 있다.
상기 트랜지스터(Q1∼Q4)는 npn형 트랜지스터로 이루어져 있고, 상기 트랜지스터(Q5∼Q10)는 pnp형 트랜지스터로 이루어져 있다.
상기와 같이 이루어져 있는 종래의 연산 트랜스콘덕턴스 증폭기를 이용하여 필터나 다른 증폭기를 구현할 때, 회로를 칩에 내장할 수 있고 이득 제어가 용이하다는 잇점은 있으나 출력 잡음이 많다는 문제점이 있다.
따라서 이러한 출력 잡음을 줄이는 방법으로서 제 2도에 도시된 입력 루프(10) 트랜지스터(Q9, Q10)의 크기 특히 베이스의 크기를 크게 하든지, 바이어스 전류원(I1, I2, Ix)을 크게 하든지 또는 입력 루프(10)의 입력 저항(Ri)을 작게 하면 되지만, 트랜지스터 크기를 크게 하는 것은 그 효과가 적고 바이어스 전류원을 크게 하는 것은 칩에 내장했을 때 소비 전류가 늘어나며 저항을 작게 하면 입력 다이내믹(입력 전류 허용 범위)이 작아지는 문제점이 있다.
따라서 본 발명의 목적은 상기와 같은 종래의 문제점을 해결하기 위한 것으로서, 종래의 연산 트랜스콘덕턴스 증폭기에 다이오드나 저항을 삽입함으로써 출력 잡음을 줄일 수 있도록 설계된 저잡음 연산 트랜스콘덕턴스 증폭기를 제공하는 데에 있다.
상기의 목적을 달성하기 위한 본 발명의 구성은, 전원 전압을 입력받아 바이어스 전류를 발생시켜 공급하는 제1, 제2 전류원과 ; 입력 전압과 기준 전압을 입력받아 그 차전압에 의해 신호 전류를 발생시키는 입력 루프와 ; 상기 입력 루프로부터 출력되는 전류를 신호전압으로 변환시켜 다음단에 전달하는 전압 발생 및 전달부와 ; 상기 전압 발생 및 전달부를 통해 입력되는 신호 전압을 다시 전류로 변환시키는 전압/전류 변환부와 ; 상기 전압 발생 및 전달부와 전압/전류 변환부 사이에 연결되어 출력 잡음을 줄일 수 있도록 설계된 출력 잡음 감소 수단과 ; 상기 전압/전류 변환부와 접지단 사이에 연결되어 바이어스 전류를 공급하고 콘덕턴스(gm)를 조정하는 가변 전류원과 ; 상기 전압/전류 변환부로부터 출력되는 전류를 입력받아 일정한 출력 전압을 발생시키는 출력부로 이루어져 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위해 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 설명하기로 한다.
제 3도는 본 발명의 제 1 실시예에 따른 다이오드를 삽입한 저잡음 연산 트랜스콘덕턴스 증폭기의 상세 회로도이고,
제 4도는 본 발명의 제 2 실시예에 따른 저항을 삽입한 저잡음 연산 트랜스콘덕턴스 증폭기의 상세 회로도이다.
제 3도에 도시되어 있듯이, 본 발명의 제 1 실시예에 따른 다이오드를 삽입한 저잡음 연산 트랜스콘덕턴스 증폭기의 구성은, 전원 전압(Vcc)을 입력받아 바이어스 전류를 발생시켜 공급하는 제1 제2 전류원(I1, I2)과 ; 입력 전압(Vin)과 기준 전압(Vref)을 입력받아 그 차전압에 의해 신호전류(Δi)를 발생시키는 입력 루프(10)와 ; 상기 입력 루프(10)로부터 출력되는 전류를 신호 전압(ΔVBE)으로 변환시켜 다음단에 전달하는 전압 발생 및 전달부(20)와 ; 상기 전압 발생 및 전달부(20)를 통해 입력되는 신호 전압을 다시 전류(io)로 변환시키는 전압/전류 변환부(30)와 ; 상기 전압 발생 및 전달부(20)와 전압/전류 변환부(30) 사이에 연결되어 출력 잡음을 줄일 수 있도록 설계된 다이오드 삽입부(50)와 ; 상기 다이오드 삽입부(50)의 처음 두 출력단과 접지단 사이에 연결되어 사용되는 트랜지스터의 동작점을 설정하는 다이오드(Q11)와 ; 상기 다이오드 삽입부(50)의 마지막 두 출력단과 접지단 사이에 연결되어 바이어스 전류를 공급하고 콘덕턴스(gm)를 조정하는 가변 전류원(Ix)과 ; 상기 전압/전류 변환부(30)로부터 출력되는 전류를 입력받아 일정한 출력 전압(Vout)을 발생시키는 출력부(40)로 이루어져 있다.
상기한 입력 루프(10)의 구성은, 상기 제1 전류원(I1)의 출력 단자에 에미터 단자가 연결되고 입력 전압(Vin)을 베이스 입력으로 받는 트랜지스터(Q9)와 ; 상기 제2 전류원(I2)의 출력 단자에 에미터 단자가 연결되고 기준 전압(Vref)을 베이스 입력으로 받는 트랜지스터(Q10)와 ; 상기 트랜지스터(Q9, Q10)의 에미터 단자 간에 연결되어, 각 트랜지스터(Q9, Q10)에 입력되는 전압 차에 의해서 각각 신호 전류(+Δi, -Δi)를 발생시켜 흘려주는 입력 저항(Ri)으로 이루어져 있다.
상기한 전압 발생 및 전달부(20)의 구성은, 상기 입력 루프(10) 트랜지스터(Q9)의 컬렉터 단자에 컬렉터와 베이스 단자가 연결되는 트랜지스터(Q1)와 ; 상기 트랜지스터(Q10)의 컬렉터 단자에 컬렉터와 베이스 단자로 연결되어 상기 입력 루프(10)로부터 출력되는 신호 전류(+Δi, -Δi)에 따라서 각각 신호 전압(ΔVBE)을 출력하는 트랜지스터(Q2)로 이루어져 있다.
상기한 전압/전류 변환부(30)의 구성은, 상기 전압 발생 및 전달부(20) 트랜지스터(Q2)와 공통 베이스 단자로 연결되는 트랜지스터(Q3)와 ; 상기 트랜지스터(Q1)와 공통 베이스 단자로 연결되어 상기 전압 발생 및 전달부(20)로부터 입력되는 신호 전압(ΔVBE)을 상기 가변 전류원(Ix)에 의해서 다시 전류(io)로 변환시키는 트랜지스터(Q4)로 이루어져 있다.
상기한 출력부(40)의 구성은, 전원 전압단에 공통 에미터 단자가 연결되고 각 베이스 단자가 공통으로 연결되어 전류 미러(mirror)를 구성하는 트랜지스터(Q5, Q6)와 ; 상기 트랜지스터(Q5)의 컬렉터 단자에 에미터 단자가 연결되는 트랜지스터(Q7)와 ; 상기 트랜지스터(Q6)의 베이스 컬렉터 단자에 에미터 단자가 연결되고 상기 트랜지스터(Q7)의 베이스와 컬렉터 단자에 베이스 단자로 연결되어 트랜지스터(Q7)와 전류 미러(mirror)를 구성하여 일정한 전압(Vout)을 출력하는 트랜지스터(Q8)로 이루어져 있다.
상기한 다이오드 삽입부(50)의 구성은, 상기 전압 발생 및 전달부(20)와 전압/전류 변환부(30)의 트랜지스터(Q1∼Q4)의 각 에미터 단자에 연결되어 있는, n개의 직렬 다이오드로 구성된 네개의 직렬 다이오드단으로 이루어져 있다.
제 4도에 도시되어 있듯이, 본 발명의 제 2 실시예에 따른 저항을 삽입한 저잡음 연산 트랜스콘덕턴스 증폭기의 구성은, 제 3도에 도시된 다이오드를 삽입한 저잡음 연산 트랜스콘덕턴스 증폭기에서 사용된 다이오드 삽입부(50) 대신에 저항 삽입부(60)가 포함되어 이루어져 있다.
상기한 저항 삽입부(60)의 구성은, 상기 전압 발생 및 전달부(20)와 전압/전류 변환부(30)의 트랜지스터(Q1∼Q4)의 각 에미터 단자에 일측 단자가 연결되어 있는 네개의 저항(R1∼R4)으로 이루어져 있다.
상기와 같이 이루어져 있는 본 발명의 제1, 제2 실시예에 따른 저잡음 연산 트랜스콘덕턴스 증폭기의 동작은 다음과 같다.
본 발명의 제1, 제2 실시예에 따른 저잡음 연산 트랜스콘덕턴스 증폭기는, 제 3도와 제 4도에 도시되어 있는 바와 같이 트랜지스터(Q1∼Q4)의 에미터 단자에 다이오드나 저항을 삽입해줌으로써, 효과적으로 출력 잡음을 줄일 수 있도록 하였다. 이때 사용되는 다이오드는 일반 트랜지스터의 베이스와 컬렉터 단자를 단락(이하 다이오드는 이것을 지칭한다)해서 사용한다.
제1, 제2 도에 도시된 종래의 연산 트랜스콘덕턴스 증폭기와 제 3도에 도시된 본 발명의 제 1 실시예에 따른 다이오드를 삽입한 저잡음 연산 트랜스콘덕턴스 증폭기 그리고 제 4도에 도시된 본 발명의 제 2 실시예에 따른 저항을 삽입한 저잡음 연산 트랜스콘덕턴스 증폭기에 대해서 시뮬레이션한 이득 특성과 출력 잡음 특성이 제4∼제7도에 나타나 있다(Simulation Tool : Hspice).
여기서, 각 트랜지스터의 파라메터는 9V 바이폴라 공정의 파라메터를 사용했으며, 제 2도와 제 3도, 제 4도에 도시된 저항(Ri=10KΩ)과 부하저항(RL=5KΩ) 그리고 전류원(I1=I2=100㎂, Ix=200㎂)과 저항 삽입부(60)의 저항(R1=R2=R3=R4=5KΩ)을 설정한 후에 시뮬레이션하였다.
상기 시뮬레이션에서 노이즈 계산은 다음과 같다.
먼저, 저항에는 열잡음(Thermal Noise)만이 존재하며 이때 존재하는 전류를 잡음 전류(inr)라 한다. 또 트랜지스터에는 각 단자에 존재하는 저항의 열잡음 전류(inrb, inrc, inre), 베이스 단자에 존재하는 슛잡음(Shot Noise) 전류(베이스-에미터 접합간에 존재)와플리커 잡음(Flicker Noise) 전류를 합한 전류(inb) 그리고 컬렉터 단자에 존재하는 슛잡음 전류(inc; 베이스-컬렉터 접합간에 존재)가 존재한다.
상기한 잡음 전류는 독립적으로 존재하는 것으로 계산되며, 여기에 출력 전달함수를 곱하여 출력 잡음으로 나타나게 된다. 상기한 각각의 잡음 전류를 식으로 표현하면 다음과 같다.(여기서, k ; 볼츠만 상수, T ; 절대 온도, q ; 전하량,; 잡음 전류의 단위)
inr = (4kT/Rval)1/2 : 저항의 열잡음 전류 (Rval ; 저항)...................(1)
inrb = (4kT/rbb)1/2 : 베이스 저항 잡음 전류 (rbb ; 베이스 저항)...................(2)
inrc = (4kT/RCeff)1/2 : 컬렉터 저항 잡음 전류 (RCeff ; 컬렉터 이펙트 저항)....(3)
inre = (4kT/REeff)1/2 : 에미터 저항 잡음 전류 (REeff ; 에미터 이펙트 저항)....(4)
inb = (2qIb)1/2 + (KF·IbAF/f)1/2 : 슛잡음 + 플리커 잡음 (KF ; 플리커 잡음 지수(디폴트=0), AF ; 플리커 잡은 계수9디폴트=1))...................(5)
inc = (2qIc)1/2 ; 컬렉터 전류의 슛잡음 전류.....................(6)
제 5도∼제 8도에 도시된 그래프를 보면, 먼저 제 5도에 도시된 이득 특성은 연산 트랜스컨덕턴스 증폭기의 구조에 따라서 다르겠지만, 제 2도와 같이 설계된 구조에서는 제 3도, 제 4도와 같이 다이오드나 저항을 삽입해도 이득은 변하지 않는다.
또, 제 6도는 트랜지스터의 플리커잡음을 무시(KF=0, AF=1)한 출력 잡음 특성 그래프로서, 제 2도에 도시된 종래의 연산 트랜스콘덕턴스 증폭기의 출력 잡음은 약 150이고, 제 3도에 도시된 본 발명의 제 1 실시예에 따른 다이오드를 삽입한 저잡음 연산 트랜스콘덕턴스 증폭기에서 다이오드가 1개일 때의 출력 잡음은 108다이오드가 2개일 때의 출력 잡음은 91, 제 4도에 도시된 본 발명의제 2 실시예에 따른 저항을 삽입한 저잡음 연산 트랜스콘덕턴스 증폭기에서의 출력 잡음은 36다.
제 7도는 플리커 노이즈 파라메터 KF=1E-17(최저치), AF=1일 때 각 연산 트랜스콘덕턴스 증폭기의 출력 잡음 특성을 나타낸 그래프로서, 제 6도와 거의 같은 특성을 보이고 있다.
제 8도는 플리커 노이즈 파라메터 KF=1E-12(최고치), AF=1일 때 각 연산 트랜스콘덕턴스 증폭기의 출력 잡음 특성을 나타낸 그래프로서, 저주파(10KHz이하)에서는 플리커잡음이 주된 잡음이며 그 이상의 주파수에서는 제 6도, 제 7도와 비슷한 특성을 보이고 있다.
제 6도∼제 8도의 출력잡음 특성에서 볼 수 있듯이, 본 발명의 제1, 제2 실시예에 따른 저잡음 연산 트랜스콘덕턴스 증폭기는 종래의 연산 트랜스콘덕턴스 증폭기에다 다이오드나 저항을 삽입하여 줌으로써 출력 잡음 특성을 개선시키며, 플리커 잡음이 큰 경우를 제외하면 30%이상의 개선 효과가 있다. 여기서, 트랜지스터의 크기나 바이어스 전류원(I1, I2, Ix)을 크게 하면 출력 잡음은 더욱 줄어든다. 그러나, 저항을 삽입했을 때는 연산 트랜스콘덕턴스 증폭기의 트랜스콘덕턴스(gm)를 가변시킬 수 없는 단점이 있고, 다이오드의 삽입 수는 입력 다이내믹에 제한을 받는다.
따라서, 상기와 같이 동작하는 본 발명의 제1, 제2 실시예에 따른 저잡음 연산 트랜스콘덕턴스 증폭기의 효과는, 종래의 연산 트랜스콘덕턴스 증폭기에 다이오드나 저항을 삽입함으로써 출력 잡음을 줄일 수 있도록 한 것이다.
Claims (4)
- 전원 전압을 입력받아 바이어스 전류를 발생시켜 공급하는 제1, 제2 전류원과 ; 입력 전압과 기준 전압을 입력받아 그 차전압에 의해 신호 전류를 발생시키는 입력 루프와 ; 상기입력 루프로부터출력되는 전류를 신호전압으로 변환시켜 다음단에 전달하는 전압 발생 및 전달부와 ; 상기 전압 발생 및 전달부를 통해 입력되는 신호 전압을 다시 전류로 변환시키는 전압/전류 변환부와 ; 상기 전압 발생 및 전달부와 전압/전류 변환부 사이에 연결되어 출력 잡음을 줄일 수 있도록 설계된 출력 잡음 감소 수단과 ; 상기 전압/전류 변환부와 접지단 사이에 연결되어 바이어스 전류를 공급하고 콘덕턴스를 조정하는 가변 전류원과 ; 상기 전압/전류 변환부로부터 출력되는 전류를 입력받아 일정한 출력전압을 발생시키는 출력부를 포함하여 이루어져 있는 것을 특징으로 하는 저잡음 연산 트랜스콘덕턴스 증폭기.
- 제 1항에 있어서, 상기한 출력 잡음 감소 수단은 다이오드 또는 저항의 삽입부로이루어져 있는 것을 특징으로 하는 저잡음 연산 트랜스콘덕턴스 증폭기.
- 제 2항에 있어서, 상기한 다이오드 삽입부는 상기 전압 발생 및 전달부와 전압/전류 변환부에 있는 트랜지스터의 각 에미터 단자에 연결되어 있는, n개의 직렬 다이오드로 구성된 다수의 직렬 다이오드단으로 이루어져 있는 것을 특징으로 하는 저잡음 연산 트랜스콘덕턴스 증폭기.
- 제 2항에 있어서, 상기한 저항 삽입부는 상기 전압 발생 및 전달부와 전압/전류 변환부에 있는 트랜지스터의 각 에미터 단자에 일측 단자가 연결되어 있는 다수의 저항으로 이루어져 있는 것을 특징으로 하는 저잡음 연산 트랜스콘덕턴스 증폭기.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950032442A KR0134908B1 (ko) | 1995-09-28 | 1995-09-28 | 저잡음 연산 트랜스콘덕턴스 증폭기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950032442A KR0134908B1 (ko) | 1995-09-28 | 1995-09-28 | 저잡음 연산 트랜스콘덕턴스 증폭기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970018991A KR970018991A (ko) | 1997-04-30 |
| KR0134908B1 true KR0134908B1 (ko) | 1998-04-25 |
Family
ID=19428217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950032442A KR0134908B1 (ko) | 1995-09-28 | 1995-09-28 | 저잡음 연산 트랜스콘덕턴스 증폭기 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0134908B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7233204B2 (en) | 2003-09-09 | 2007-06-19 | Electronics And Telecommunications Research Institute | Method of acquiring low distortion and high linear characteristic in triode-typed transconductor |
| KR101528405B1 (ko) * | 2013-10-30 | 2015-06-11 | 전북대학교산학협력단 | 잡음발생기를 이용한 입력버퍼 |
-
1995
- 1995-09-28 KR KR1019950032442A patent/KR0134908B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7233204B2 (en) | 2003-09-09 | 2007-06-19 | Electronics And Telecommunications Research Institute | Method of acquiring low distortion and high linear characteristic in triode-typed transconductor |
| KR101528405B1 (ko) * | 2013-10-30 | 2015-06-11 | 전북대학교산학협력단 | 잡음발생기를 이용한 입력버퍼 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970018991A (ko) | 1997-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5030923A (en) | Variable gain amplifier | |
| CN101349928A (zh) | 超低电压次带隙电压参考产生器 | |
| EP0938188A3 (en) | Variable gain amplifier circuit | |
| US6201381B1 (en) | Reference voltage generating circuit with controllable linear temperature coefficient | |
| GB2068190A (en) | Class "b" type amplifier | |
| EP0039178A1 (en) | Integrated circuit for generating a reference voltage | |
| GB2266021A (en) | Power amplifier with reduced non-linear distortion | |
| US7122998B2 (en) | Current summing low-voltage band gap reference circuit | |
| KR0134908B1 (ko) | 저잡음 연산 트랜스콘덕턴스 증폭기 | |
| JP3360032B2 (ja) | 部分的に温度補正された低ノイズ電圧基準 | |
| EP0387951B1 (en) | Current amplifier | |
| US5352944A (en) | Apparatus and method for producing a temperature-independent current signal in an automatic gain control circuit | |
| CA1173119A (en) | Bias generator | |
| JPH01317011A (ja) | 利得制御増幅器 | |
| US7282901B2 (en) | Temperature independent low reference voltage source | |
| KR100292924B1 (ko) | 전류원 회로 | |
| JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
| JPS6154286B2 (ko) | ||
| KR20010074941A (ko) | 전자 회로 | |
| EP0812062A2 (en) | Gain-variable amplifier with wide control range | |
| JP2906461B2 (ja) | 温度センサ回路 | |
| JPH01268263A (ja) | クリップ回路 | |
| JP2836339B2 (ja) | 定電圧発生回路 | |
| US4580069A (en) | Comparator | |
| JPH07146727A (ja) | 低電圧基準電圧発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20021209 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |