JPH01268263A - クリップ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はクリップ回路に関し、特に直流レベルでの性能
が改善され、高周波から直流レベルまで法尻な信号を取
り扱うビデオ機器に好適となる汎用性を有したクリップ
回路に関する。

（従来技術） クリップ回路は、人力波形のあるレベル以上、またはレ
ベル以下の波形を作り出す回路として、また、実動的に
波形の立ち上がり、立ち下がりを改善することができる
回路として周知であり、例えばビデオ機器においては、
ダーククリップ、ホワイトクリップ、ブランキング等の
処理に用いられている。

第６図はｎｐｎ　）ランジスタにより構成した低レベル
クリップ回路を例示しており、第７図はその特性を示し
ている。

すなわち、トランジスタＱ１のベースに印加される入力
端子ＶＩＮが、トランジスタＱ２のベースに印加される
クリップＤＣ電圧Ｖ、に比べ充分大きい領域、ＶＩＮ＞
ＶｂではトランジスタＱ２がＯＦＦするため、トランジ
スタＱ１によるエミッタフォロワとして動作し、出力Ｖ
ＯＵＴは、ＶＯＬＩＴ　＝ＶｒＮ−ＶＩＩＥＩ となる。なお、ＶＢＥＩ　はトランジスタＱ１　のベー
ス・エミッタ間電圧である。

また、入力電圧ｖｒＮに比べＤＣ電圧Ｖｂが充分に大き
い領域、■□、＜ＶｂではトランジスタＱ１・がＯＦＦ
となり、トランジスタＱ２によるエミックフロワとして
動作するため、出力Ｖ。ＬＩＴは、ＶＯＵＴ　＝Ｖｂ　
　ＶＢＥ２ に一定になる。なお、ＶＢ＋：２　はトランジスタＱ２
のベース・エミッタ間電圧である。

そこで、Ｑ、、Ｑ２を同一特性のトランジスタで構成す
れば、ＶＢＥＩ　＝　ＶＢＥ２　　（−ＶＢＥ）により
、Ｖｏｕｔ　−ＶＩＮ　　ＶＢＥ　：　　（Ｖｌ　＞ｖ
ｂ　）＝Ｖｂ　　ＶＢＥ；　　（Ｖｌ　＜ｖ、）となり
、第７図に示すように、入力端子ｖｒＮは電圧Ｖｂで低
レベル側がクリップされ、全体に−ＶＢ。

だけレベルシフトした出力電圧Ｖ。Ｕ、が得られる。

ここで、レベルシフト量ＶＢＥは、トランジスタのベー
ス・エミッタ間電圧であり、 で表される。

上記式において、ｑは電荷、ｋはボルツマン定数、Ｔは
温度を表し、■５．はトランジスタの飽和電流である。

ここでＶ。、■、は温度の関数となっているため、ＶＢ
Ｅは温度特性を有しており、通常この温度係数は一２ｍ
ｖ／　を程度である。

ビデオ機器における映像信号処理では、前記クリップ回
路が複数段接続され、さらにその後ろに数倍のゲイン段
が設けられることがあり、僅かのずれ量も大きな影響を
受ける。

従って、ビデオ機器に適用されるクリップ回路では、そ
の後段にゲイン段をＤＣ直結で設けることができず、ク
ランプ回路等を必要とした。また、ＤＣ直結する場合に
は、温度特性を補償してレベルシフト量を小さくするた
め、温度補償回路を必要とした。

（発明が解決しようとする課題） 温度補償の最も簡単な方法は、上述のクリップ回路にお
いてはｐｎｐ）ランジスクによるエミックフォロワを該
クリップ回路の前段または後段に設け、ｐｎｐトランジ
スタのベース・エミッタ間電圧ＶＢ□′だけレベルを逆
シフトしてやることにより、達成できる。

すなわち、 ＶＯＵＴ　’　＝ＶＩＮ　　ＶＢＥ十ＶＢＥ’　　：　
　（Ｖ＋＋＋＞Ｖｂ　）−Ｖｂ　−Ｖｎｔ＋Ｖｎｐ’　
　；　　（ＶｉＮ＜Ｖｂ　）とし、ＶＢＥ−ＶＩＥ’な
らば、温度関数をなくして完全に補償される。　しかし
ながら、実際にはｎｐｎトランジスタｋ　ｐ　ｎ　ｐ　
’）ランジスタのベース・エミッタ間電圧を一致させる
ことは難しい。特にＩＣ化する場合には、両者は製作工
程および形状が異なっており、同一チップ内で二つのト
ランジスタの特性を一致させることは極めて離しい。

また、上述のクリップ回路でｎｐｒｉ）ランジスタのみ
を使った温度補償も可能であるが、この場合には回路規
模が大きくなり、チップ面積が大きくなる等の欠点を伴
った。

本発明の目的は、上述の事情に鑑み成されたもので、直
流レベルが改善されてレベルシフトがない出力を得られ
るクリップ回路を提供することにある。

（課題を解決するための手段） すなわち、本発明の上記目的は、作動対を構成し、人力
信号が供給される第１のトランジスタおよび帰還信号が
供給されかつ前記第１のトランジスタと実質的に特性が
等しい第２のトランジスタを含む差動アンプと、前記第
１のトランジスタとエミッタおよびコレクタが共通接続
されかつベースにクリップ用基準電位が供給される第３
のトランジスタとから成ることを特徴とするクリップ回
路により達成される。

（実施例） 以下、図面を参照して本発明の一実施例を説明する。

第１図、第３図および第４図は本発明におけるクリップ
回路の各実施例を示している。

なお、各実施例において、同一構成要素については同一
符号を用い、かつ第１図の実施例において説明すること
とし、第３図および第４図の各実施例における説明を省
略する。

第１図において、トランジスタ１．　２．　４．　５゜
６と、電流源７．８とにより差動アンプが構成されてい
る。

すなわち、ｎｐｎ）ランジスタ１，２により差動対が構
成されており、トランジスタ１，２はコレクタがそれぞ
れ能動負荷を形成するｐｎｐ）ランジスタ４，５を介し
て電源ラインＶＣＣと、またエミッタが定電流Ｉｅを流
す定電流源７を介してアース接点と接続されている。ま
た、電源ラインＶｃｃはｎｐｎ）ランジスタロのコレク
タと接続されており、トランジスタ６はベースがトラン
ジスタ２のコレクタと接続されている。トランジスタ２
はベースがトランジスタ６のエミッタと接続されると共
に、出力端子９と接続され、更に定電流Ｉｅを流す定電
流源８を介してアース接点に接続されている。そして、
トランジスタ１のベースには入力信号ＶＩＮが供給印加
され、トランジスタ２のベースに出力端子９からの帰還
信号が供給される。

本発明の特長とするところは、トランジスタ１とコレク
タおよびエミッタを共通接続したｐｎｐトランジスタ３
を設けていることである。そして、トランジスタ３のベ
ースにはクリップ電位Ｖｂが供給されている。

このように構成したクリップ回路で、Ｖｌ、＞Ｖｂに設
定された場合、トランジスタ３がＯＦＦするため、差動
アンプはＶ工、が入力されたボルテージフォロワと見な
すことができ、出力端子９にはＶＩＮがそのまま出力さ
れる。

一方、Ｖ＋ＮＣＶＢに設定された場合、トランジスタ１
がＯＦＦするので、差動アンプはクリップ電位Ｖ５が人
力されたボルテージフォロワと見なすことができ、出力
端子９には定電圧Ｖ、が得られる。

第２図は前記クリップ回路の入出力特性を示している。

すなわち、入力電位ＶＩＮがクリップ電位Ｖｂより大き
い領域では出力Ｖ。ＵＴは人力電位ＶＩＮとなり、クリ
ップ電位ｖｂより小さい領域では出力Ｖ。Ｕ７はこのク
リップ電位Ｖ、となる。

そして人出力のレベルシフト量は差動アンプのオフセッ
ト電圧骨だけずれるだけである。

第３図は第り図のｐｎｐ）ランジスタ４．５により形成
される能動負荷の代わりに、抵抗１０を用いて回路が簡
略化されている。

上述の如く構成することにより、素子数の削減と、ｐｎ
ｐ）ランジスタを用いない分だけ高速化が計れる。

第４図は他の実施例を図示している。

図において、差動アンプを構成する第２のトランジスタ
２に供給される帰還信号は抵抗１１，１２により分圧さ
れる。すなわち、トランジスタ２のベースは抵抗１１を
介して出力端子９と接続されており、また、抵抗１２を
介してトランジスタ３０ベースと接続されている。

このように、トランジスタ２に供給される帰還信号を抵
抗１１．１２で分圧することにより、Ｖ、、＞Ｖｂでの
ゲインＧｖは、 で与えられ、抵抗１１と１２により任意のゲインが得ら
れる。

第５図は第６図のクリップ回路においてＲ（１１）　＝
Ｒ（１２）に設定することにより、２倍のゲインを持た
せた場合の人出力特性である。

このように通過領域のゲインを前記抵抗の比を変えるこ
とで、任意に設定できる。

上述の各実施例では何れも低レベル側のクリップ回路に
ついて示したが、ホワイトクリップ等で使われる高レベ
ル側の回路もｎｐｎとｐｎｐ　）ランジスタを置き換え
ることにより、容易に構成できる。

（発明の効果） 以上記載したとおり、本発明のクリップ回路によれば、
レベルシフトのない出力を得ることができ、しかも、人
出力のレベル差は差動アンプのオフセット電圧で決まる
ため、充分小さくすることができる。従って複数段接続
するビデオ機器においても好適となって、回路設計を容
易にできると共に、ＩＣ化に適している。また、出力レ
ベルの温度依存性はほとんどなく、温度補償回路が不要
である。更に、通過領域のゲインを自由に設定すること
ができる。この場合、素子数の増加は僅かであり、クリ
ップ回路と別個に増幅器を設ける必要がないため、高速
化が計れる。

【図面の簡単な説明】

第１図は本発明の１実施例による回路図、第２図は第１
図の回路の特性図、第３図右よび第４図は他の実施例を
示す回路図、第５図は第４図の回路の１作動状態を示す
特性図、第６図は従来例を示す回路図、第７図はその特
性図である。 １．２，３．６・・・ｎｐｎトランジスタ、４．５・・
・・・・・・・・・・・・・ｐｎｐ　）ランジスタ、７
、訃・・・：・・・・・・・・・・電流源、９・・・・
・・・・・・・・・・・・・・・・・出力端子、１０、
１１．１２・・・・・・・・・・・・抵抗代理人　弁理
士（８１０７）　　佐々木　清　隆（ほか３名） −Ω ヒ　　　　　　　　　　　　　　　　　　　　〉、ｐ μ　　　　　　　　　　　　　　　　〜≧Ｌｕ ５　　　　　　　　　　　　　　　　　　　　　　ロ〉
　　　　　　　　　　　　　〉 喀 〉 手続補正歯 特貫午庁長官　殿　　　　　　　　　　　昭和６３年　
５月２５日１、　事件の表示 昭和６３年特許願第９４６９２号 ２、　発明の名称 クリップ回路 ３、　補正をする者 事件との関係：特許出願人 名称　（５２０）富士写真フィルム株式会社４、代理人 住所　〒１００ 東京都千代田区霞が関３丁目２番５号　霞が関ビル２９
階霞が関ビル内郵便局私書箱第４９号 栄光特許事務所 ６、　補正により増加する請求項の数：　０７、　補正
の対象： 明細書の「発明の詳細な説明」の項

Claims (1)

【特許請求の範囲】
1. 作動対を構成し、入力信号が供給される第１のトランジ
   スタおよび帰還信号が供給されかつ前記第１のトランジ
   スタと実質的に特性が等しい第２のトランジスタを含む
   差動アンプと、前記第１のトランジスタとエミッタおよ
   びコレクタが共通接続されかつベースにクリップ用基準
   電位が供給される第３のトランジスタとから成ることを
   特徴とするクリップ回路。