JPS592487A - リニアクリツプ回路 - Google Patents
リニアクリツプ回路Info
- Publication number
- JPS592487A JPS592487A JP57111222A JP11122282A JPS592487A JP S592487 A JPS592487 A JP S592487A JP 57111222 A JP57111222 A JP 57111222A JP 11122282 A JP11122282 A JP 11122282A JP S592487 A JPS592487 A JP S592487A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- amplifier
- potential
- connecting point
- conduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、映像信号とシランキング信号とが合成され
た信号の黒レベルの設定を行なうリニアクリップ回路に
関する。
た信号の黒レベルの設定を行なうリニアクリップ回路に
関する。
従来、リニアクリップ回路は第１図に示すように構成さ
れている。すなわち、電＃、Ｖｃｃと接地点との間に、
映像信号とブランキング信号とが合成された信号Ｗｉｎ
で導通制御されるトランジスタＱ！ （第１の増幅器）
および電流源１１が直列接続され、上記トランジスタＱ
１と電流源１１との接続点と電源ＶＣＣとの間にトラン
ジスタＱｓ （第２の増幅器）が接続され、バイアス源
Ｖ１で導通設定される。そして、トランゾスタＱ＊−Ｑ
諺の接続点から黒レベルの設定を行なった出力Ｖｏｕｔ
を得る。
れている。すなわち、電＃、Ｖｃｃと接地点との間に、
映像信号とブランキング信号とが合成された信号Ｗｉｎ
で導通制御されるトランジスタＱ！ （第１の増幅器）
および電流源１１が直列接続され、上記トランジスタＱ
１と電流源１１との接続点と電源ＶＣＣとの間にトラン
ジスタＱｓ （第２の増幅器）が接続され、バイアス源
Ｖ１で導通設定される。そして、トランゾスタＱ＊−Ｑ
諺の接続点から黒レベルの設定を行なった出力Ｖｏｕｔ
を得る。
上記のような構成において、第２図（ａ） 、 （ｂ）
のタイミングチャートを用いて動作を説明する。
のタイミングチャートを用いて動作を説明する。
（ａ）図は入力信号Ｖｌｎの波形を示すもので、この信
号は映像信号とブランキング信号との合成波であ夛、ト
ランジスタＱ１のベー スに供給される。上記トランジ
スタＱ３はバイアス源ｖ１で導通設定されているので、
トランジスタＱｓ ａなる電位となる。ここでＢはト
ランジスタＱｌの導通抵抗、Ｒ′はトランジスタＱ２の
導通抵抗である。従って、出力信号Ｖｏｕｔは、（ｂ）
図に示すようＫ（ａ）図に示した入力信号Ｖｉｎをバイ
アス源ｖ１の電位でカットした波形となる。
号は映像信号とブランキング信号との合成波であ夛、ト
ランジスタＱ１のベー スに供給される。上記トランジ
スタＱ３はバイアス源ｖ１で導通設定されているので、
トランジスタＱｓ ａなる電位となる。ここでＢはト
ランジスタＱｌの導通抵抗、Ｒ′はトランジスタＱ２の
導通抵抗である。従って、出力信号Ｖｏｕｔは、（ｂ）
図に示すようＫ（ａ）図に示した入力信号Ｖｉｎをバイ
アス源ｖ１の電位でカットした波形となる。
しかし、上記のような構成では、入力信号Ｖｉｎのレベ
ルが黒レベルに近い状態の時、つま少、映像画面が暗い
時には、出力信号Ｖｏｕｔの立ち上がシが遅れるととも
に黒レベル付近の周波数特性も悪い欠点がある。これは
、黒レベル付近ではトランジスタＱｌ−Ｑ！が同時にア
クティブな領域に入っているためで、このような状態に
おいては、トランジスタＱ１の負荷としてトランジスタ
Ｑｓのエミッタ交流抵抗が接続されていることＫなる。
ルが黒レベルに近い状態の時、つま少、映像画面が暗い
時には、出力信号Ｖｏｕｔの立ち上がシが遅れるととも
に黒レベル付近の周波数特性も悪い欠点がある。これは
、黒レベル付近ではトランジスタＱｌ−Ｑ！が同時にア
クティブな領域に入っているためで、このような状態に
おいては、トランジスタＱ１の負荷としてトランジスタ
Ｑｓのエミッタ交流抵抗が接続されていることＫなる。
上記エミッタ交流抵抗ｒｌは下式（１）で示される。
上式＋１）において、ｋはゲルラマン定数、Ｔは絶対温
度、ｑは電子の単位電荷、■はトランジスの出力インピ
ーダンスも同様に、下式（２）で示される。
度、ｑは電子の単位電荷、■はトランジスの出力インピ
ーダンスも同様に、下式（２）で示される。
Ｔ
・’ ＝Ｑ （１，−ｉ ） ”””’−＋２１上
記トラ上記トランジスタカ１ンピーダンスｒｌは、ｒｌ
と比較しても決して低くないために、出力端においてレ
ベルの低下をきたす欠点がある。
記トラ上記トランジスタカ１ンピーダンスｒｌは、ｒｌ
と比較しても決して低くないために、出力端においてレ
ベルの低下をきたす欠点がある。
この発明は上記のような事情を鑑みてなされたもので、
その目的とするところは、映像信号が黒レベルに近い状
態でも安定した出力が得られるリニアクリップ回路を提
供することである。
その目的とするところは、映像信号が黒レベルに近い状
態でも安定した出力が得られるリニアクリップ回路を提
供することである。
すなわち、この発明においては、上記第１図の回路にお
ける黒レベル付近でのトランジスタＱｔｓＱｍのゆるや
かな導通抵抗の変化を急峻にするために、出力信号Ｖｏ
’ｕｔをバッファアンプによシトランジスタＱＩＫ帰還
してこのトランジスタＱｌの出力インピーダンスを下げ
るように構成したものである。
ける黒レベル付近でのトランジスタＱｔｓＱｍのゆるや
かな導通抵抗の変化を急峻にするために、出力信号Ｖｏ
’ｕｔをバッファアンプによシトランジスタＱＩＫ帰還
してこのトランジスタＱｌの出力インピーダンスを下げ
るように構成したものである。
以下、この発明の一実施例について図面を参照して説明
する。第３図はその構成を示すもので、上記第１図の回
路における入力トランジスタＱ１のペース回路に、）ラ
ンソスタＱｓ、Ｑ４、抵抗Ｒ１＊Ｒｍ＊Ｒｓおよび電流
源■３から成るバッファアンプを設けたものである。す
なわち、電源の一方（Ｖｃｃ）と他方（接地点）との間
に、トランジスタＱｓ ａ抵抗Ｒ１および電流源Ｉ３
を直列接続し、上記抵抗Ｒ１と電流源Ｉ。
する。第３図はその構成を示すもので、上記第１図の回
路における入力トランジスタＱ１のペース回路に、）ラ
ンソスタＱｓ、Ｑ４、抵抗Ｒ１＊Ｒｍ＊Ｒｓおよび電流
源■３から成るバッファアンプを設けたものである。す
なわち、電源の一方（Ｖｃｃ）と他方（接地点）との間
に、トランジスタＱｓ ａ抵抗Ｒ１および電流源Ｉ３
を直列接続し、上記抵抗Ｒ１と電流源Ｉ。
との接続点と電源ＶＣＯとの間に、抵抗Ｒ１、トランジ
スタＱ４ 、抵抗Ｒｓをそれぞれ直列接続する。さらに
、電源ｖｃｃと接地点間に、トランジスタＱ１および電
流源工１を直列接続する。
スタＱ４ 、抵抗Ｒｓをそれぞれ直列接続する。さらに
、電源ｖｃｃと接地点間に、トランジスタＱ１および電
流源工１を直列接続する。
上記トランジスタＱｌは抵抗Ｒ３とトランジスタＱ４と
の接続点Ｂの電位で導通制御され、トランジスタＱ４は
トランジスタＱ１と電流源１、との接続点Ｃの電位で導
通制御される。上記接続点Ｂと電源ＶＣＣとの間にトラ
ンジスタＱｓを接続するとともに、バイアス源ｖ１で導
通設定し、接続点Ｃと電源ＶＣＣとの間にトランジスタ
Ｑ禦を接続し、トランジスタＱｓ と共通の電位ｖｌで
導通設定する。そして、接続点Ｃから出力信号Ｖｏｕｔ
を得るようＫして成る。
の接続点Ｂの電位で導通制御され、トランジスタＱ４は
トランジスタＱ１と電流源１、との接続点Ｃの電位で導
通制御される。上記接続点Ｂと電源ＶＣＣとの間にトラ
ンジスタＱｓを接続するとともに、バイアス源ｖ１で導
通設定し、接続点Ｃと電源ＶＣＣとの間にトランジスタ
Ｑ禦を接続し、トランジスタＱｓ と共通の電位ｖｌで
導通設定する。そして、接続点Ｃから出力信号Ｖｏｕｔ
を得るようＫして成る。
このような構成によれば、トランジスタＱ１の出力イン
ピーダンスｒ１をトランジスタＱ。
ピーダンスｒ１をトランジスタＱ。
側の交流抵抗ｒｌに比べて小さく設定できる０今、バッ
ファアンプの裸利得をＡとすると、トランジスタＱｌ側
の出力インピーダンスｒ 、／はｒｒ１〜「」と小さく
できるので ｒ、／は黒レベル付近の電位において、ｒ
ｌよシ充分小さく設定でき、出力信号Ｖｏｕｔのレベル
の低下はない。
ファアンプの裸利得をＡとすると、トランジスタＱｌ側
の出力インピーダンスｒ 、／はｒｒ１〜「」と小さく
できるので ｒ、／は黒レベル付近の電位において、ｒ
ｌよシ充分小さく設定でき、出力信号Ｖｏｕｔのレベル
の低下はない。
また、第３図の回路においては、入力される映像信号の
ブランキング期間は、トランジスタＱｓのベース電位が
下降するため、電流工２は抵抗ＲＳに全て流れるので、
トランジスタＱｓのベースとトランジスタＱ４のコレク
タとの接続点Ｂの電位が下降し、トランジスタＱ４が飽
和される・この時、トランジスタＱ４のペース側（接続
点Ｃ）の電位ＶＣは、トランジスタＱ２のオン状態によ
Ｆ） 、ｒ Ｖｃ＝Ｖｔ Ｖｍｚ Ｊとなる。
ブランキング期間は、トランジスタＱｓのベース電位が
下降するため、電流工２は抵抗ＲＳに全て流れるので、
トランジスタＱｓのベースとトランジスタＱ４のコレク
タとの接続点Ｂの電位が下降し、トランジスタＱ４が飽
和される・この時、トランジスタＱ４のペース側（接続
点Ｃ）の電位ＶＣは、トランジスタＱ２のオン状態によ
Ｆ） 、ｒ Ｖｃ＝Ｖｔ Ｖｍｚ Ｊとなる。
そζで、飽和防止用のトランジスタＱ８を付加すること
によって、接続点Ｂの電位ＶＢもｒ Ｖ＝＝Ｖｔ Ｖ
ｍｇＪとするので、トランジスタＱ４は飽和状態になら
ない。
によって、接続点Ｂの電位ＶＢもｒ Ｖ＝＝Ｖｔ Ｖ
ｍｇＪとするので、トランジスタＱ４は飽和状態になら
ない。
上述したように、各トランジスタが飽和状態にならない
ので、出力信号Ｖｏｕｔの立ち上がシが遅れることはな
い。
ので、出力信号Ｖｏｕｔの立ち上がシが遅れることはな
い。
なお、上記実施例では各トランジスタＱ１”４ｓがＮＰ
Ｎ型の場合について説明したが、ＰＮＰ型のトランジス
タＱ１′〜Ｑｓ’で構成しても良いのはもちろんである
。この回路を第５図に示し、具体的な説明は省略する。
Ｎ型の場合について説明したが、ＰＮＰ型のトランジス
タＱ１′〜Ｑｓ’で構成しても良いのはもちろんである
。この回路を第５図に示し、具体的な説明は省略する。
但し、この場合は入力信号Ｖｌｎの極性は第２図（ａ）
、第４図（ａ）のものの反転したものとなることに注意
せねばならない。
、第４図（ａ）のものの反転したものとなることに注意
せねばならない。
以上説明したように仁の発明によれば、映像信号が黒レ
ベルに近す状態でも安定した出力が得られるリニアクリ
ップ回路が得られる。
ベルに近す状態でも安定した出力が得られるリニアクリ
ップ回路が得られる。
第１図は従来のリニアクリップ回路を示す図、第２図（
ａｔ 、 （ｂ）はそれぞれ上記第１図の回路における
入出力特性を示す波形図、第３図はこの発明の一実施例
に係るリニアクリップ回路を示す図、第４図（ａ） 、
（ｂ）はそれぞれ上記第３図の回路における入出力特
性を示す波形図、第５図はこの発明の他の実施例を示す
回路図である。 Ｑｓ−Ｑ意・・・トランジスタ（ｇｉ 、第２の増幅器
）、■！・・・バイアス源、Ｖｉｎ・・・入力信号（映
像信号）、■ｏｕｔ・・・出力信号。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 第３図
ａｔ 、 （ｂ）はそれぞれ上記第１図の回路における
入出力特性を示す波形図、第３図はこの発明の一実施例
に係るリニアクリップ回路を示す図、第４図（ａ） 、
（ｂ）はそれぞれ上記第３図の回路における入出力特
性を示す波形図、第５図はこの発明の他の実施例を示す
回路図である。 Ｑｓ−Ｑ意・・・トランジスタ（ｇｉ 、第２の増幅器
）、■！・・・バイアス源、Ｖｉｎ・・・入力信号（映
像信号）、■ｏｕｔ・・・出力信号。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 第３図
Claims (1)
- 映像信号の直流再生を行なった後ブランキング波形が合
成された信号が供給される第１の増幅器と、ブランキン
グ期間の黒レベルの直流電位を定めるバイアス源から基
準電位が供給される第２の増幅器と、上記第１．第２の
増幅器の接続点に配設される電流源と、上記第１．第２
の増幅器の接続点の電位を増幅して上記第１の増幅器に
帰還するバッファアンプとを具備し、上記第１の増幅器
の出力インピーダンスを下げるように構成したことを特
徴とするリニアクリップ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57111222A JPS592487A (ja) | 1982-06-28 | 1982-06-28 | リニアクリツプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57111222A JPS592487A (ja) | 1982-06-28 | 1982-06-28 | リニアクリツプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS592487A true JPS592487A (ja) | 1984-01-09 |
| JPH0424909B2 JPH0424909B2 (ja) | 1992-04-28 |
Family
ID=14555625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57111222A Granted JPS592487A (ja) | 1982-06-28 | 1982-06-28 | リニアクリツプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592487A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01268263A (ja) * | 1988-04-19 | 1989-10-25 | Fuji Photo Film Co Ltd | クリップ回路 |
| JPH06210534A (ja) * | 1993-01-14 | 1994-08-02 | Chikamoto Eng:Yugen | 工作機械の主軸と工具取付シャンクとの取付構造 |
| JP2007288392A (ja) * | 2006-04-14 | 2007-11-01 | Nec Electronics Corp | リミッタ回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54158144A (en) * | 1978-05-30 | 1979-12-13 | Hitachi Denshi Ltd | Black clipping circuit |
-
1982
- 1982-06-28 JP JP57111222A patent/JPS592487A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54158144A (en) * | 1978-05-30 | 1979-12-13 | Hitachi Denshi Ltd | Black clipping circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01268263A (ja) * | 1988-04-19 | 1989-10-25 | Fuji Photo Film Co Ltd | クリップ回路 |
| JPH06210534A (ja) * | 1993-01-14 | 1994-08-02 | Chikamoto Eng:Yugen | 工作機械の主軸と工具取付シャンクとの取付構造 |
| JP2007288392A (ja) * | 2006-04-14 | 2007-11-01 | Nec Electronics Corp | リミッタ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0424909B2 (ja) | 1992-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0671180B2 (ja) | 利得制御信号の関数として入力信号に利得を与える装置 | |
| JPS592487A (ja) | リニアクリツプ回路 | |
| JPS5913409A (ja) | 電力増幅回路 | |
| JPS54147761A (en) | Gain control unit | |
| US4274058A (en) | Amplifier with separate AC and DC feedback loops | |
| JPS60103926U (ja) | リモ−ト制御増幅器 | |
| JPH1197954A (ja) | 増幅回路 | |
| US7279976B1 (en) | Differential amplifier with controlled common mode output voltage | |
| JP2004214911A (ja) | Ａｇｃ回路 | |
| JPH0352028Y2 (ja) | ||
| JPS607588Y2 (ja) | 水平偏向回路 | |
| JP2522425B2 (ja) | 映像信号のクランプ回路 | |
| US3952259A (en) | Gain control apparatus | |
| JPS5929424Y2 (ja) | 撮像管のｅｅ回路装置 | |
| JPS62111520A (ja) | スイツチングアンプ | |
| JP2501568Y2 (ja) | 受像機 | |
| JPH0595276A (ja) | 論理和回路 | |
| JP2619056B2 (ja) | 広帯域増幅回路 | |
| JP2003258573A (ja) | 電子回路装置 | |
| JPH09321558A (ja) | 差動増幅装置 | |
| JPS6113405B2 (ja) | ||
| JPS61237503A (ja) | 整流回路 | |
| JPS61253906A (ja) | カレントミラ−回路 | |
| JPS586419U (ja) | 利得制御増幅回路 | |
| JPS62150908A (ja) | トランジスタ回路 |