JP2007288392A - リミッタ回路 - Google Patents
リミッタ回路 Download PDFInfo
- Publication number
- JP2007288392A JP2007288392A JP2006111627A JP2006111627A JP2007288392A JP 2007288392 A JP2007288392 A JP 2007288392A JP 2006111627 A JP2006111627 A JP 2006111627A JP 2006111627 A JP2006111627 A JP 2006111627A JP 2007288392 A JP2007288392 A JP 2007288392A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- transistor
- limiter circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims 1
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 7
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 7
- 230000008054 signal transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
- H03G11/04—Limiting level dependent on strength of signal; Limiting level dependent on strength of carrier on which signal is modulated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Amplifiers (AREA)
Abstract
【解決手段】リミッタ回路10は、入力電圧VINを差動増幅回路5の逆相入力とし、差動増幅回路5の出力をトランジスタMP1のゲートに接続し、MP1のドレインを別のトランジスタM1のドレインに接続し、M1のソースを定電流源4の一端に接続するとともに差動増幅回路5の正相入力とし、差動増幅回路5、トランジスタMP1及びM1によって帰還経路を構成し、M1のソースをリミッタ回路10の出力電圧VOUTとしている。帰還経路に含まれるトランジスタM1のゲートには電圧源6によって一定電圧VLが印加されているので、入力電圧VINが電圧VL−VT1を超えるとM1がオフ状態となって帰還経路が遮断され、出力電圧VOUTはVL−VT1に制限される。ここで、VT1はトランジスタM1の閾値電圧である。
【選択図】図1
Description
図1は本実施の形態にかかるリミッタ回路10の構成を示すブロック図である。図1において、差動増幅回路5の逆相入力に入力電圧VINが入力されていること、差動増幅回路5の出力をトランジスタMP1のゲートに接続していること、トランジスタMP1のソースを電源電圧VDD1に接続していることは、図11に示した第1の回路の構成と同じである。
VL−VT1≦VLM・・・・(1)
本実施の形態にかかるリミッタ回路20の構成を図4に示す。図4において、差動増幅回路5の逆相入力に入力電圧VINが入力されていること、差動増幅回路5、トランジスタMP1及びトランジスタM1によって帰還経路を構成していること、トランジスタM1のソースが定電流源4の一端に接続されていること、並びに、トランジスタM1のソースをリミッタ回路20の出力(出力電圧VOUT)としていることは、図1に示した発明の実施の形態1にかかるリミッタ回路10と同一である。
本実施の形態にかかるリミッタ回路30の構成を図6に示す。図6において、MDEP1は負の閾値電圧を特徴とするデプレッション型Nch−MOSトランジスタである。リミッタ回路30と、図1に示した発明の実施の形態1にかかるリミッタ回路10との相違点は、トランジスタM1をデプレッション型のトランジスタMDEP1としている点である。
本実施の形態にかかるリミッタ回路40の構成を図8に示す。図8において、差動増幅回路5の逆相入力に入力電圧VINが入力されていること、差動増幅回路5の出力がトランジスタMP1のゲートに接続されていること、トランジスタMP1のソースが電源電圧VDD1に接続されていることは、図1に示した発明の実施の形態1にかかるリミッタ回路10と同じである。
4 定電流源
5 差動増幅回路
6 電圧源
7 増幅回路
MP1 Pch−MOSトランジスタ
M1 Nch−MOSトランジスタ
MN1 Nch−MOSトランジスタ
MDEP1 デプレッション型Pch−MOSトランジスタ
Claims (14)
- 入力信号を逆相入力とする差動増幅回路と、
前記差動増幅回路の出力を入力とする駆動回路と、
前記駆動回路の出力をソース又はドレインのいずれか一端に接続し、ゲートに所定電圧を印加するMOSトランジスタと、
前記MOSトランジスタのソース又はドレインの他の一端に接続される負荷回路とを備え、
前記MOSトランジスタの前記他の一端が前記差動増幅回路の正相入力に接続されるリミッタ回路。 - 入力信号を逆相入力とする差動増幅回路と、
前記差動増幅回路の出力を入力とする駆動回路と、
前記駆動回路の出力をソース又はドレインのいずれか一端に接続し、ゲートに所定電圧を印加するMOSトランジスタと、
前記MOSトランジスタのソース又はドレインの他の一端に接続される負荷回路とを備え、
前記駆動回路の出力が前記差動増幅回路の正相入力に接続されるリミッタ回路。 - 前記MOSトランジスタはデプレッション型である請求項1又は2に記載のリミッタ回路。
- 前記MOSトランジスタのソース又はドレインと、前記差動増幅回路の正相入力との間に増幅回路を備える請求項1又は2に記載のリミッタ回路。
- 前記駆動回路はNch−MOSトランジスタである請求項1乃至4のいずれかに記載のリミッタ回路。
- 前記駆動回路はPch−MOSトランジスタである請求項1乃至4のいずれかに記載のリミッタ回路。
- 前記負荷回路は定電流源である請求項1乃至4のいずれかに記載のリミッタ回路。
- 請求項1乃至7のいずれかに記載のリミッタ回路と、
前記リミッタ回路の動作電圧を供給する第1の電圧源と、
前記リミッタ回路の出力信号を入力する第2の回路と、
前記リミッタ回路の動作電圧より低い前記第2の回路の動作電圧を供給する第2の電圧源とを備え、
前記MOSトランジスタのゲートが前記第2の電圧源に接続される半導体装置。 - 出力信号を所定の範囲に制限するリミッタ回路であって、
入力信号を逆相入力とする差動増幅回路と、
前記差動増幅回路の出力を入力とする駆動回路と、
前記駆動回路の出力を前記差動回路の正相入力に接続する帰還経路と、
前記リミッタ回路の出力信号を所定の制限値以下に制限するよう動作するスイッチ素子と、
を備えるリミッタ回路。 - 前記スイッチ素子は、前記駆動回路と前記差動増幅回路の正相入力との間に設けられ、前記正相入力に対する入力信号が所定の制限値を上回る場合に、前記リミッタ回路の出力信号を制限するよう動作する請求項9に記載のリミッタ回路。
- 前記スイッチ素子はMOSトランジスタであって、
当該MOSトランジスタのソース又はドレインのいずれか一端が前記駆動回路の出力に接続され、
当該MOSトランジスタのソース又はドレインの他端が前記差動増幅回路の正相入力に接続され、
前記制限値を規定するための電圧が当該MOSトランジスタのゲートに印加される請求項9に記載のリミッタ回路。 - 前記駆動回路に動作電圧を供給する電圧源をさらに備え、
前記スイッチ素子はMOSトランジスタであって、
当該MOSトランジスタのソース及びドレインのいずれか一端が前記駆動回路の出力に接続され、
当該MOSトランジスタのソース又はドレインの他端が前記電圧源に接続され、
前記制限値を規定するための電圧が当該MOSトランジスタのゲートに印加される請求項9に記載のリミッタ回路。 - 前記MOSトランジスタはデプレッション型である請求項11又は12に記載のリミッタ回路。
- 前記帰還経路に挿入された増幅回路を備える請求項9に記載のリミッタ回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006111627A JP4717692B2 (ja) | 2006-04-14 | 2006-04-14 | リミッタ回路 |
US11/723,025 US7629834B2 (en) | 2006-04-14 | 2007-03-16 | Limiter circuit |
TW096110396A TWI339009B (en) | 2006-04-14 | 2007-03-26 | Limiter circuit |
KR1020070035377A KR100885830B1 (ko) | 2006-04-14 | 2007-04-11 | 리미터 회로 |
CN2007100961511A CN101060317B (zh) | 2006-04-14 | 2007-04-13 | 限幅电路和半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006111627A JP4717692B2 (ja) | 2006-04-14 | 2006-04-14 | リミッタ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007288392A true JP2007288392A (ja) | 2007-11-01 |
JP4717692B2 JP4717692B2 (ja) | 2011-07-06 |
Family
ID=38660665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006111627A Expired - Fee Related JP4717692B2 (ja) | 2006-04-14 | 2006-04-14 | リミッタ回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7629834B2 (ja) |
JP (1) | JP4717692B2 (ja) |
KR (1) | KR100885830B1 (ja) |
CN (1) | CN101060317B (ja) |
TW (1) | TWI339009B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010119091A (ja) * | 2008-10-16 | 2010-05-27 | Fuji Electric Systems Co Ltd | 信号増幅回路 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101964212B (zh) * | 2010-08-11 | 2015-06-17 | 上海华虹宏力半导体制造有限公司 | 负电压斜率控制电路 |
CN103066991A (zh) * | 2012-12-07 | 2013-04-24 | 湖南城市学院 | 一种用于提高电压驱动能力的缓冲器 |
CN103915829B (zh) * | 2012-12-28 | 2017-02-15 | 北京谊安医疗系统股份有限公司 | 一种过压吸收保护电路 |
JP6270711B2 (ja) * | 2014-12-26 | 2018-01-31 | アルプス電気株式会社 | 出力回路及びこれを有する電流センサ |
CN105071637B (zh) * | 2015-08-12 | 2017-11-17 | 上海贝岭股份有限公司 | 一种开关电源输出幅度调节电路 |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58108814A (ja) * | 1981-12-23 | 1983-06-29 | Rohm Co Ltd | ピ−ククリツプ回路 |
JPS592487A (ja) * | 1982-06-28 | 1984-01-09 | Toshiba Corp | リニアクリツプ回路 |
JPS62285515A (ja) * | 1986-06-04 | 1987-12-11 | Hitachi Ltd | クリツプ回路 |
JPS6421519A (en) * | 1987-07-16 | 1989-01-24 | Nippon Denki Home Electronics | Pen for inputting character graphic |
JPH02130009A (ja) * | 1988-11-09 | 1990-05-18 | Mitsubishi Electric Corp | クリップ回路 |
JPH0424813A (ja) * | 1990-05-21 | 1992-01-28 | Seiko Epson Corp | 定電圧回路 |
JPH05251970A (ja) * | 1992-03-04 | 1993-09-28 | Yokogawa Electric Corp | クランプ回路 |
JPH06104659A (ja) * | 1992-09-22 | 1994-04-15 | Fuji Electric Co Ltd | 電圧・電流変換回路 |
JPH08190437A (ja) * | 1994-08-04 | 1996-07-23 | Mitsubishi Electric Corp | 半導体装置および電源電圧発生回路 |
JPH1027026A (ja) * | 1995-11-28 | 1998-01-27 | Mitsubishi Electric Corp | 内部電源電位供給回路、昇圧電位発生システム、出力電位供給回路及び半導体記憶装置 |
JPH11338563A (ja) * | 1998-05-27 | 1999-12-10 | Matsushita Electric Ind Co Ltd | バッファ装置 |
JP2000077936A (ja) * | 1998-08-28 | 2000-03-14 | Toshiba Corp | 電流発生回路 |
JP2003142999A (ja) * | 2001-10-31 | 2003-05-16 | Nec Electronics Corp | 内部降圧回路 |
JP2005018311A (ja) * | 2003-06-25 | 2005-01-20 | Rohm Co Ltd | 電源回路 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5870482A (ja) | 1981-10-23 | 1983-04-26 | Hitachi Ltd | 半導体集積回路 |
US4482985A (en) * | 1981-04-17 | 1984-11-13 | Hitachi, Ltd. | Semiconductor integrated circuit |
JPH0522978Y2 (ja) * | 1987-07-27 | 1993-06-14 | ||
US5311069A (en) * | 1991-09-06 | 1994-05-10 | Silicon Systems, Inc. | Driver circuitry for commutated inductive loads |
JPH06204772A (ja) * | 1992-12-30 | 1994-07-22 | Sony Corp | 過大入力保護回路 |
US5793239A (en) * | 1995-06-29 | 1998-08-11 | Analog Devices, Inc. | Composite load circuit |
FR2749939B1 (fr) * | 1996-06-13 | 1998-07-31 | Sgs Thomson Microelectronics | Detecteur de gamme de tension d'alimentation dans un circuit integre |
US5936393A (en) * | 1997-02-25 | 1999-08-10 | U.S. Philips Corporation | Line driver with adaptive output impedance |
JP3802239B2 (ja) * | 1998-08-17 | 2006-07-26 | 株式会社東芝 | 半導体集積回路 |
US6356141B1 (en) * | 1999-04-06 | 2002-03-12 | Matsushita Electric Industrial Co., Ltd. | Constant-current output circuit |
JP3693528B2 (ja) * | 1999-06-15 | 2005-09-07 | ローム株式会社 | 電源装置 |
US6448916B1 (en) * | 2000-05-31 | 2002-09-10 | Cygnal Integrated Products, Inc. | Dual sub-DAC resistor strings with analog interpolation |
JP4976624B2 (ja) * | 2000-09-01 | 2012-07-18 | セイコーインスツル株式会社 | 相補型mos半導体装置およびその製造方法 |
JP2003283279A (ja) * | 2002-03-27 | 2003-10-03 | Sanyo Electric Co Ltd | リミッタ回路及びそれを備えたノコギリ波発生器 |
WO2004077665A1 (ja) | 2003-02-25 | 2004-09-10 | Nippon Telegraph And Telephone Corporation | リミッタアンプ |
-
2006
- 2006-04-14 JP JP2006111627A patent/JP4717692B2/ja not_active Expired - Fee Related
-
2007
- 2007-03-16 US US11/723,025 patent/US7629834B2/en not_active Expired - Fee Related
- 2007-03-26 TW TW096110396A patent/TWI339009B/zh not_active IP Right Cessation
- 2007-04-11 KR KR1020070035377A patent/KR100885830B1/ko not_active IP Right Cessation
- 2007-04-13 CN CN2007100961511A patent/CN101060317B/zh not_active Expired - Fee Related
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58108814A (ja) * | 1981-12-23 | 1983-06-29 | Rohm Co Ltd | ピ−ククリツプ回路 |
JPS592487A (ja) * | 1982-06-28 | 1984-01-09 | Toshiba Corp | リニアクリツプ回路 |
JPS62285515A (ja) * | 1986-06-04 | 1987-12-11 | Hitachi Ltd | クリツプ回路 |
JPS6421519A (en) * | 1987-07-16 | 1989-01-24 | Nippon Denki Home Electronics | Pen for inputting character graphic |
JPH02130009A (ja) * | 1988-11-09 | 1990-05-18 | Mitsubishi Electric Corp | クリップ回路 |
JPH0424813A (ja) * | 1990-05-21 | 1992-01-28 | Seiko Epson Corp | 定電圧回路 |
JPH05251970A (ja) * | 1992-03-04 | 1993-09-28 | Yokogawa Electric Corp | クランプ回路 |
JPH06104659A (ja) * | 1992-09-22 | 1994-04-15 | Fuji Electric Co Ltd | 電圧・電流変換回路 |
JPH08190437A (ja) * | 1994-08-04 | 1996-07-23 | Mitsubishi Electric Corp | 半導体装置および電源電圧発生回路 |
JPH1027026A (ja) * | 1995-11-28 | 1998-01-27 | Mitsubishi Electric Corp | 内部電源電位供給回路、昇圧電位発生システム、出力電位供給回路及び半導体記憶装置 |
JPH11338563A (ja) * | 1998-05-27 | 1999-12-10 | Matsushita Electric Ind Co Ltd | バッファ装置 |
JP2000077936A (ja) * | 1998-08-28 | 2000-03-14 | Toshiba Corp | 電流発生回路 |
JP2003142999A (ja) * | 2001-10-31 | 2003-05-16 | Nec Electronics Corp | 内部降圧回路 |
JP2005018311A (ja) * | 2003-06-25 | 2005-01-20 | Rohm Co Ltd | 電源回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010119091A (ja) * | 2008-10-16 | 2010-05-27 | Fuji Electric Systems Co Ltd | 信号増幅回路 |
Also Published As
Publication number | Publication date |
---|---|
CN101060317B (zh) | 2012-07-04 |
US7629834B2 (en) | 2009-12-08 |
KR20070102406A (ko) | 2007-10-18 |
CN101060317A (zh) | 2007-10-24 |
JP4717692B2 (ja) | 2011-07-06 |
TWI339009B (en) | 2011-03-11 |
US20070257730A1 (en) | 2007-11-08 |
TW200746620A (en) | 2007-12-16 |
KR100885830B1 (ko) | 2009-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8575986B2 (en) | Level shift circuit and switching regulator using the same | |
JP4805699B2 (ja) | 半導体装置 | |
JP4717692B2 (ja) | リミッタ回路 | |
US7525359B2 (en) | Duty cycle correction amplification circuit | |
JP5309027B2 (ja) | 積層バッファ | |
US7154981B2 (en) | Termination circuit | |
JP2009130879A (ja) | レベルシフト回路 | |
US8957708B2 (en) | Output buffer and semiconductor device | |
US8111103B2 (en) | Amplifier circuit with overshoot suppression | |
US11290061B2 (en) | Amplifier circuit with overshoot suppression | |
EP3041141B1 (en) | I/o driving circuit and control signal generating circuit | |
US20170108883A1 (en) | Voltage regulator with regulated-biased current amplifier | |
JP2008010940A (ja) | 電圧制御回路及び電圧制御回路を有する半導体集積回路 | |
TWI528369B (zh) | 參考供應電壓產生裝置 | |
US7816989B2 (en) | Differential amplifier | |
US20100327919A1 (en) | Differential amplifier circuit | |
JP5203809B2 (ja) | 電流ミラー回路 | |
US8164360B2 (en) | Semiconductor output circuit, external output signal generation method, and semiconductor device | |
JP2009177086A (ja) | 発光素子駆動回路 | |
JP2008048039A (ja) | 演算増幅回路およびそれを用いた半導体装置 | |
US7825723B1 (en) | Method and apparatus using an I/O device to eliminate a level shifter in low-voltage CMOS integrated circuits | |
JP2014026390A (ja) | 半導体集積回路装置 | |
JP2006013631A (ja) | ソースフォロワ回路 | |
US7812798B2 (en) | OLED display device with high output impedance | |
JP2009177247A (ja) | コンパレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100825 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110330 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |