JP2009177086A - 発光素子駆動回路 - Google Patents
発光素子駆動回路 Download PDFInfo
- Publication number
- JP2009177086A JP2009177086A JP2008016654A JP2008016654A JP2009177086A JP 2009177086 A JP2009177086 A JP 2009177086A JP 2008016654 A JP2008016654 A JP 2008016654A JP 2008016654 A JP2008016654 A JP 2008016654A JP 2009177086 A JP2009177086 A JP 2009177086A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- mos transistor
- operational amplifier
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Laser Beam Printer (AREA)
- Optical Head (AREA)
- Semiconductor Lasers (AREA)
Abstract
【課題】制御電圧の最小値と出力トランジスタのアーリー効果に伴う発光、非発光の制御不能を防止することを課題とする。
【解決手段】制御電圧を発生する制御電圧発生部(1)と、前記制御電圧に応じて定電流を出力する定電流出力部(2)と、前記定電流をスイッチングすることにより発光素子の発光/非発光を制御するスイッチング部(3)とを有し、前記定電流出力部は、非反転入力端子に前記制御電圧が入力された演算増幅器(5)と、前記演算増幅器の出力電圧を電流に変換し前記スイッチング部に定電流を供給する電圧電流変換回路(M1)と、前記定電流を電圧に変換し前記演算増幅器の反転入力端子に出力する電流電圧変換回路(R1)とを有し、前記演算増幅器は、非反転入力端子に対して、反転入力端子に負の入力オフセット電圧が設定されていることを特徴とする発光素子駆動回路が提供される。
【選択図】図1
【解決手段】制御電圧を発生する制御電圧発生部(1)と、前記制御電圧に応じて定電流を出力する定電流出力部(2)と、前記定電流をスイッチングすることにより発光素子の発光/非発光を制御するスイッチング部(3)とを有し、前記定電流出力部は、非反転入力端子に前記制御電圧が入力された演算増幅器(5)と、前記演算増幅器の出力電圧を電流に変換し前記スイッチング部に定電流を供給する電圧電流変換回路(M1)と、前記定電流を電圧に変換し前記演算増幅器の反転入力端子に出力する電流電圧変換回路(R1)とを有し、前記演算増幅器は、非反転入力端子に対して、反転入力端子に負の入力オフセット電圧が設定されていることを特徴とする発光素子駆動回路が提供される。
【選択図】図1
Description
本発明は、発光素子駆動回路に関する。
LBP(Laser Beam Printer)、CD、DVD等各種記録媒体への書き込み、読み出し等には、半導体レーザダイオードが用いられている。半導体レーザダイオードは発光素子であり、ある閾値電流以上の電流を流すとレーザ光を発光する。
LBPでは、1分当たりの出力枚数は半導体レーザダイオードのスイッチング速度に依存するため、従来は予め閾値電流以下の電流を流すことにより、半導体レーザダイオードの寄生容量を充電しておくことで高速化を図っている。
発光素子駆動回路ではスイッチングする定電流の値を制御電圧で制御する。例えば、この制御電圧発生回路の出力段がプッシュプル回路で構成されていると、制御電圧がゼロより高い電圧Vlから電源電圧より低い電圧Vhまでしか出力されない。すなわち、制御電圧にはダイナミックレンジが存在し、所望の駆動電流範囲を得るためには制御電圧の出力範囲内に駆動電流を設定する必要がある。
近年半導体ダイオードは閾値電流の低下と発光効率の向上が目覚しく、従来数十mAの駆動電流を要した発光量が数mAの駆動電流で得られるようになった。半導体レーザダイオードの閾値電流が数mAであると、制御電圧の最小値がVlであることと、駆動電流を供給するトランジスタのアーリー効果により、最小駆動電流が閾値より大きい値を示し、発光、非発光の制御を行えないという問題が生じる。
下記の特許文献1では、出力トランジスタにゲート接地トランジスタを挿入して、出力トランジスタのドレイン電圧を一定に保つことにより、アーリー効果による駆動電流変動を抑制している。
しかし、特許文献1では、電源電圧は、半導体レーザダイオードの順方向電圧と出力トランジスタ及びゲート接地トランジスタのソース・ドレイン間電圧を供給しなければならない。3V程度の低い電源電圧では上記条件を満たせず発光、非発光制御が困難となる。
本発明の目的は、制御電圧の最小値Vlと出力トランジスタのアーリー効果に伴う発光、非発光の制御不能を防止し、低閾値電流の発光素子(半導体レーザダイオード)を所望の電流値で駆動することができる発光素子駆動回路を提供することである。
本発明の発光素子駆動回路は、制御電圧を発生する制御電圧発生部と、前記制御電圧に応じて定電流を出力する定電流出力部と、前記定電流をスイッチングすることにより発光素子の発光/非発光を制御するスイッチング部とを有し、前記定電流出力部は、非反転入力端子に前記制御電圧が入力された演算増幅器と、前記演算増幅器の出力電圧を電流に変換し前記スイッチング部に定電流を供給する電圧電流変換回路と、前記定電流を電圧に変換し前記演算増幅器の反転入力端子に出力する電流電圧変換回路とを有し、前記演算増幅器は、非反転入力端子に対して、反転入力端子に負の入力オフセット電圧が設定されていることを特徴とする。
制御電圧の最小値と出力トランジスタのアーリー効果に伴う発光/非発光の制御不能を防止することができ、低閾値電流の発光素子を所望の電流値で駆動することができる。
以下、本発明の実施形態を用いて動作を詳細に説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態による発光素子駆動回路の構成例を示す図である。図1において、1は制御電圧発生部、2は定電流出力部、3はスイッチング部、4は半導体レーザダイオードである。制御電圧発生部1は、制御電圧V1を発生し、定電流出力部2を制御する。定電流出力部2は、入力された制御電圧V1に応じて定電流Isを出力する。定電流Isは、スイッチング部3に入力される。スイッチング部3は、スイッチング制御信号S1に従って定電流Isをスイッチング(オン/オフ動作)することにより、レーザダイオード4の発光及び非発光を制御する。半導体レーザダイオード4は、発光素子であり、閾値電流以上の電流を流すとレーザ光を発光する。
(第1の実施形態)
図1は、本発明の第1の実施形態による発光素子駆動回路の構成例を示す図である。図1において、1は制御電圧発生部、2は定電流出力部、3はスイッチング部、4は半導体レーザダイオードである。制御電圧発生部1は、制御電圧V1を発生し、定電流出力部2を制御する。定電流出力部2は、入力された制御電圧V1に応じて定電流Isを出力する。定電流Isは、スイッチング部3に入力される。スイッチング部3は、スイッチング制御信号S1に従って定電流Isをスイッチング(オン/オフ動作)することにより、レーザダイオード4の発光及び非発光を制御する。半導体レーザダイオード4は、発光素子であり、閾値電流以上の電流を流すとレーザ光を発光する。
定電流出力部2は、反転入力端子が非反転入力端子に対して大きさが−Voffsetである負の入力オフセット電圧を持つ演算増幅器5と、抵抗R1と、NMOS(NチャネルMOS電界効果)トランジスタM1とから構成される。演算増幅器5は、非反転入力端子に制御電圧V1が入力され、反転入力端子にNMOSトランジスタM1のソース及び一端が接地された抵抗R1の他端が接続される。演算増幅器5の出力電圧V2はNMOSトランジスタM1のゲートに入力され、NMOSトランジスタM1のドレインから電流Isが出力される。前述したように、NMOSトランジスタM1のソース及び抵抗R1の接続点は演算増幅器5の反転入力端子に接続されているため、電流Isにより抵抗R1に発生した電圧V3は演算増幅器5に帰還される。従来の入力オフセット電圧が十分小さく設計された演算増幅器では定常状態においてV3≒V1となる。演算増幅器5は反転入力端子が非反転入力端子に対し大きさが−Voffsetである負の入力オフセット電圧を持つため、通常の定常状態においてV3=V1−Voffsetとなる。従って、定電流出力部2は、制御電圧V1がVoffset以上のとき定電流Isを出力し、Voffsetより小さいとき定電流は0となる。Voffsetを制御電圧V1の最小出力値より大きく設定することにより、低閾値電流の半導体レーザダイオードを所望の電流値で駆動することができる。
図2は、本実施形態の演算増幅器5の構成例を示す回路図である。図2において、図1と同じ符号は同じ素子を示しており、6及び7は電流源、M2及びM3はPMOS(PチャネルMOS電界効果)トランジスタ、M4、M5及びM6はNMOSトランジスタである。
回路の構成について説明する。PMOSトランジスタM2のゲートには制御電圧V1が入力される。PMOSトランジスタM2は、ソースをPMOSトランジスタM3のソース及び一端を電源VDDに接続した電流源6の他端に接続し、ドレインをNMOSトランジスタM4のドレインとNMOSトランジスタM6のゲートに接続する。PMOSトランジスタM3は、ドレインをNMOSトランジスタM5のドレインとゲート及びNMOSトランジスタM4のゲートに接続し、ゲートをNMOSトランジスタM1のソース及び一端を接地した抵抗R1の他端に接続する。NMOSトランジスタM4及びNMOSトランジスタM5は、カレントミラーを構成している。NMOSトランジスタM6のドレインには一端を電源VDDに接続した電流源7の他端とNMOSトランジスタM1のゲートが接続される。NMOSトランジスタM6のドレインと電流源7の接続点にはさらにNMOSトランジスタM1のゲートを接続し、NMOSトランジスタM1のドレインはスイッチング部3へ接続し、スイッチング部3より電流Isを引出している。
この回路において、PMOSトランジスタM2のゲート長とゲート幅のサイズ比(以下、W/Lサイズと記載する)をPMOSトランジスタM3のW/Lサイズより大きく設定する。
次に、回路動作を説明する。図3は、本実施形態における出力電流Is対制御電圧V1の特性概略図である。横軸が制御電圧V1、縦軸が出力電流Isである。B1は本実施形態の特性を示し、B2は従来の特性を示す。本実施形態の特性B1は、従来の特性B2を制御電圧V1の大きい方向へシフトした特性を示す。
図3のA2の範囲の制御電圧V1が与えられているとき、図2の回路はPMOSトランジスタM2とPMOSトランジスタM3の相互コンダクタンスが等しく、I1=I2の状態で安定する。PMOSトランジスタM2のW/LサイズはPMOSトランジスタM3のW/Lサイズより大きいため、電圧V3は、V3=V1−Voffsetとなる。
図3のA1の範囲の制御電圧V1が与えられているときは、V3が0Vであっても、I1>I2となり、V2=0Vで安定する。このとき出力電流Isはゼロとなる。
以上のように、演算増幅器5では、PMOSトランジスタM2のW/LサイズをPMOSトランジスタM3のW/Lサイズより大きくすることにより、定電流を出力する範囲を制御電圧の大きい方向へVoffsetシフトしている。
入力オフセット電圧Voffsetを制御電圧V1の最小出力電圧以上になるように設定することで、半導体レーザダイオード4を低電流領域から高電流領域まで広い電流ダイナミックレンジで駆動することを可能とする。同時に3V程度の低い電源電圧での動作を可能とする。
(第2の実施形態)
図4は、本発明の第2の実施形態による演算増幅器5の構成例を示す回路図である。図4において、図2と同じ符号は同じ素子を示している。以下、本実施形態が第1の実施形態と異なる点を説明する。
図4は、本発明の第2の実施形態による演算増幅器5の構成例を示す回路図である。図4において、図2と同じ符号は同じ素子を示している。以下、本実施形態が第1の実施形態と異なる点を説明する。
図4の演算増幅器の回路構成は図2に示す演算増幅器と同様であるが、PMOSトランジスタM2とPMOSトランジスタM3のW/Lサイズを等しく、NMOSトランジスタM4のW/LサイズをNMOSトランジスタM5のW/Lサイズより小さく設定している。
図4の演算増幅器における出力電流Is対制御電圧V1の特性は、図3と同様の特性を示す。図3のA2の範囲の制御電圧V1が与えられているとき、図4の回路はPMOSトランジスタM2とNMOSトランジスタM4のドレイン電流の絶対値が等しいとき、すなわちI1=I3の状態で安定する。
I1=I3となる条件は、NMOSトランジスタM4とNMOSトランジスタM5のW/Lサイズ比を1/mとすると、I2=m×I1となるときである。I2=m×I1となるとき、PMOSトランジスタM2の相互コンダクタンスはPMOSトランジスタM3の相互コンダクタンスより大きい。PMOSトランジスタM2とPMOSトランジスタM3のW/Lサイズは等しく設定されていることから、常に電圧V3は制御電圧V1より小さくなる。すなわち、V3=V1−Voffsetとなる。
図3のA1の範囲の制御電圧V1が与えられているときは、V3が0Vであっても、I1>I3となり、V2=0Vで安定する。このとき出力電流Isはゼロとなる。
以上のように、本実施形態では、NMOSトランジスタM4のW/LサイズをNMOSトランジスタM5のW/Lサイズより小さくすることにより、定電流を出力する範囲を制御電圧の大きい方向へ電圧Voffsetシフトしている。
入力オフセット電圧Voffsetを制御電圧V1の最小出力電圧以上になるように設定することで、半導体レーザダイオード4を低電流領域から高電流領域まで広い電流ダイナミックレンジで駆動することを可能とする。同時に3V程度の低い電源電圧での動作を可能とする。
また、以上にあげた第1の実施形態及び第2の実施形態は、PMOSトランジスタをNMOSトランジスタに、NMOSトランジスタをPMOSトランジスタに置き換えても同様の効果を得ることができる。
以上詳細に説明したように、第1及び第2の実施形態の発光素子駆動回路において、制御電圧V1から定電流Isを発生する定電流出力部2の演算増幅器5を、反転入力端子が非反転入力端子に対して負の入力オフセット電圧を持つように設定する。これにより、電流駆動電流特性を、従来より制御電圧V1が高い方向にシフトし、閾値電流の低い半導体レーザダイオード4の発光、非発光制御を可能にする。かつ、CMOSプロセスの利点である3V単一電源での動作を可能にし、3V程度の低い電源電圧を用いることができる。
発光素子駆動回路は、制御電圧V1を発生する制御電圧発生部1と、制御電圧V1に応じて定電流Isを出力する定電流出力部2と、定電流Isをスイッチングするスイッチング部3とを有する。定電流出力部2は、演算増幅器5と、演算増幅器5の出力電圧V2を電流Isに変換しスイッチング部3に定電流Isを供給する電圧電流変換回路M1と、定電流Isを電圧V3に変換し演算増幅器5の反転入力端子に出力する電流電圧変換回路R1を有する。演算増幅器5の非反転入力端子には、制御電圧発生部1により発生される制御電圧V1が入力される。発光素子駆動回路は、定電流Isのスイッチングに応じて半導体レーザダイオード4の発光、非発光を制御する。
演算増幅器5の非反転入力端子に対して、反転入力端子に負の入力オフセット電圧を設定し、定電流出力部2の出力電流特性が、非反転入力端子電圧がある閾値電圧未満であるときは電流出力せず、閾値電圧以上になったときに電流出力する。
定電流出力2は、制御電圧V1が0Vから設定した閾値電圧までは電流を出力せず、閾値電圧以上の電圧では一定の電圧電流変換ゲインで電流出力する。これにより、より高い制御電圧V1で微小なレーザ発光電流を制御することを可能にする。
発光素子駆動回路は、制御電圧V1を発生する制御電圧発生部1と、前記制御電圧V1に応じて定電流Isを出力する定電流出力部2と、前記定電流Isをスイッチングすることにより発光素子4の発光/非発光を制御するスイッチング部3とを有する。発光素子4は、半導体レーザダイオード等である。
前記定電流出力部2は、非反転入力端子に前記制御電圧V1が入力された演算増幅器5と、電圧電流変換回路(トランジスタ)M1と、電流電圧変換回路(抵抗)R1とを有する。電圧電流変換回路(トランジスタ)M1は、前記演算増幅器5の出力電圧V2を電流Isに変換し前記スイッチング部3に定電流Isを供給する。電流電圧変換回路(抵抗)R1は、前記定電流Isを電圧V3に変換し前記演算増幅器5の反転入力端子に出力する。前記演算増幅器5は、非反転入力端子に対して、反転入力端子に負の入力オフセット電圧-Voffsetが設定されている。
図3に示すように、前記定電流出力部2は、前記演算増幅器5の非反転入力端子の電圧が閾値電圧未満であるときに電流を出力せず、前記演算増幅器5の非反転入力端子の電圧が閾値電圧以上であるときに電流を出力する。前記閾値電圧は、前記制御電圧発生部1が出力可能な最小電圧以上である。
図2に示すように、前記演算増幅器5は、差動増幅器の差動段となる第1のMOSトランジスタM3及び第2のMOSトランジスタM2を有する。前記第1のMOSトランジスタM3及び前記第2のMOSトランジスタM2のゲート長、ゲート幅、又はゲート長及びゲート幅双方のサイズが異なる。
また、図4に示すように、前記演算増幅器5は、差動増幅器の差動段となる第1のMOSトランジスタM3及び第2のMOSトランジスタM2と、カレントミラーを形成する第3のMOSトランジスタM5及び第4のMOSトランジスタM4とを有する。前記第1のMOSトランジスタM3のドレインには前記第3のMOSトランジスタM5のドレイン及びゲートと前記第4のMOSトランジスタM4のゲートが接続される。前記第2のMOSトランジスタM2のドレインには前記第4のMOSトランジスタM4のドレインが接続される。前記第3のMOSトランジスタM5及び前記第4のMOSトランジスタM4のゲート長、ゲート幅、又はゲート長及びゲート幅双方のサイズが異なる。
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
1 制御電圧発生部
2 定電流出力部
3 スイッチング部
4 半導体レーザダイオード
5 演算増幅器
6、7 電流源
M1、M4、M5、M6 NMOSトランジスタ
M2、M3 PMOSトランジスタ
R1 抵抗
2 定電流出力部
3 スイッチング部
4 半導体レーザダイオード
5 演算増幅器
6、7 電流源
M1、M4、M5、M6 NMOSトランジスタ
M2、M3 PMOSトランジスタ
R1 抵抗
Claims (5)
- 制御電圧を発生する制御電圧発生部と、
前記制御電圧に応じて定電流を出力する定電流出力部と、
前記定電流をスイッチングすることにより発光素子の発光/非発光を制御するスイッチング部とを有し、
前記定電流出力部は、
非反転入力端子に前記制御電圧が入力された演算増幅器と、
前記演算増幅器の出力電圧を電流に変換し前記スイッチング部に定電流を供給する電圧電流変換回路と、
前記定電流を電圧に変換し前記演算増幅器の反転入力端子に出力する電流電圧変換回路とを有し、
前記演算増幅器は、非反転入力端子に対して、反転入力端子に負の入力オフセット電圧が設定されていることを特徴とする発光素子駆動回路。 - 前記定電流出力部は、前記演算増幅器の非反転入力端子の電圧が閾値電圧未満であるときに電流を出力せず、前記演算増幅器の非反転入力端子の電圧が閾値電圧以上であるときに電流を出力することを特徴とする請求項1記載の発光素子駆動回路。
- 前記閾値電圧は、前記制御電圧発生部が出力可能な最小電圧以上であることを特徴とする請求項2記載の発光素子駆動回路。
- 前記演算増幅器は、差動増幅器の差動段となる第1のMOSトランジスタ及び第2のMOSトランジスタを有し、
前記第1のMOSトランジスタ及び前記第2のMOSトランジスタのゲート長、ゲート幅、又はゲート長及びゲート幅双方のサイズが異なることを特徴とする請求項1〜3のいずれか1項に記載の発光素子駆動回路。 - 前記演算増幅器は、差動増幅器の差動段となる第1のMOSトランジスタ及び第2のMOSトランジスタと、カレントミラーを形成する第3のMOSトランジスタ及び第4のMOSトランジスタとを有し、
前記第1のMOSトランジスタのドレインには前記第3のMOSトランジスタのドレイン及びゲートと前記第4のMOSトランジスタのゲートが接続され、
前記第2のMOSトランジスタのドレインには前記第4のMOSトランジスタのドレインが接続され、
前記第3のMOSトランジスタ及び前記第4のMOSトランジスタのゲート長、ゲート幅、又はゲート長及びゲート幅双方のサイズが異なることを特徴とする請求項1〜3のいずれか1項に記載の発光素子駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008016654A JP2009177086A (ja) | 2008-01-28 | 2008-01-28 | 発光素子駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008016654A JP2009177086A (ja) | 2008-01-28 | 2008-01-28 | 発光素子駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009177086A true JP2009177086A (ja) | 2009-08-06 |
Family
ID=41031850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008016654A Pending JP2009177086A (ja) | 2008-01-28 | 2008-01-28 | 発光素子駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009177086A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108847572A (zh) * | 2018-05-28 | 2018-11-20 | 深圳瑞波光电子有限公司 | 一种半导体激光器的供电装置及恒流源 |
CN112531458A (zh) * | 2021-02-09 | 2021-03-19 | 湖北鑫英泰系统技术股份有限公司 | 用于分布式光纤测温系统的激光器驱动电路 |
-
2008
- 2008-01-28 JP JP2008016654A patent/JP2009177086A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108847572A (zh) * | 2018-05-28 | 2018-11-20 | 深圳瑞波光电子有限公司 | 一种半导体激光器的供电装置及恒流源 |
CN112531458A (zh) * | 2021-02-09 | 2021-03-19 | 湖北鑫英泰系统技术股份有限公司 | 用于分布式光纤测温系统的激光器驱动电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5353548B2 (ja) | バンドギャップレファレンス回路 | |
JP2007524944A (ja) | Cmos定電圧発生器 | |
JP2008104063A (ja) | バッファ回路 | |
JP2007049233A (ja) | 定電流回路 | |
JP5326648B2 (ja) | 基準信号発生回路 | |
JP2019135610A (ja) | 過電流制限回路、過電流制限方法及び電源回路 | |
US20070210856A1 (en) | Band gap constant-voltage circuit | |
JP2004328640A (ja) | バイアス電流生成回路、レーザダイオード駆動回路及び光通信用送信器 | |
JP2006351945A (ja) | 半導体レーザ駆動回路 | |
JP2009258787A (ja) | 電源回路 | |
JP2007288392A (ja) | リミッタ回路 | |
JP2009177086A (ja) | 発光素子駆動回路 | |
US7902906B2 (en) | Driving circuit of driving light-emitting device | |
JP2012094124A (ja) | 基準電流生成回路、基準電圧生成回路、及び温度検出回路 | |
US20210313942A1 (en) | Push-pull output driver and operational amplifier using same | |
JP5849585B2 (ja) | 過電流検出回路 | |
TWI528369B (zh) | 參考供應電壓產生裝置 | |
JP2005130020A (ja) | アナログレベルシフタ | |
JP2008004701A (ja) | 発光装置及び発光素子駆動方法 | |
JP4658838B2 (ja) | 基準電位発生回路 | |
JP5008534B2 (ja) | 発光素子駆動回路 | |
JP2006313438A (ja) | 基準電圧生成回路 | |
JP6306413B2 (ja) | レギュレータ回路 | |
JP2010039844A (ja) | 定電流源回路 | |
KR100783368B1 (ko) | 스타트업모듈 |