JP2012094124A - 基準電流生成回路、基準電圧生成回路、及び温度検出回路 - Google Patents

基準電流生成回路、基準電圧生成回路、及び温度検出回路 Download PDF

Info

Publication number
JP2012094124A
JP2012094124A JP2011206128A JP2011206128A JP2012094124A JP 2012094124 A JP2012094124 A JP 2012094124A JP 2011206128 A JP2011206128 A JP 2011206128A JP 2011206128 A JP2011206128 A JP 2011206128A JP 2012094124 A JP2012094124 A JP 2012094124A
Authority
JP
Japan
Prior art keywords
current
channel transistor
voltage
circuit
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011206128A
Other languages
English (en)
Other versions
JP5889586B2 (ja
Inventor
Kazunori Watanabe
一徳 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011206128A priority Critical patent/JP5889586B2/ja
Publication of JP2012094124A publication Critical patent/JP2012094124A/ja
Application granted granted Critical
Publication of JP5889586B2 publication Critical patent/JP5889586B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

【課題】低電源電圧動作によって電流ミラー精度の高いカスコード型のカレントミラー回路を有する基準電流生成回路を提供すること。
【解決手段】基準電流生成回路は、基準電流Ｉｒｅｆを出力するカスコード型のカレントミラー回路１と、カレントミラー回路１が出力するミラー電流Ｉ１を電圧Ｖ１に変換する電流電圧変換回路２と、カレントミラー回路１が出力するミラー電流Ｉ２を電圧Ｖ２に変換する電流電圧変換回路３と、第１の入力端子に電圧Ｖ１が入力され、第２の入力端子に電圧Ｖ２が入力される差動増幅器４と、差動増幅器４が出力する電圧Ｖ３を電流Ｉ３、Ｉ４に変換して出力する電圧電流変換回路５と、電流Ｉ３を電圧Ｖ４に変換して出力する電流電圧変換回路６と、を有する。なお、電流電圧変換回路６が出力する電圧Ｖ４は、カスコード型のカレントミラー回路が有するカスコード接続を構成するトランジスタのゲートに入力される電圧である。
【選択図】図１

Description

本発明は、基準電流生成回路及びそれを用いた基準電圧生成回路及び温度検出回路に関する。特に、ＭＯＳトランジスタを用いて構成される基準電流生成回路及びそれを用いた基準電圧生成回路及び温度検出回路に関する。
各種の半導体装置は、動作に際して基準電圧が必要とされる。このような基準電圧を生成する回路として、バンドギャップリファレンス回路が知られている。バンドギャップリファレンス回路は、シリコンのバンドギャップ（約１．２５Ｖ）と同程度又はそれ以上の電圧を温度に依存せず供給することが可能な回路である。ただし、当該バンドギャップリファレンス回路においては、当該バンドギャップ未満の電圧を基準電圧として供給することができなかった。
これに対し、当該バンドギャップ未満の低電源電圧で当該バンドギャップ未満の基準電圧を生成することが可能な基準電圧生成回路（基準電圧発生回路）が特許文献１に開示されている。特許文献１で開示される基準電圧発生回路は、温度依存性が小さい基準電流を生成し、当該基準電流を抵抗のみからなる電流電圧変換回路で電圧に変換することで基準電圧を生成している。
特開平１１−４５１２５号公報
特許文献１で開示される基準電圧発生回路は、ダイオード（ダイオード接続されたトランジスタ）と抵抗素子からなる２つの電流電圧変換回路と、差動増幅器と、カレントミラー回路と、抵抗素子からなる出力回路とを有する。差動増幅器は、当該２つの電流電圧変換回路が生成する２つの電圧が等しくなるように制御するためのものであり、その出力端子がカレントミラー回路を構成するＰチャネル型トランジスタのゲートに電気的に接続されていることから、互いに等しい電流がカレントミラー回路に供給される。このようにして、負の温度係数を持つダイオードの順方向電圧によって得られる電流と、正の温度係数を持つ２つのダイオードの電圧差によって得られる電流を加算することで、温度係数の小さい基準電流を生成している。当該基準電流は、カレントミラー回路を用いて出力回路に出力され、当該出力回路において基準電圧に変換することで基準電圧を生成している。なお、当該カレントミラー回路は、ゲートに差動増幅器の出力信号が入力される複数のＰチャネル型トランジスタを用いて構成されている。
ところで、集積回路におけるプロセスルールの微細化に伴い、当該集積回路を構成するトランジスタのチャネル長変調効果が顕在化してきている。これは、上述した基準電圧生成回路が有するカレントミラー回路の電流ミラー精度の低下に直結する。すなわち、カレントミラー回路を構成する複数のＰチャネル型トランジスタのドレインの接続先がそれぞれ異なるため、各Ｐチャネル型トランジスタのソース−ドレイン間電圧（ＶＤＳ）が異なることになる。したがって、当該各Ｐチャネル型トランジスタのソースとドレインの間に等しい電流が生じず、各Ｐチャネル型トランジスタにおける電流値がばらつくことになる。また、複数のＰチャネル型トランジスタのソースに入力される電源電圧の変動に対して、各Ｐチャネル型トランジスタにおける電流が変動する（電源電圧変動除去比（Ｐｏｗｅｒ Ｓｕｐｐｌｙ Ｒｅｊｅｃｔｉｏｎ Ｒａｔｉｏ）の低下）といった問題がある。
当該問題は、当該カレントミラー回路としてカスコード型のカレントミラー回路を適用することによって解決することが可能である。ここで、代表的なカスコード型のカレントミラー回路を図７（Ａ）に示す。図７（Ａ）に示すカレントミラー回路においてはＰチャネル型トランジスタＭ１、Ｍ２を飽和領域で動作させるために、（ＶｔｈＭ１＋ＶｏｖＭ１＋ＶｔｈＭ２＋ＶｏｖＭ２）以上の電圧が必要とされる。なお、ＶｔｈＭ１はＰチャネル型トランジスタＭ１のしきい値電圧であり、ＶｏｖＭ１はＰチャネル型トランジスタＭ１のオーバードライブ電圧であり、ＶｔｈＭ２はＰチャネル型トランジスタＭ２のしきい値電圧であり、ＶｏｖＭ２はＰチャネル型トランジスタＭ２のオーバードライブ電圧である。一般的な値としては、ＶｔｈＭ１及びＶｔｈＭ２は０．６Ｖ程度、ＶｏｖＭ１及びＶｏｖＭ２は０．２Ｖ程度であり、当該カレントミラー回路の動作には、１．６Ｖ程度以上の電圧が必要とされる。したがって、上述した基準電圧生成回路において図７（Ａ）に示すカレントミラー回路を適用した場合、１．２５Ｖ未満の低電源電圧動作を行うことが不可能である。
また、図７（Ａ）に示したカレントミラー回路よりも低電源電圧動作を行うことができるカスコード型のカレントミラー回路が知られている。当該カレントミラー回路を図７（Ｂ）に示す。図７（Ｂ）に示すカレントミラー回路においてはＰチャネル型トランジスタＭ３、Ｍ４を飽和領域で動作させるために、（ＶｔｈＭ３＋ＶｏｖＭ３）以上の電圧が必要とされ、且つＶｂ≧（ＶｏｖＭ３＋ＶｔｈＭ４＋ＶｏｖＭ４）、及びＶｔｈＭ３≧ＶｏｖＭ４を満たすことが必要とされる。なお、ＶｔｈＭ３はＰチャネル型トランジスタＭ３のしきい値電圧であり、ＶｏｖＭ３はＰチャネル型トランジスタＭ３のオーバードライブ電圧であり、ＶｔｈＭ４はＰチャネル型トランジスタＭ４のしきい値電圧であり、ＶｏｖＭ４はＰチャネル型トランジスタＭ４のオーバードライブ電圧であり、Ｖｂは外部から入力される電圧である。一般的な値としては、ＶｔｈＭ３及びＶｔｈＭ４は０．６Ｖ程度、ＶｏｖＭ３及びＶｏｖＭ４は０．２Ｖ程度であり、当該カレントミラー回路の動作には、０．８Ｖ程度以上の電圧が印加され且つＶｂが１．０Ｖ以上の電圧であることが必要とされる。したがって、上述した基準電圧生成回路において図７（Ｂ）に示すカレントミラー回路を適用した場合、１．２５Ｖ未満の低電源電圧動作、電流ミラー精度の向上、及び電源電圧変動除去比の低下の抑制を図ることが可能である。
しかしながら、上述した基準電圧生成回路において図７（Ｂ）に示したカスコード型のカレントミラー回路を適用する場合、カスコード型のカレントミラー回路を構成する全てのトランジスタを飽和領域で動作させる必要があり、いかにして上述した条件を満たすＶｂを生成するかが問題となる。
上述した問題に鑑み、本発明の一態様は、電流ミラー精度の高いカスコード型のカレントミラー回路を有する基準電流生成回路を低電源電圧動作によって提供することを目的の一とする。また、本発明の一態様は、当該基準電流生成回路を用いた基準電圧発生回路又は温度検出回路を提供することを目的の一とする。
本発明の一態様は、カスコード型のカレントミラー回路と、前記カレントミラー回路が第１のノードに出力する第１のミラー電流を第１の電圧に変換する第１の電流電圧変換回路と、前記カレントミラー回路が第２のノードに出力する第２のミラー電流を第２の電圧に変換する第２の電流電圧変換回路と、第１の入力端子に前記第１の電圧が入力され、第２の入力端子に前記第２の電圧が入力される差動増幅器と、前記差動増幅器が出力する第３の電圧を第３の電流に変換し第３のノードに出力し、且つ前記第３の電圧を第４の電流に変換し第４のノードに出力する電圧電流変換回路と、前記第３の電流を第４の電圧に変換し前記第３のノードに出力する第３の電流電圧変換回路と、を有し、前記第３の電流電圧変換回路は、第１のＰチャネル型トランジスタを有し、前記カレントミラー回路は、第２のＰチャネル型トランジスタ乃至第９のＰチャネル型トランジスタを有し、前記第１のＰチャネル型トランジスタ乃至前記第５のＰチャネル型トランジスタのゲート及び前記第１のＰチャネル型トランジスタのドレインは、前記第３のノードに電気的に接続され、前記第２のＰチャネル型トランジスタのドレイン及び前記第６のＰチャネル型トランジスタ乃至前記第９のＰチャネル型トランジスタのゲートは、前記第４のノードに電気的に接続され、前記第３のＰチャネル型トランジスタのドレインは、前記第１のノードに電気的に接続され、前記第４のＰチャネル型トランジスタのドレインは、前記第２のノードに電気的に接続され、前記第６のＰチャネル型トランジスタのドレインは、前記第２のＰチャネル型トランジスタのソースに電気的に接続され、前記第７のＰチャネル型トランジスタのドレインは、前記第３のＰチャネル型トランジスタのソースに電気的に接続され、前記第８のＰチャネル型トランジスタのドレインは、前記第４のＰチャネル型トランジスタのソースに電気的に接続され、前記第９のＰチャネル型トランジスタのドレインは、前記第５のＰチャネル型トランジスタのソースに電気的に接続され、前記第１のＰチャネル型トランジスタ及び前記第６のＰチャネル型トランジスタ乃至前記第９のＰチャネル型トランジスタのソースは、高電源電位線に電気的に接続され、前記第５のＰチャネル型トランジスタのドレインから基準電流を出力する基準電流生成回路である。
また、上述した基準電流生成回路と、前記基準電流を基準電圧に変換する第４の電流電圧変換回路と、を有する基準電圧生成回路も本発明の一態様である。
また、上述した基準電流生成回路と、前記基準電流を用いて温度を算出する検出回路と、を有する温度検出回路も本発明の一態様である。
本発明の一態様に係る基準電流生成回路は、低電源電圧動作によって高精度の電流コピーが可能なカレントミラー回路を有する。そのため、精度が高く且つ低電源電圧動作が可能な基準電流生成回路とすることが可能である。また、本発明の一態様に係る基準電圧生成回路又は温度検出回路は、当該基準電流生成回路を用いて基準電圧を生成する。そのため、精度が高く且つ低電源電圧動作が可能な基準電圧生成回路又は温度検出回路とすることが可能である。
（Ａ）、（Ｂ）基準電流生成回路の構成例を示す回路図。 （Ａ）、（Ｂ）基準電流生成回路の変形例を示す回路図。 （Ａ）基準電圧生成回路の構成例を示す回路図、（Ｂ）、（Ｃ）電流電圧変換回路の構成例を示す回路図。 基準電圧生成回路の変形例を示す回路図。 温度検出回路の構成例を示す回路図。 （Ａ）〜（Ｄ）電流電圧変換回路の構成例を示す回路図、（Ｅ）差動増幅器の構成例を示す図、（Ｆ）オペアンプの構成例を示す回路図、（Ｇ）電圧電流変換回路の構成例を示す回路図。 （Ａ）、（Ｂ）カスコード接続を説明するための図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
＜基準電流生成回路の構成例＞
図１（Ａ）は、本発明の一態様に係る基準電流生成回路の構成例を示す図である。図１（Ａ）に示す基準電流生成回路は、基準電流Ｉｒｅｆを出力するカスコード型のカレントミラー回路１と、カレントミラー回路１が出力するミラー電流Ｉ１を電圧Ｖ１に変換する電流電圧変換回路２と、カレントミラー回路１が出力するミラー電流Ｉ２を電圧Ｖ２に変換する電流電圧変換回路３と、第１の入力端子に電圧Ｖ１が入力され、第２の入力端子に電圧Ｖ２が入力される差動増幅器４と、差動増幅器４が出力する電圧Ｖ３を電流Ｉ３、Ｉ４に変換して出力する電圧電流変換回路５と、電流Ｉ３を電圧Ｖ４に変換して出力する電流電圧変換回路６と、を有する。なお、電流電圧変換回路６が出力する電圧Ｖ４は、カスコード型のカレントミラー回路が有するカスコード接続を構成するトランジスタのゲートに入力される電圧である（図７（Ｂ）に示した電圧Ｖｂに相当する）。
図１（Ａ）に示す基準電流生成回路が有するカスコード型のカレントミラー回路１及び電流電圧変換回路６の構成例を図１（Ｂ）に示す。図１（Ｂ）に示す電流電圧変換回路６は、Ｐチャネル型トランジスタ６０を有し、カスコード型のカレントミラー回路１は、Ｐチャネル型トランジスタ１０〜１７を有する。
なお、Ｐチャネル型トランジスタ６０、１０〜１３のゲート及びＰチャネル型トランジスタ６０のドレインは、電圧電流変換回路５が電流Ｉ３を出力するノードＡに電気的に接続される。
また、Ｐチャネル型トランジスタ１０のドレイン及びＰチャネル型トランジスタ１４〜１７のゲートは、電圧電流変換回路５が電流Ｉ４を出力するノードＢに電気的に接続される。
また、Ｐチャネル型トランジスタ１４のドレインは、Ｐチャネル型トランジスタ１０のソースに電気的に接続される。
また、Ｐチャネル型トランジスタ１５のドレインは、Ｐチャネル型トランジスタ１１のソースに電気的に接続される。
また、Ｐチャネル型トランジスタ１６のドレインは、Ｐチャネル型トランジスタ１２のソースに電気的に接続される。
また、Ｐチャネル型トランジスタ１７のドレインは、Ｐチャネル型トランジスタ１３のソースに電気的に接続される。
また、Ｐチャネル型トランジスタ６０、１４〜１７のソースは、高電源電位（ＶＤＤ）を供給する配線（高電源電位線ともいう）に電気的に接続される。
また、Ｐチャネル型トランジスタ１１のドレインはミラー電流Ｉ１を出力する端子として、Ｐチャネル型トランジスタ１２のドレインはミラー電流Ｉ２を出力する端子として、Ｐチャネル型トランジスタ１３のドレインは基準電流Ｉｒｅｆを出力する端子として機能する。
具体的には、電流電圧変換回路２、３において、温度に対して正の係数を持つ電流と、負の係数を持つ電流とを加算することで、温度係数の小さい電流Ｉ１及び電流Ｉ２を生成することができる。そして、当該電流をカスコード型のカレントミラー回路によってＰチャネル型トランジスタ１３のドレインから基準電流Ｉｒｅｆとして出力する。
ここで、図１（Ｂ）に示す基準電流生成回路においては、Ｐチャネル型トランジスタ１０〜１７が飽和領域で動作されるようにノードＡの電圧が制御されることが必要とされる。例えば、Ｐチャネル型トランジスタ６０、１０〜１７のしきい値電圧は全てＶｔｈであり、且つＰチャネル型トランジスタ１０〜１７の（Ｗ／Ｌ）値が等しいことを前提とすると、以下のように設計すればよい。
まず、Ｐチャネル型トランジスタ１０〜１７が飽和領域で動作するためには、数式（１）を満たすことが必要とされる。
Figure 2012094124
なお、ＶＡはノードＡの電圧であり、Ｖｏｖ１０はＰチャネル型トランジスタ１０のオーバードライブ電圧であり、Ｖｏｖ１４はＰチャネル型トランジスタ１４のオーバードライブ電圧である。
また、ノードＡの電圧は、数式（２）で表される。
Figure 2012094124
数式（１）、（２）から、Ｐチャネル型トランジスタ１０、１４を飽和領域で動作させるためには、数式（３）を満たせばよいことになる。
Figure 2012094124
ここで、ドレイン電流（Ｉｄ）は、数式（４）で表される。
Figure 2012094124
そのため、オーバードライブ電圧（Ｖｏｖ）は、数式（５）で表される。
Figure 2012094124
数式（５）より、数式（３）は数式（６）に変換することが可能である。なお、数式（６）では、Ｐチャネル型トランジスタ１０、１４の（Ｗ／Ｌ）値が等しいことを前提としている。
Figure 2012094124
なお、Ｉｄ６０はＰチャネル型トランジスタ６０のドレイン電流であり、Ｗ６０はＰチャネル型トランジスタ６０のチャネル幅であり、Ｌ６０はＰチャネル型トランジスタ６０のチャネル長である。同様に、Ｉｄ１０はＰチャネル型トランジスタ１０のドレイン電流であり、Ｗ１０はＰチャネル型トランジスタ１０のチャネル幅であり、Ｌ１０はＰチャネル型トランジスタ１０のチャネル長である。
したがって、図１（Ｂ）に示す基準電流生成回路は、当該前提においては数式（６）を満たすように設計されることが必要とされる。具体的には、Ｐチャネル型トランジスタ６０のドレイン電流（Ｉｄ６０）をＰチャネル型トランジスタ１０のドレイン電流（Ｉｄ１０）の４倍以上とすること、又はＰチャネル型トランジスタ６０のサイズ（Ｗ６０／Ｌ６０）をＰチャネル型トランジスタ１０のサイズ（Ｗ１０／Ｌ１０）の１／４倍以下とすることで、図１（Ｂ）に示すノードＡの電圧をＰチャネル型トランジスタ１０、１４が飽和領域で動作するために必要な電圧以上とすることが可能となる。これにより、図１（Ｂ）に示す基準電流生成回路を精度が高く且つ低電源電圧動作が可能な基準電流生成回路とすることが可能である。
＜基準電流生成回路の変形例＞
図１（Ｂ）に示した基準電流生成回路は、本発明の一態様であり、図１（Ｂ）と異なる構成の基準電流生成回路も本発明には含まれる。
例えば、図１（Ｂ）においては、電流電圧変換回路６を１つのＰチャネル型トランジスタ６０によって構成する例について示したが、電流電圧変換回路６は図２（Ａ）に示すように２つのＰチャネル型トランジスタ６１、６２を用いて構成することが可能である。具体的には、図２（Ａ）に示すＰチャネル型トランジスタ６１、６２のゲート及びＰチャネル型トランジスタ６１のドレインは、電圧電流変換回路５が電流Ｉ３を出力するノードＡに電気的に接続される。また、Ｐチャネル型トランジスタ６２のドレインは、Ｐチャネル型トランジスタ６１のソースに電気的に接続される。また、Ｐチャネル型トランジスタ６２のソースは、高電源電位線に電気的に接続される。
図１（Ｂ）に示した基準電流生成回路と同様に図２（Ａ）に示す基準電流生成回路においては、Ｐチャネル型トランジスタ１０、１４を飽和領域で動作させるようにノードＡの電圧が制御されることが必要とされる。例えば、Ｐチャネル型トランジスタ６１、６２、１０〜１７のしきい値電圧は全てＶｔｈであり、且つＰチャネル型トランジスタ６１、１０〜１７の（Ｗ／Ｌ）値が等しいことを前提とすると、以下のように設計すればよい。
まず、Ｐチャネル型トランジスタ１０、１４が飽和領域で動作するためには、上記の数式（１）を満たすことが必要とされる。
また、ノードＡの電圧は、数式（７）で表される。
Figure 2012094124
数式（１）、（７）から、Ｐチャネル型トランジスタ１０、１４を飽和領域で動作させるためには、数式（８）を満たせばよいことになる。
Figure 2012094124
上記数式（５）より、数式（８）は数式（９）に変換することが可能である。なお、数式（９）では、Ｐチャネル型トランジスタ６１、１０、１４の（Ｗ／Ｌ）値が等しいことを前提としている。
Figure 2012094124
なお、Ｉｄ６２はＰチャネル型トランジスタ６２のドレイン電流であり、Ｗ６２はＰチャネル型トランジスタ６２のチャネル幅であり、Ｌ６２はＰチャネル型トランジスタ６２のチャネル長である。
したがって、図２（Ａ）に示す基準電流生成回路は、当該前提においては数式（９）を満たすように設計されることが必要とされる。具体的には、Ｐチャネル型トランジスタ６２のドレイン電流（Ｉｄ６２）をＰチャネル型トランジスタ１０のドレイン電流（Ｉｄ１０）よりも大きくすること、又はＰチャネル型トランジスタ６２のサイズ（Ｗ６２／Ｌ６２）をＰチャネル型トランジスタ１０のサイズ（Ｗ１０／Ｌ１０）よりも小さくすることで、図２（Ａ）に示すノードＡの電圧をＰチャネル型トランジスタ１０、１４が飽和領域で動作するために必要な電圧以上とすることが可能となる。また、図２（Ａ）に示す基準電流生成回路は、図１（Ｂ）に示した基準電流生成回路と比較して、ノードＡの電圧として必要とされる上記の条件を容易に満たすことができるため好ましい。これにより、図２（Ａ）に示す基準電流生成回路を精度が高く且つ低電源電圧動作が可能な基準電流生成回路とすることが可能である。
なお、図１（Ｂ）に示した基準電流生成回路は、図２（Ａ）に示した基準電流生成回路と比較すると、トランジスタ数を低減できる点が好ましい。
また、図１（Ｂ）においては、カスコード型のカレントミラー回路１が１つの基準電流Ｉｒｅｆを出力する構成について示したが、カスコード型のカレントミラー回路１が複数の基準電流を出力する構成とすることも可能である。例えば、図２（Ｂ）に示すように図１（Ｂ）に示すカスコード型のカレントミラー回路１に２つのＰチャネル型トランジスタ１８、１９を付加することで、Ｐチャネル型トランジスタ１３、１８のドレインから２つの基準電流Ｉｒｅｆ１、Ｉｒｅｆ２が出力される構成とすることが可能である。具体的には、図２（Ｂ）に示すＰチャネル型トランジスタ１８のゲートは、電圧電流変換回路５が電流Ｉ３を出力するノードＡに電気的に接続される。また、Ｐチャネル型トランジスタ１９のゲートは、電圧電流変換回路５が電流Ｉ４を出力するノードＢに電気的に接続される。また、Ｐチャネル型トランジスタ１９のドレインは、Ｐチャネル型トランジスタ１８のソースに電気的に接続される。また、Ｐチャネル型トランジスタ１９のソースは、高電源電位線に電気的に接続される。なお、図２（Ｂ）においては基準電流生成回路が２つの基準電流Ｉｒｅｆ１、Ｉｒｅｆ２を出力する構成について示したが、Ｐチャネル型トランジスタ１８、１９と同様に接続されるＰチャネル型トランジスタを付加することで当該基準電流生成回路から３以上の基準電流を出力させる構成とすることも可能である。
さらに、基準電流生成回路において異なる値を示す複数の基準電流を生成することも可能である。例えば、図２（Ｂ）に示すカスコード型のカレントミラー回路が有するＰチャネル型トランジスタ１８、１９の（Ｗ／Ｌ）をＰチャネル型トランジスタ１３、１７の（Ｗ／Ｌ）と異なる値とすることで、基準電流Ｉｒｅｆ１と基準電流Ｉｒｅｆ２を異なる値とすることが可能である。なお、当該基準電流生成回路から３以上の基準電流を出力させる構成とした場合には、当該３以上の基準電流のそれぞれを異なる値とすることも可能である。
なお、基準電流生成回路の変形例として述べた内容の複数を図１（Ａ）に示す基準電流生成回路に対して適用することも可能である。
＜基準電圧生成回路の構成例＞
図３（Ａ）は、本発明の一態様に係る基準電圧生成回路の構成例を示す図である。図３（Ａ）に示す基準電圧生成回路は、図１（Ａ）に示した基準電流生成回路に、基準電流Ｉｒｅｆを基準電圧Ｖｒｅｆに変換する電流電圧変換回路７を付加した回路である。なお、電流電圧変換回路７としては、図３（Ｂ）、（Ｃ）に示す回路を適用することが可能である。図３（Ｂ）に示す電流電圧変換回路７は、一端が基準電流Ｉｒｅｆが出力されるノードに電気的に接続され、他端が低電源電位（ＶＳＳ）を供給する配線（低電源電位線ともいう）に電気的に接続された抵抗素子７０を有する。また、図３（Ｃ）に示す電流電圧変換回路７は、一端が基準電流Ｉｒｅｆが出力されるノードに電気的に接続された抵抗素子７１と、アノードが抵抗素子７１の他端に電気的に接続され、カソードが低電源電位線に電気的に接続されたダイオード７２とを有する。
図３（Ａ）に示す基準電圧生成回路は、上述した基準電流生成回路を用いて基準電圧を生成する。そのため、精度が高く且つ低電源電圧動作が可能な基準電圧生成回路とすることが可能である。
また、本発明の一態様に係る基準電圧生成回路は、図２（Ｂ）を参照して説明したように基準電流を複数生成することが可能な基準電流生成回路を有する構成とすることもできる。このような場合の基準電圧生成回路の構成例を図４に示す。図４に示す基準電圧生成回路は、図２（Ｂ）に示した基準電流生成回路に、基準電流Ｉｒｅｆ１を基準電圧Ｖｒｅｆ１に変換する電流電圧変換回路８と、基準電流Ｉｒｅｆ２を基準電圧Ｖｒｅｆ２に変換する電流電圧変換回路９とを付加した回路である。なお、電流電圧変換回路８、９としては、図３（Ｂ）、（Ｃ）に示した回路を適用することが可能である。また、図４においては基準電圧生成回路が２つの基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２を出力する構成について示したが、３以上の基準電流を出力する基準電流生成回路を用いて、３以上の基準電圧を出力させる構成とすることも可能である。
図４に示す基準電圧生成回路は、図３（Ａ）に示した基準電圧生成回路が奏する効果に加えてそれぞれが異なる値を示す複数の基準電圧を生成することが可能である。例えば、図４に示す電流電圧変換回路８、９のそれぞれとして図３（Ｂ）に示す回路を適用し、且つそれぞれが有する抵抗素子７０の負荷を異ならせることで異なる値を示す複数の基準電圧を生成することが可能である。
＜温度検出回路の構成例＞
図５は、本発明の一態様に係る温度検出回路の構成例を示す図である。図５に示す温度検出回路は、図１（Ａ）に示した基準電流生成回路に検出回路１００を付加した回路である。図５に示した温度検出回路においては、当該検出回路１００において温度に依存した基準電流を用いて温度を検出することが可能である。すなわち、上述の基準電流生成回路においては、正の温度係数を持つ電流と、負の温度係数を持つ電流とを加算することで温度係数の小さい電流を得ていたが、これらの電流の加算条件を適宜変更することにより温度に依存する電流（いわゆる、ＰＴＡＴ（Ｐｒｏｐｏｒｔｉｏｎａｌ Ｔｏ Ａｂｓｏｌｕｔｅ Ｔｅｍｐｅｒａｔｕｒｅ）電流）を得ることも可能である。これにより、当該電流を利用することで温度を検出することが可能である。図５に示す基準電圧生成回路は、上述した基準電流生成回路を用いて基準電圧を生成する。そのため、精度が高く且つ低電源電圧動作が可能な温度検出回路とすることが可能である。
＜基準電流生成回路を構成する各種回路の具体例＞
本明細書で開示される基準電流生成回路が有する各種回路（図１〜図５に示す、電流電圧変換回路２、３、差動増幅器４、電圧電流変換回路５）の構成は特定の構成に限定されない。
例えば、電流電圧変換回路２としては、図６（Ａ）、（Ｂ）に示す回路を適用することが可能である。具体的には、図６（Ａ）に示す電流電圧変換回路２は、アノードが電流Ｉ１が出力されるノードに電気的に接続され、カソードが低電源電位線に電気的に接続されたダイオード２０と、一端が当該ノードに電気的に接続され、他端が低電源電位線に電気的に接続された抵抗素子２１とを有する。そして、当該ノードの電圧を電圧Ｖ１として出力する。また、図６（Ｂ）に示す電流電圧変換回路２は、アノードが電流Ｉ１が出力されるノードに電気的に接続され、カソードが低電源電位線に電気的に接続されたダイオード２２を有する。そして、当該ノードの電圧を電圧Ｖ１として出力する。
また、電流電圧変換回路３としては、図６（Ｃ）、（Ｄ）に示す回路を適用することが可能である。具体的には、図６（Ｃ）に示す電流電圧変換回路３は、一端が電流Ｉ２が出力されるノードに電気的に接続された抵抗素子３０と、一端が当該ノードに電気的に接続され、他端が低電源電位線に電気的に接続された抵抗素子３１と、アノードが抵抗素子３０の他端に電気的に接続され、カソードが低電源電位線に電気的に接続されたダイオード３２とを有する。そして、当該ノードの電圧を電圧Ｖ２として出力する。また、図６（Ｄ）に示す電流電圧変換回路３は、一端が電流Ｉ２が出力されるノードに電気的に接続された抵抗素子３３と、アノードが抵抗素子３３の他端に電気的に接続され、カソードが低電源電位線に電気的に接続されたダイオード３４とを有する。そして、当該ノードの電圧を電圧Ｖ２として出力する。なお、図６（Ｃ）に示したダイオード３２又は図６（Ｄ）に示したダイオード３４を並列に接続されたＮ個（Ｎは、２以上の自然数）のダイオードに置換することも可能である。
また、差動増幅器４としては、図６（Ｅ）に示すオペアンプ４０を適用することが可能である。この場合、オペアンプ４０の非反転入力端子には電圧Ｖ１が入力され、反転入力端子には電圧Ｖ２が入力される。具体的なオペアンプ４０の構成例を図６（Ｆ）に示す。図６（Ｆ）に示すオペアンプ４０は、ソースが高電源電位線に電気的に接続されたＰチャネル型トランジスタ４００と、ソースがＰチャネル型トランジスタ４００のドレインに電気的に接続されたＰチャネル型トランジスタ４０１及びＰチャネル型トランジスタ４０２と、ゲート及びドレインがＰチャネル型トランジスタ４０１のドレインに電気的に接続され、ソースが低電源電位線に電気的に接続されたＮチャネル型トランジスタ４０３と、ゲートがＰチャネル型トランジスタ４０１のドレインに電気的に接続され、ドレインがＰチャネル型トランジスタ４０２のドレインに電気的に接続され、ソースが低電源電位線に電気的に接続されたＮチャネル型トランジスタ４０４と、を有する。なお、Ｐチャネル型トランジスタ４００のゲートには電流を流すためのバイアス電圧（ＶＩｎ）が入力され、Ｐチャネル型トランジスタ４０１のゲートには電圧Ｖ１が入力され、Ｐチャネル型トランジスタ４０２のゲートには電圧Ｖ２が入力される。
また、電圧電流変換回路５としては、図６（Ｇ）に示す回路を適用することが可能である。具体的には、図６（Ｇ）に示す電圧電流変換回路５は、ゲートが電圧Ｖ３が出力されるノードに電気的に接続され、ソースが低電源電位線に電気的に接続されたＮチャネル型トランジスタ５０と、ゲートが当該ノードに電気的に接続され、ソースが低電源電位線に電気的に接続されたＮチャネル型トランジスタ５１とを有する。そして、図６（Ｇ）に示す電圧電流変換回路５は、Ｎチャネル型トランジスタ５０のドレインから電流Ｉ３を出力し、Ｎチャネル型トランジスタ５１のドレインから電流Ｉ４を出力する。
１ カスコード型のカレントミラー回路
２ 電流電圧変換回路
３ 電流電圧変換回路
４ 差動増幅器
５ 電圧電流変換回路
６ 電流電圧変換回路
７ 電流電圧変換回路
８ 電流電圧変換回路
９ 電流電圧変換回路
１０ Ｐチャネル型トランジスタ
１１ Ｐチャネル型トランジスタ
１２ Ｐチャネル型トランジスタ
１３ Ｐチャネル型トランジスタ
１４ Ｐチャネル型トランジスタ
１５ Ｐチャネル型トランジスタ
１６ Ｐチャネル型トランジスタ
１７ Ｐチャネル型トランジスタ
１８ Ｐチャネル型トランジスタ
１９ Ｐチャネル型トランジスタ
２０ ダイオード
２１ 抵抗素子
２２ ダイオード
３０ 抵抗素子
３１ 抵抗素子
３２ ダイオード
３３ 抵抗素子
３４ ダイオード
４０ オペアンプ
５０ Ｎチャネル型トランジスタ
５１ Ｎチャネル型トランジスタ
６０ Ｐチャネル型トランジスタ
６１ Ｐチャネル型トランジスタ
６２ Ｐチャネル型トランジスタ
７０ 抵抗素子
７１ 抵抗素子
７２ ダイオード
１００ 検出回路
４００ Ｐチャネル型トランジスタ
４０１ Ｐチャネル型トランジスタ
４０２ Ｐチャネル型トランジスタ
４０３ Ｎチャネル型トランジスタ
４０４ Ｎチャネル型トランジスタ

Claims (4)

  1. カスコード型のカレントミラー回路と、
    前記カレントミラー回路が第１のノードに出力する第１のミラー電流を第１の電圧に変換する第１の電流電圧変換回路と、
    前記カレントミラー回路が第２のノードに出力する第２のミラー電流を第２の電圧に変換する第２の電流電圧変換回路と、
    第１の入力端子に前記第１の電圧が入力され、第２の入力端子に前記第２の電圧が入力される差動増幅器と、
    前記差動増幅器が出力する第３の電圧を第３の電流に変換し第３のノードに出力し、且つ前記第３の電圧を第４の電流に変換し第４のノードを出力する電圧電流変換回路と、
    前記第３の電流を第４の電圧に変換し前記第３のノードに出力する第３の電流電圧変換回路と、を有し、
    前記第３の電流電圧変換回路は、第１のＰチャネル型トランジスタを有し、
    前記カレントミラー回路は、第２のＰチャネル型トランジスタ乃至第９のＰチャネル型トランジスタを有し、
    前記第１のＰチャネル型トランジスタ乃至前記第５のＰチャネル型トランジスタのゲート及び前記第１のＰチャネル型トランジスタのドレインは、前記第３のノードに電気的に接続され、
    前記第２のＰチャネル型トランジスタのドレイン及び前記第６のＰチャネル型トランジスタ乃至前記第９のＰチャネル型トランジスタのゲートは、前記第４のノードに電気的に接続され、
    前記第３のＰチャネル型トランジスタのドレインは、前記第１のノードに電気的に接続され、
    前記第４のＰチャネル型トランジスタのドレインは、前記第２のノードに電気的に接続され、
    前記第６のＰチャネル型トランジスタのドレインは、前記第２のＰチャネル型トランジスタのソースに電気的に接続され、
    前記第７のＰチャネル型トランジスタのドレインは、前記第３のＰチャネル型トランジスタのソースに電気的に接続され、
    前記第８のＰチャネル型トランジスタのドレインは、前記第４のＰチャネル型トランジスタのソースに電気的に接続され、
    前記第９のＰチャネル型トランジスタのドレインは、前記第５のＰチャネル型トランジスタのソースに電気的に接続され、
    前記第１のＰチャネル型トランジスタ及び前記第６のＰチャネル型トランジスタ乃至前記第９のＰチャネル型トランジスタのソースは、高電源電位線に電気的に接続され、
    前記第５のＰチャネル型トランジスタのドレインから基準電流を出力する基準電流生成回路。
  2. カスコード型のカレントミラー回路と、
    前記カレントミラー回路が第１のノードに出力する第１のミラー電流を第１の電圧に変換する第１の電流電圧変換回路と、
    前記カレントミラー回路が第２のノードに出力する第２のミラー電流を第２の電圧に変換する第２の電流電圧変換回路と、
    第１の入力端子に前記第１の電圧が入力され、第２の入力端子に前記第２の電圧が入力される差動増幅器と、
    前記差動増幅器が出力する第３の電圧を第３の電流に変換し第３のノードに出力し、且つ前記第３の電圧を第４の電流に変換し第４のノードを出力する電圧電流変換回路と、
    前記第３の電流を第４の電圧に変換し前記第３のノードに出力する第３の電流電圧変換回路と、を有し、
    前記第３の電流電圧変換回路は、第１のＰチャネル型トランジスタ及び第２のＰチャネル型トランジスタを有し、
    前記カレントミラー回路は、第３のＰチャネル型トランジスタ乃至第１０のＰチャネル型トランジスタを有し、
    前記第１のＰチャネル型トランジスタ乃至前記第６のＰチャネル型トランジスタのゲート及び前記第１のＰチャネル型トランジスタのドレインは、前記第３のノードに電気的に接続され、
    前記第２のＰチャネル型トランジスタのドレインは、前記第１のＰチャネル型トランジスタのソースに電気的に接続され、
    前記第３のＰチャネル型トランジスタのドレイン及び前記第７のＰチャネル型トランジスタ乃至前記第１０のＰチャネル型トランジスタのゲートは、前記第４のノードに電気的に接続され、
    前記第４のＰチャネル型トランジスタのドレインは、前記第１のノードに電気的に接続され、
    前記第５のＰチャネル型トランジスタのドレインは、前記第２のノードに電気的に接続され、
    前記第７のＰチャネル型トランジスタのドレインは、前記第３のＰチャネル型トランジスタのソースに電気的に接続され、
    前記第８のＰチャネル型トランジスタのドレインは、前記第４のＰチャネル型トランジスタのソースに電気的に接続され、
    前記第９のＰチャネル型トランジスタのドレインは、前記第５のＰチャネル型トランジスタのソースに電気的に接続され、
    前記第１０のＰチャネル型トランジスタのドレインは、前記第６のＰチャネル型トランジスタのソースに電気的に接続され、
    前記第２のＰチャネル型トランジスタ及び前記第７のＰチャネル型トランジスタ乃至前記第１０のＰチャネル型トランジスタのソースは、高電源電位線に電気的に接続され、
    前記第６のＰチャネル型トランジスタのドレインから基準電流を出力する基準電流生成回路。
  3. 請求項１又は請求項２に記載の基準電流生成回路と、
    前記基準電流を基準電圧に変換する第４の電流電圧変換回路と、を有する基準電圧生成回路。
  4. 請求項１又は請求項２に記載の基準電流生成回路と、
    前記基準電流を用いて温度を検出する検出回路と、を有する温度検出回路。
JP2011206128A 2010-09-27 2011-09-21 基準電流生成回路、基準電圧生成回路、及び温度検出回路 Expired - Fee Related JP5889586B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011206128A JP5889586B2 (ja) 2010-09-27 2011-09-21 基準電流生成回路、基準電圧生成回路、及び温度検出回路

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010215170 2010-09-27
JP2010215170 2010-09-27
JP2011206128A JP5889586B2 (ja) 2010-09-27 2011-09-21 基準電流生成回路、基準電圧生成回路、及び温度検出回路

Publications (2)

Publication Number Publication Date
JP2012094124A true JP2012094124A (ja) 2012-05-17
JP5889586B2 JP5889586B2 (ja) 2016-03-22

Family

ID=44883090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011206128A Expired - Fee Related JP5889586B2 (ja) 2010-09-27 2011-09-21 基準電流生成回路、基準電圧生成回路、及び温度検出回路

Country Status (4)

Country Link
US (1) US8638162B2 (ja)
EP (1) EP2434366B1 (ja)
JP (1) JP5889586B2 (ja)
KR (1) KR101911367B1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6416016B2 (ja) * 2015-02-27 2018-10-31 ラピスセミコンダクタ株式会社 基準電流調整回路、半導体装置及び基準電流調整方法
US10379566B2 (en) * 2015-11-11 2019-08-13 Apple Inc. Apparatus and method for high voltage bandgap type reference circuit with flexible output setting
CN105867518B (zh) * 2016-05-18 2017-10-27 无锡科技职业学院 一种有效抑制电源电压影响的电流镜
KR102526687B1 (ko) 2020-12-11 2023-04-27 한양대학교 산학협력단 전류 미러 회로

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148853A (ja) * 1995-11-17 1997-06-06 Fujitsu Ltd 電流出力回路
JPH1145125A (ja) * 1997-07-29 1999-02-16 Toshiba Corp 基準電圧発生回路および基準電流発生回路
JPH11234060A (ja) * 1998-02-18 1999-08-27 Fujitsu Ltd カレントミラー回路および該カレントミラー回路を有する半導体集積回路
JP2009064152A (ja) * 2007-09-05 2009-03-26 Ricoh Co Ltd 基準電圧源回路と温度検出回路

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59207723A (ja) 1983-05-11 1984-11-24 Hitachi Ltd パルス整形回路
JPS6135438U (ja) 1984-07-31 1986-03-04 シャープ株式会社 三角波発振回路
JPS62290208A (ja) 1986-06-09 1987-12-17 Nec Corp 電流制御オシレ−タ
JPH037417A (ja) 1989-05-16 1991-01-14 Nec Corp 発振回路
JP2871067B2 (ja) 1990-10-31 1999-03-17 日本電気株式会社 発振回路
JPH04334114A (ja) 1991-05-09 1992-11-20 Nec Corp 三角波発振回路
DE4329867C1 (de) * 1993-09-03 1994-09-15 Siemens Ag Stromspiegel
JPH09146648A (ja) 1995-11-20 1997-06-06 New Japan Radio Co Ltd 基準電圧発生回路
US5990753A (en) 1996-01-29 1999-11-23 Stmicroelectronics, Inc. Precision oscillator circuit having a controllable duty cycle and related methods
US5638031A (en) 1996-01-29 1997-06-10 Sgs-Thomson Microelectronics, Inc. Precision oscillator circuit
US6198198B1 (en) 1997-02-06 2001-03-06 Taiheiyo Cement Corporation Control circuit and method for piezoelectric transformer
US5900773A (en) * 1997-04-22 1999-05-04 Microchip Technology Incorporated Precision bandgap reference circuit
JP3185786B2 (ja) 1999-05-28 2001-07-11 日本電気株式会社 バンドギャップレギュレータ
US6362688B1 (en) * 2000-04-26 2002-03-26 Maxim Integrated Products, Inc. System and method for optimal biasing of a telescopic cascode operational transconductance amplifier (OTA)
US6832407B2 (en) 2000-08-25 2004-12-21 The Hoover Company Moisture indicator for wet pick-up suction cleaner
US7199646B1 (en) * 2003-09-23 2007-04-03 Cypress Semiconductor Corp. High PSRR, high accuracy, low power supply bandgap circuit
US7375504B2 (en) * 2004-12-10 2008-05-20 Electronics And Telecommunications Research Institute Reference current generator
JP4780968B2 (ja) * 2005-01-25 2011-09-28 ルネサスエレクトロニクス株式会社 基準電圧回路
US7683701B2 (en) * 2005-12-29 2010-03-23 Cypress Semiconductor Corporation Low power Bandgap reference circuit with increased accuracy and reduced area consumption
TWI323871B (en) * 2006-02-17 2010-04-21 Himax Tech Inc Current mirror for oled
US7965128B2 (en) * 2007-11-08 2011-06-21 Rohm Co., Ltd. Semiconductor device, and power source and processor provided with the same
US7514989B1 (en) * 2007-11-28 2009-04-07 Dialog Semiconductor Gmbh Dynamic matching of current sources
KR101004815B1 (ko) * 2008-08-08 2010-12-28 삼성전기주식회사 저전력용 직류 검출기
CN101660953A (zh) * 2008-08-29 2010-03-03 硕颉科技股份有限公司 温度检测电路
JP5326648B2 (ja) * 2009-02-24 2013-10-30 富士通株式会社 基準信号発生回路
JP5526561B2 (ja) * 2009-02-26 2014-06-18 富士通セミコンダクター株式会社 半導体装置のセルレイアウト方法及び半導体装置
US8310279B2 (en) * 2009-05-18 2012-11-13 Qualcomm, Incorporated Comparator with hysteresis
KR101645449B1 (ko) * 2009-08-19 2016-08-04 삼성전자주식회사 전류 기준 회로
WO2012029595A1 (en) 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Oscillator circuit and semiconductor device using the oscillator circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148853A (ja) * 1995-11-17 1997-06-06 Fujitsu Ltd 電流出力回路
JPH1145125A (ja) * 1997-07-29 1999-02-16 Toshiba Corp 基準電圧発生回路および基準電流発生回路
JPH11234060A (ja) * 1998-02-18 1999-08-27 Fujitsu Ltd カレントミラー回路および該カレントミラー回路を有する半導体集積回路
JP2009064152A (ja) * 2007-09-05 2009-03-26 Ricoh Co Ltd 基準電圧源回路と温度検出回路

Also Published As

Publication number Publication date
EP2434366A2 (en) 2012-03-28
US8638162B2 (en) 2014-01-28
JP5889586B2 (ja) 2016-03-22
EP2434366A3 (en) 2015-12-16
EP2434366B1 (en) 2019-04-17
KR101911367B1 (ko) 2018-10-25
US20120075007A1 (en) 2012-03-29
KR20120031888A (ko) 2012-04-04

Similar Documents

Publication Publication Date Title
JP5470128B2 (ja) 定電圧回路、コンパレータおよびそれらを用いた電圧監視回路
US7714645B2 (en) Offset cancellation of a single-ended operational amplifier
JP2008015925A (ja) 基準電圧発生回路
JP5326648B2 (ja) 基準信号発生回路
US20200081477A1 (en) Bandgap reference circuit
JP5889586B2 (ja) 基準電流生成回路、基準電圧生成回路、及び温度検出回路
KR100585141B1 (ko) 전원 전압 변동에 둔감한 셀프 바이어스된 밴드갭 기준전압 발생 회로
KR100694985B1 (ko) 저전압용 밴드 갭 기준 회로와 이를 포함하는 반도체 장치
JP4787877B2 (ja) 基準電流回路、基準電圧回路、およびスタートアップ回路
KR20190049551A (ko) 밴드갭 레퍼런스 회로
CN109960309B (zh) 电流生成电路
KR101362474B1 (ko) Cmos 서브밴드갭 기준발생기
JP2007287095A (ja) 基準電圧発生回路
JP2023036873A (ja) 定電流回路
US20130154604A1 (en) Reference current generation circuit and reference voltage generation circuit
JP5849585B2 (ja) 過電流検出回路
JP2019033386A (ja) 差動増幅回路
JP5876807B2 (ja) 低ドロップアウト電圧レギュレータ回路
JP6306413B2 (ja) レギュレータ回路
JP2015014875A (ja) バンドギャップ基準電圧回路
JP2018186457A (ja) 増幅回路および光モジュール
KR101000858B1 (ko) 밴드 갭 기준 전압 발생기
JP4445916B2 (ja) バンドギャップ回路
JP2010016706A (ja) 電圧制御型発振回路及び電圧変換回路
CN114761903A (zh) 基准电压产生电路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160217

R150 Certificate of patent or registration of utility model

Ref document number: 5889586

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees