JPH037417A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPH037417A JPH037417A JP1123708A JP12370889A JPH037417A JP H037417 A JPH037417 A JP H037417A JP 1123708 A JP1123708 A JP 1123708A JP 12370889 A JP12370889 A JP 12370889A JP H037417 A JPH037417 A JP H037417A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- level
- flip
- voltage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title claims description 20
- 239000003990 capacitor Substances 0.000 claims abstract description 17
- 238000007599 discharging Methods 0.000 claims description 6
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000010354 integration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は発振回路に関し、特にフリップフロップ回路を
備え、集積回路に適した発振回路に関する。
備え、集積回路に適した発振回路に関する。
従来、この種の発振回路は、−例として第４図に示すよ
うに、セット端子Ｓ及びリセット端子Ｒを備えたフリッ
プフリップ回路１と、このフリップフロップ回路１の出
力信号を反転してフリップフロップ回路１のセット端子
Ｓに印加するインバータＧ２と、このインバータＧ２の
出力信号を反転してフリップフロップ回路１のリセット
端子Ｒに印加するインバータＧｌとを有し、インバータ
Ｇ２の出力信号をこの発振回路の出力信号Ｖ。
うに、セット端子Ｓ及びリセット端子Ｒを備えたフリッ
プフリップ回路１と、このフリップフロップ回路１の出
力信号を反転してフリップフロップ回路１のセット端子
Ｓに印加するインバータＧ２と、このインバータＧ２の
出力信号を反転してフリップフロップ回路１のリセット
端子Ｒに印加するインバータＧｌとを有し、インバータ
Ｇ２の出力信号をこの発振回路の出力信号Ｖ。
とする構成となっていた。
この発振回路は、フリップフロップ回路１の出力信号が
高レベルになると、インバータＧ１＋０２によりリセッ
ト端子Ｒが高レベルとなりフリップフロップ回路１はリ
セットされてその出力信号は低レベルとなり、この出力
信号が低レベルになるとインバータＧ２によりセット端
子Ｓが高レベルとなりフリップフロ７１回路１はセット
されてその出力信号は高レベルとなる。この動作をくり
遅えし、非常に高い周波数の発振出力が得られる。
高レベルになると、インバータＧ１＋０２によりリセッ
ト端子Ｒが高レベルとなりフリップフロップ回路１はリ
セットされてその出力信号は低レベルとなり、この出力
信号が低レベルになるとインバータＧ２によりセット端
子Ｓが高レベルとなりフリップフロ７１回路１はセット
されてその出力信号は高レベルとなる。この動作をくり
遅えし、非常に高い周波数の発振出力が得られる。
この発振回路の発振周波数を変化させるには、インバー
タＧ、、Ｇ２の段数を切換えてその遅延時間を切換える
などの方法により行っていた。
タＧ、、Ｇ２の段数を切換えてその遅延時間を切換える
などの方法により行っていた。
上述した従来の発振回路は、フリップフロップ回路１と
複数個のインバータＧ、、Ｇ２とを備え、発振周波数を
変化させるにはインバータＧ、、Ｇ２の段数を切換える
などの方法をとる構成となっているので、連続的に発振
周波数を変化させることが不可能であり応用範囲が極め
て狭い範囲に限定されるという欠点がある。
複数個のインバータＧ、、Ｇ２とを備え、発振周波数を
変化させるにはインバータＧ、、Ｇ２の段数を切換える
などの方法をとる構成となっているので、連続的に発振
周波数を変化させることが不可能であり応用範囲が極め
て狭い範囲に限定されるという欠点がある。
本発明の目的は、連続的に発振周波数を変化させること
ができ、応用範囲を拡大することができる発振回路を提
供することにある。
ができ、応用範囲を拡大することができる発振回路を提
供することにある。
本発明の発振回路は、セット端子及びリセット端子を備
え、これらセット端子、リセット端子に印加される信号
のレベルに応じて高レベル又は低レベルとなる信号を出
力するフリップフロップ回路と、少なくとも１つのコン
デンサを備え、前記フリップフロップ回路の出力信号の
レベルに応じて前記コンデンサを充放電し、かつ制御信
号のレベルに応じて前記充放電の時定数を変化させる積
分回路と、この積分回路の出力電圧のレベルが第１の基
準電圧を越えると低レベルとなり第２の基準電圧より低
下すると高レベルとなる出力信号を前記フリップフロッ
プ回路のセット端子に印加するシュミット回路と、この
シュミット回路の出力信号を反転して前記フリップフロ
ップ回路のリセット端子に印加するインバータとを有し
ている。
え、これらセット端子、リセット端子に印加される信号
のレベルに応じて高レベル又は低レベルとなる信号を出
力するフリップフロップ回路と、少なくとも１つのコン
デンサを備え、前記フリップフロップ回路の出力信号の
レベルに応じて前記コンデンサを充放電し、かつ制御信
号のレベルに応じて前記充放電の時定数を変化させる積
分回路と、この積分回路の出力電圧のレベルが第１の基
準電圧を越えると低レベルとなり第２の基準電圧より低
下すると高レベルとなる出力信号を前記フリップフロッ
プ回路のセット端子に印加するシュミット回路と、この
シュミット回路の出力信号を反転して前記フリップフロ
ップ回路のリセット端子に印加するインバータとを有し
ている。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例を示す回路図である。
この実施例は、セット端子Ｓ、リセット端子Ｒ及び出力
端子Ｑを備え、セット端子Ｓ、リセット端子Ｒに印加さ
れる信号のレベルに応じて高レベル又は低レベルとなる
信号を出力端子Ｑから出力するフリップフロップ回路１
と、このフリップフロ７１回路ｌの出力信号を反転する
インバータＧ２と、ゲートをこのインバータＧ２の出力
端と接続し互いに逆のオン・オフ動作をするトランジス
タＱｌ 、 Ｑ２ 、これらトランジスタＱ１．Ｑ２の
ソースとそれぞれ接続し制御電圧Ｖｃのレベルに応じた
電流をトランジスタＱ１．Ｑ２にそれぞれ供給する電流
源回路１．、Ｉ２、及びトランジスタＱｌ、Ｑ２のドレ
インと接地端子との間に接続されたコンデンサＣ１を備
え、フリップフロップ回路１の出力信号のレベルに応じ
てコンデンサＣ１を充放電し、かつ制御電圧ＶＣのレベ
ルに応じてこのコンデンサＣ１の充放電の時定数を変化
させる積分回路２と、演算増幅器ＯＰ１及び抵抗Ｒ，，
Ｒ２を備え、積分回路２の出力電圧Ｖｌのレベルが第１
の基準電圧（ＶＲＩ）を越えると低レベルとなり第２の
基準電圧（ＶＢ２）より低下すると高レベルとなる信号
をフリップフロップ回路１のセット端子Ｓに印加するシ
ュミット回路３と、このシュミット回路３の出力信号を
反転してフリップフロップ回路１のリセット端子Ｒに印
加するインバータＧ１とを有する構成となっている。
端子Ｑを備え、セット端子Ｓ、リセット端子Ｒに印加さ
れる信号のレベルに応じて高レベル又は低レベルとなる
信号を出力端子Ｑから出力するフリップフロップ回路１
と、このフリップフロ７１回路ｌの出力信号を反転する
インバータＧ２と、ゲートをこのインバータＧ２の出力
端と接続し互いに逆のオン・オフ動作をするトランジス
タＱｌ 、 Ｑ２ 、これらトランジスタＱ１．Ｑ２の
ソースとそれぞれ接続し制御電圧Ｖｃのレベルに応じた
電流をトランジスタＱ１．Ｑ２にそれぞれ供給する電流
源回路１．、Ｉ２、及びトランジスタＱｌ、Ｑ２のドレ
インと接地端子との間に接続されたコンデンサＣ１を備
え、フリップフロップ回路１の出力信号のレベルに応じ
てコンデンサＣ１を充放電し、かつ制御電圧ＶＣのレベ
ルに応じてこのコンデンサＣ１の充放電の時定数を変化
させる積分回路２と、演算増幅器ＯＰ１及び抵抗Ｒ，，
Ｒ２を備え、積分回路２の出力電圧Ｖｌのレベルが第１
の基準電圧（ＶＲＩ）を越えると低レベルとなり第２の
基準電圧（ＶＢ２）より低下すると高レベルとなる信号
をフリップフロップ回路１のセット端子Ｓに印加するシ
ュミット回路３と、このシュミット回路３の出力信号を
反転してフリップフロップ回路１のリセット端子Ｒに印
加するインバータＧ１とを有する構成となっている。
次に、この実施例の動作について説明する。
第２図はこの実施例の動作を説明するための各部信号の
波形図である。
波形図である。
今、シュミット回路３の出力信号が高レベルになると、
フリップフリップ回路１はセットされて出力端子Ｑから
高レベルの出力信号が出力される。するとインバータＧ
２の出方端は低レベルとなるのでトランジスタＱ】はオ
ン、トランジスタＱ２はオフとなり、コンデンサｃ１に
トランジス夕Ｑ＋を介して電流源回路Ｉ、から一定電流
が流れ込みコンデンサＣ１は充電されその電圧は直線的
に上昇する。
フリップフリップ回路１はセットされて出力端子Ｑから
高レベルの出力信号が出力される。するとインバータＧ
２の出方端は低レベルとなるのでトランジスタＱ】はオ
ン、トランジスタＱ２はオフとなり、コンデンサｃ１に
トランジス夕Ｑ＋を介して電流源回路Ｉ、から一定電流
が流れ込みコンデンサＣ１は充電されその電圧は直線的
に上昇する。
コンデンサＣ】の端子電圧、即ち積分回路２の出力電圧
■１が、基準電圧源電圧ＶＲと抵抗１１、、Ｒ２と演算
増幅器ＯＰ、の特性とで定まる第１の基準電圧ＶＲＩを
越えるとシュミット回路３の出力電圧は低レベルとなり
、インバータＧ１を介してフリップフロップ回路１をリ
セットする。
■１が、基準電圧源電圧ＶＲと抵抗１１、、Ｒ２と演算
増幅器ＯＰ、の特性とで定まる第１の基準電圧ＶＲＩを
越えるとシュミット回路３の出力電圧は低レベルとなり
、インバータＧ１を介してフリップフロップ回路１をリ
セットする。
フリップフロップ回路１がリセットされ出力端子Ｑが低
レベルになるとインバータＧ２の出力端は高レベルにな
るので、トランジスタＱｚはオフ、トランジスタＱ２は
オンとなり、トランジスタＣ２−電流源回路Ｉ２を介し
てコンデンサＣ１から一定電流が流れ出しその電圧は直
線的に下降する。
レベルになるとインバータＧ２の出力端は高レベルにな
るので、トランジスタＱｚはオフ、トランジスタＱ２は
オンとなり、トランジスタＣ２−電流源回路Ｉ２を介し
てコンデンサＣ１から一定電流が流れ出しその電圧は直
線的に下降する。
コンデンサＣ１の端子電圧、即ち積分回路２の出力電圧
■１が第２の基準電圧ＶＲ２より低下するとシュミット
回路３の出力電圧は高レベルとなり、フリップフロップ
回路１をセットする。
■１が第２の基準電圧ＶＲ２より低下するとシュミット
回路３の出力電圧は高レベルとなり、フリップフロップ
回路１をセットする。
以降以上の動作かくり返えされ、シュミット回路３の出
力端から発振出力■ｏが得られる。
力端から発振出力■ｏが得られる。
制御電圧■ｃのレベルが変化すると電流源回路Ｉ、、Ｉ
２に流れる電流が変化するので、コンデンサＣ１の充放
電電流が変化してその電圧の上昇、下降の傾斜が変化し
、発振周波数が変化する。この制御電圧Ｖｃを連続的に
変化させることにより電流源回路Ｉｔ、Ｉｚを流れる電
流も連続的に変化させることができるので、発振周波数
を連続的に変化させることができる。
２に流れる電流が変化するので、コンデンサＣ１の充放
電電流が変化してその電圧の上昇、下降の傾斜が変化し
、発振周波数が変化する。この制御電圧Ｖｃを連続的に
変化させることにより電流源回路Ｉｔ、Ｉｚを流れる電
流も連続的に変化させることができるので、発振周波数
を連続的に変化させることができる。
第３図は本発明の第２の実施例を示す回路図である。
この実施例は、積分回路２ＡをコンデンサＣ１と電圧制
御型可変抵抗Ｒｖとを備えた構成とし、この積分回路２
Ａに直接フリップフロップ回路１の出力信号を印加する
ようにしたもので、積分回路２Ａの出力電圧■１′の直
線性は第１の実施例と劣るものの回路構成が極めて単純
化されるという利点がある。
御型可変抵抗Ｒｖとを備えた構成とし、この積分回路２
Ａに直接フリップフロップ回路１の出力信号を印加する
ようにしたもので、積分回路２Ａの出力電圧■１′の直
線性は第１の実施例と劣るものの回路構成が極めて単純
化されるという利点がある。
なお、電圧制御型可変抵抗Ｒｖは、ＭＯＳトランジスタ
、ＣＭＯＳ型トランジスタ回路等により、周知−の技術
で容易に実現することができる。
、ＣＭＯＳ型トランジスタ回路等により、周知−の技術
で容易に実現することができる。
以上説明したように本発明は、フリップフロ１１回路の
出力信号のレベルに応じてコンデンサを充放電しかつこ
の充放電の時定数を制御信号のレベルにより変化させる
積分回路と、この積分回路の出力信号のレベルに応じて
高レベル、低レベルの信号を出力するシュミット回路と
を設け、このシュミット回路の出力信号をフリップフロ
ップ回路のセット端子に、またインバータを介してリセ
ット端子に印加する構成とすることにより、制御信号の
レベルを連続的に変化させることにより発振周波数を連
続的に変化させることができ、応用範囲を拡大すること
ができる効果がある。
出力信号のレベルに応じてコンデンサを充放電しかつこ
の充放電の時定数を制御信号のレベルにより変化させる
積分回路と、この積分回路の出力信号のレベルに応じて
高レベル、低レベルの信号を出力するシュミット回路と
を設け、このシュミット回路の出力信号をフリップフロ
ップ回路のセット端子に、またインバータを介してリセ
ット端子に印加する構成とすることにより、制御信号の
レベルを連続的に変化させることにより発振周波数を連
続的に変化させることができ、応用範囲を拡大すること
ができる効果がある。
第２図は第１図に示された実施例の動作を説明するため
の各部信号の波形図、第３図は本発明の第２の実施例を
示す回路図、第４図は従来の発振回路の一例を示す回路
図である。
の各部信号の波形図、第３図は本発明の第２の実施例を
示す回路図、第４図は従来の発振回路の一例を示す回路
図である。
１・・・フリップフロップ回路、２，２Ａ・・・積分回
路、３・・・シュミット回路、Ｃ１・・・コンデンサ、
Ｇｌ、Ｇ２・・・インバータ、Ｉｔ、Ｉ２・・・電流源
回路、ＯＰｌ・・・演算増幅器、Ｑ＋ 、Ｃ２・・・ト
ランジスタ、Ｒ１，Ｒ２・・・抵抗、Ｒｖ・・・電圧制
御型可変抵抗器。
路、３・・・シュミット回路、Ｃ１・・・コンデンサ、
Ｇｌ、Ｇ２・・・インバータ、Ｉｔ、Ｉ２・・・電流源
回路、ＯＰｌ・・・演算増幅器、Ｑ＋ 、Ｃ２・・・ト
ランジスタ、Ｒ１，Ｒ２・・・抵抗、Ｒｖ・・・電圧制
御型可変抵抗器。
Claims (1)
- セット端子及びリセット端子を備え、これらセット端
子、リセット端子に印加される信号のレベルに応じて高
レベル又は低レベルとなる信号を出力するフリップフロ
ップ回路と、少なくとも１つのコンデンサを備え、前記
フリップフロップ回路の出力信号のレベルに応じて前記
コンデンサを充放電し、かつ制御信号のレベルに応じて
前記充放電の時定数を変化させる積分回路と、この積分
回路の出力電圧のレベルが第１の基準電圧を越えると低
レベルとなり第２の基準電圧より低下すると高レベルと
なる出力信号を前記フリップフロップ回路のセット端子
に印加するシュミット回路と、このシュミット回路の出
力信号を反転して前記フリップフロップ回路のリセット
端子に印加するインバータとを有することを特徴とする
発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1123708A JPH037417A (ja) | 1989-05-16 | 1989-05-16 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1123708A JPH037417A (ja) | 1989-05-16 | 1989-05-16 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH037417A true JPH037417A (ja) | 1991-01-14 |
Family
ID=14867385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1123708A Pending JPH037417A (ja) | 1989-05-16 | 1989-05-16 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH037417A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7466178B2 (en) * | 2005-02-15 | 2008-12-16 | Fred Mirow | Multivibrator with reduced average offset voltage |
| WO2012029595A1 (en) * | 2010-09-03 | 2012-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Oscillator circuit and semiconductor device using the oscillator circuit |
| US8638162B2 (en) | 2010-09-27 | 2014-01-28 | Semiconductor Energy Laboratory Co., Ltd. | Reference current generating circuit, reference voltage generating circuit, and temperature detection circuit |
-
1989
- 1989-05-16 JP JP1123708A patent/JPH037417A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7466178B2 (en) * | 2005-02-15 | 2008-12-16 | Fred Mirow | Multivibrator with reduced average offset voltage |
| WO2012029595A1 (en) * | 2010-09-03 | 2012-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Oscillator circuit and semiconductor device using the oscillator circuit |
| JP2012075092A (ja) * | 2010-09-03 | 2012-04-12 | Semiconductor Energy Lab Co Ltd | 発振回路およびそれを用いた半導体装置 |
| US8638162B2 (en) | 2010-09-27 | 2014-01-28 | Semiconductor Energy Laboratory Co., Ltd. | Reference current generating circuit, reference voltage generating circuit, and temperature detection circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4623851A (en) | Voltage controlled oscillator using flip-flop controlled switching circuits | |
| EP1196993B1 (en) | Oscillator circuit | |
| EP0797870B1 (en) | Cmos voltage-controlled oscillator having a wide frequency range | |
| JP2531742B2 (ja) | 電圧制御発振回路 | |
| US5644270A (en) | Enchanced stability voltage controlled RC oscillator | |
| KR100211342B1 (ko) | 발진회로와 그것을 이용한 pll회로 | |
| JPS63302620A (ja) | 出力回路 | |
| US5521556A (en) | Frequency converter utilizing a feedback control loop | |
| US5495193A (en) | Voltage to frequency converter | |
| JPH037417A (ja) | 発振回路 | |
| EP0477907B1 (en) | A constant current circuit and an oscillating circuit controlled by the same | |
| US4465983A (en) | CMOS Oscillator having positive feedback capacitor charged and discharged with constant currents | |
| US5262690A (en) | Variable delay clock circuit | |
| JPH0786839A (ja) | 移相器及びそれを用いたｆｍ受信機 | |
| JPH08162911A (ja) | 電圧制御発振器 | |
| US4855688A (en) | Multiple reference frequency generator | |
| JP2999781B2 (ja) | 発振回路 | |
| JPS58103221A (ja) | 可変発振器 | |
| JPH0730382A (ja) | 電圧制御発振器 | |
| JPH08228132A (ja) | 逓倍回路 | |
| EP0484921A1 (en) | Differential circuit for converting a single phase signal into complementary signals | |
| JPH0637599A (ja) | 電圧制御発振器及び電子機器 | |
| KR100280926B1 (ko) | 전압제어 발진회로 | |
| JPS62294317A (ja) | 電圧制御発振器 | |
| JPH06338767A (ja) | 電圧制御発振回路及び電圧制御発振装置 |