KR100280926B1 - 전압제어 발진회로 - Google Patents

Abstract

본 발명에 따른 전압제어 발진회로는 제어전압에 따라서 출력신호의 발진주파수가 제어되며, 제1입력전압으로서 반전전압신호를 수신하여 제1변환비율에 따라서 상기 제1입력전압을 제1충방전전류로 변환하는 제1증폭기를 갖는 제1트랜지스터회로, 및 상기 제1충방전전류에 의해 충방전되어 제1충방전 전압신호를 발생하는 제1콘덴서를 포함하는 제1충방전회로와, 제2입력전압으로서 상기 제1충방전전압신호를 수신하여 제2변환비율에 따라서 상기 제2입력전압을 제2충방전전류로 변환하는 제2증폭기를 갖는 제2트랜지스터회로, 및 상기 제2충방전전류에 의해 충방전되어 제2충방전전압신호를 발생하는 제2콘덴서를 포함하는 제2충방전회로와, 상기 반전 전압신호를 발생하기 위하여 상기 제2충방전 전압신호를 반전하는 반전회로와, 상기 제어전압을 제1제어전류로 변환하는 전압-전류변환회로와, 조정전류를 발생하는 전류치 조정회로와, 상기 제1 및 제2트랜지스터회로에 각각 상기 제2제어전류를 출력하기 위하여 상기 조정전류 및 상기 제1제어전류로부터 제2제어전류를 발생하는 제2제어전류 발생수단을 구비하고, 상기 반전전압신호, 상기 제1 및 제2충방전 전압신호 중에서 어느 하나가 출력신호로서 출력되고, 상기 제2제어전류에 따라서 상기 제1 및 제2트랜지스터회로의 동작전류가 제어되어 상기 제1 및 제2변환비율을 변화시킴으로써 상기 출력신호의 발진주파수가 제어된다.

Description

전압제어 발진회로

제1도는 종래 전압제어 발진회로의 제1예를 나타내는 도면.

제2도는 종래 전압제어 발진회로의 제2예를 나타내는 도면.

제3도는 종래 발진회로의 제3예를 나타내는 도면.

제4도는 본 발명의 일실시예에 따른 전압제어 발진회로를 나타내는 블록도.

제5도는 제4도의 전압제어 발진회로에 대응하는 회로도.

제6도는 본 발명에 따른 전압제어 발진회로에 있어서 전류치 조정회로를 나타내는 회로도.

* 도면의 주요부분에 대한 부호의 설명

1 : 반전증폭기 2 : 충방전 회로

2a : 제1증폭기를 갖는 제1트랜지스터회로

3 : 콘덴서 4 : 충방전회로

4a : 제2증폭기를 갖는 제2트랜지스터회로

5 : 콘덴서 6 : 단자

7 : 전압-전류 변환회로(V/I 변환기)

8 : 전류치 조정회로 9 : 저항회로

10 : 온도보상회로 31 : 충전전환회로

32 : 콘덴서 33 : 방전저항

34 : 단자 41 : 발진자

42,43 : 콘덴서 44 : 단자

51 : 저항 52 : 콘덴서

53 : 저항 54 : 콘덴서

본 발명은 전압제어 발진회로에 관한 것으로서, 특히 오디오 기기, 이미지 기기등에서 사용되는 전압제어 발진회로의 개량에 관한 것이다.

제1도는 종래의 전압제어 발진회로에 관한 것으로서 31은 충방전전환회로, 32는 콘덴서, 33은 방전저항, 34는 제어전압입력용 단자이다.

충방전 전환회로(31)는 콘덴서(32)로의 충전, 방전을 전환하는 회로로서, 상측 임계치와 하측임계치를 갖는다. 따라서, 콘덴서(32)의 충전전압이 상측 임계치에 이르면, 콘덴서(32)로의 충전을 정지하며, 이 때 콘덴서(32)에 병렬로 접속된 방전저항(33)에 의해 방전이 행해져 충전전압이 하강한다. 충전전압이 하측 임계치 까지 하강하면 충방전 전환회로(31)는 콘덴서(32)로의 충전을 행한다.

이 경우, 방전저항(33)에 의해서 방전전류를 초과하는 전류로 충전이 행해지므로 콘덴서(32)의 충전전압이 상승하여 상측 임계치에 이른다. 이와 같은 과정은 동일한 방법으로 반복되어 톱니파 또는 삼각파의 발진신호가 출력된다.

또한, 제어전압 입력용의 단자(34)를 통해서 수신하는 제어전압에 따라서, 상측 임계치와 하측 임계치의 어느 한쪽이 변화하고, 이것에 의해 발진신호의 진폭이 변화된다. 한편, 발진신호의 기울기를 규정하는 충방전 상수 등은 고정되어 있으므로 반복주기가 변화하여 그 발진주파수가 변환한다. 이와 같이 하여 제어전압에 의해 출력신호의 발진주파수가 제어된다.

그러나, 이와같은 종류의 발진회로는 비교적 큰 용량의 외부장착 콘덴서를 필요로 하고 있으므로 그 콘덴서의 경년(經年)변화에 의해 주파수 변동이 발생하기 쉽다. 제2도는 경년변화나 온도변화 등의 특성을 개선하기 위해 세라믹이나 수정발진자(41)를 이용한 전압제어 발진회로의 예를 도시한다. 이 경우 단자(44)를 통한 제어전압에 따라서 콘덴서(42, 43)에 대한 충방전의 시상수가 변화하는 것에 의해 출력신호의 발진주파수가 제어된다.

제3도는 연산증폭기를 이용한 경우의 발진회로의 예를 나타내며, 여기서는 저항(51)을 통한 콘덴서(52)로의 방전, 및 저항(53)을 통한 콘덴서(54)로의 방전에 의해 발진이 행해진다. 도면에 도시되지는 않았지만 가변저항의 등가회로로 이 회로의 저항이 치환되고, 이 등가회로의 저항치가 제어전압에 따라서 변화함으로써, 발진주파수가 제어된다.

제1도에 도시한 회로는 정확한 발진주파수를 얻기 위해 외부조정회로를 부착할 필요가 있었다. 이와같은 종래의 전압제어 발진회로에는 모든 회로를 IC화 할 수 없고, 또한 제1도의 충방전 전환회로(31)나 제3도의 차동증폭기 회로에 있어서는 안정된 발진주파수의 발진신호를 얻기 위해서 용량이 큰 콘덴서를 사용할 필요가 있다. 이것을 IC 내에 장착하는 것은 곤란하므로 외부부품으로서 회로에 접속시켜야 하며, 결과적으로 콘덴서의 경년변화 등에 의해 발진주파수가 변동하기 쉽다.

특히, 저주파수 발진신호가 필요한 경우, 단순히 내장저항의 저항치가 상승함으로써 방전시상수가 증대하면, 누설전류, 노이즈 등으로 인해 발진상태가 불안정해지며, 이에 따라 아주 큰 대용량의 콘데서가 필요하다. 그러나 대용량의 콘덴서는 전술한 결점 외에 비용의 상승, 신뢰성 저하, 실장밀도의 저하를 초래하는 문제점이 있다.

이와같은 문제점을 해소하기 위해 세라믹 등의 발진자를 이용하여 일단 고주파수의 발진신호를 생성하고(제5도), 이것을 분주한다. 그러나, 필요한 주파수를 얻기까지는 반복적인 분주를 요하고, 이것은 칩에 있어 주파수분주기의 점유영역의 격증을 초래하며, 이 칩 점유영역의 증대는 웨이퍼당 칩 생산량의 저하를 가져와 IC생산비용을 증대시키게 된다. 또한, 발진자를 외부에 부착해야 하므로 실장밀도 등의 관점에서도 상기와 같은 구성은 불리한 점이 있다.

본 발명의 목적은 이와같은 종래 기술의 문제점을 해소하기 위한 것으로서, 낮은 주파수에서도 안정되게 발진하고, 회로전체가 IC화에 적절하며, 그 발진주파수가 경년변화의 영향을 받지 않는 전압제어 발진회로를 실현하는 것이다.

이와 같은 목적을 달성하기 위해 본 발명의 전압제어 발진회로의 구성은 제어전압에 따라 출력신호의 발진주파수가 제어되는 전압제어 발진회로에 있어서, 발진루프와 제어전류 발생회로로 이루어진다.

여기서 발진루프는 제1입력전압으로서 반전전압신호를 수신하여 제1변환비율에 따라서 상기 제1입력전압을 제1충방전전류로 변환하는 제1증폭기를 갖는 제1트랜지스터회로, 및 상기 제1충방전전류에 의해 충방전되어 제1충방전 전압신호를 발생하는 제1콘덴서를 포함하는 제1충방전회로와, 제2입력전압으로서 상기 제1충방전전압신호를 수신하여 제2변환비율에 따라서 상기 제2입력전압을 제2충방전전류로 변환하는 제2증폭기를 갖는 제2트랜지스터회로, 및 상기 제2충방전전류에 의해 충방전되어 제2충방전전압신호를 발생하는 제2콘덴서를 포함하는 제2충방전회로와, 상기 반전 전압신호를 발생하기 위하여 상기 제2충방전 전압신호를 반전하는 반전회로와, 상기 제어전압을 제1제어전류로 변환하는 전압-전류변환회로와, 조정전류를 발생하는 전류치 조정회로와, 상기 제1 및 제2트랜지스터회로에 각각 상기 제2제어전류를 출력하기 위하여 상기 조정전류 및 상기 제1제어전류로부터 제2제어전류를 발생하는 제2제어전류 발생수단을 구비하고, 상기 반전전압신호, 상기 제1 및 제2충방전 전압신호 중에서 어느 하나가 출력신호로서 출력되고, 상기 제2제어전류에 따라서 상기 제1 및 제2트랜지스터회로의 동작전류가 제어되어 상기 제1 및 제2변환비율을 변화시킴으로써 상기 출력신호의 발진주파수가 제어된다.

이와 같이 구성된 본 발명의 전압제어 발진회로에는 제어전류에 따른 전류로 동작하는 트랜지스터회로에 의해 입력전류로부터 충방전 전류로의 변환비율이 정해진다. 이러한 구성에 의해 변환비율이 설정되는 값의 범위가 광범위하여 작은 값을 충분히 수용할 수 있고, 이것은 충방전 전류가 미소하여도 안정된 충방전 제어를 할 수 있다. 충방전 전류가 작으면 이것에 따라 충방전용의 콘덴서 용량을 작게 하여도 충방전의 시정수는 유지되고, 이에 따라서 발진루프에 있어서의 발진주파수도 유지된다. 그러므로 출력신호의 발진주파수 제어범위를 손상시키지 않고 용량이 작은 충방전용의 콘덴서를 IC에 내장하는 것이 가능하다.

또, 제어전압은 일단 제어전류로 변환된다. 그리고, 그 제어전류는 발진루프의 제어에 이용되기 전에 조정전류에 의해 조정을 받는다. 또, 이 조정전류는 복수의 저항으로 이루어진 저항회로의 저항치에 따라서 결정되는 구성으로 되어 있다. 따라서, IC의 패키지 이전에 일부의 저항접속상태를 변경하는 것으로 저항치를 설정할 수 있고, 이것에 의해 미리 조정전류값을 설정하여 변환비율이 가변하기 쉬운 트랜지스터 회로의 동작전류에 있어 기준상태의 값을 조정하고, 미리 변환비율을 순서대로 정렬할 수가 있다.

IC를 패키지화 한 후의 전압제어 발진회로는 기준이 되는 제어전압에 대하여 소정의 발진주파수로 안정하게 발전한다. 그리고, 조정용의 외부부품 등도 일체 불필요하게 된다.

따라서, 본 발명의 전압제어 발진회로는 낮은 주파수까지도 안정하게 발진할 수가 있고, 더욱이 조정용 회로까지도 포함하는 회로전체를 IC에 내장할 수가 있어 콘덴서의 경년변화에 따른 주파수변화가 실질적으로 없는 발진회로가 실현될 수 있다.

다음에, 본 발명의 바람직한 실시예에 대하여 첨부도면을 참조하여 상세히 설명한다.

먼저, 제4도 및 제5도를 참조하여 본 발명의 실시예에 따른 전압제어 발진회로를 설명한다.

제4도에 있어서, 1은 반전증폭기, 2는 충방전회로, 2a는 제1가변증폭기를 포함한 제1트랜지스터회로, 3은 콘덴서, 4는 충방전회로, 4a는 제2가변증폭기를 포함하는 제2트랜지스터회로, 5는 콘덴서, 6은 제어전압 입력단자, 7은 전압-전류 변환회로(V/I 변환회로), 8은 전류치 조정회로, 9는 저항회로, 10은 온도보상회로를 각각 나타낸다.

반전증폭기(1), 충방전회로(2), 충방전회로(4)는 이 순서로 일순하여 접속됨으로써 발진루프를 형성한다. 그리고, 충방전회로(2)에 있어서의 충방전 전압에 의한 신호 A 및 충방전회로(4)에 있어서의 충방전 전압에 의한 신호B가 출력신호로서 출력되고, 이때의 출력신호는 출력측으로부터 영향을 받지않도록 충방전 전압이 직접적으로 출력되지 않고 일단 트랜지스터를 통해 출력신호 A, B가 생성된다.

충방전회로(2)는 반전전압신호를 입력전압으로서 받고, 제1트랜지스터(2a)의 제1증폭기가 그 입력전압을 충방전 전류로 변환한다. 또, 콘덴서(3)가 그 충방전전류에 의해 충방전되어 충방전 전압신호(A)를 발생한다. 이 충방전에 의해 충방전 전압신호(A)의 위상이 반전전압신호로부터 90° 지연된다.

충방전회로(4)도 모두 동일한 구성이고, 충방전 전압신호(A)를 받아 다시 90° 위상이 지연된 충방전 전압신호(B)를 발생한다.

그리고, 반전증폭기(1)에 의해 충방전 전압신호(B)가 반전되고, 다시 180° 위상 지연된 반전신호가 된다. 이렇게 일순된 반전전압신호는 그 위상이 360° 회전하고, 일순전의 반전전압신호가 반복교체되며, 이에 따라 발진루프는 계속하여 발진할 수 있다.

여기서, 발진주파수는 충방전 전류와 콘덴서용량에 의해 좌우되지만 충방전 전류를 생성하는 회로가 트랜지스터회로(본 실시예에서는 가변증폭기가 포함됨)이고, 그 트랜지스터 회로의 동작전류가 제어전류E에 의해 제어되는 것으로 충방전 전류의 레벨이 제어된다.

즉, 충방전 전류가 예를들면 차동신호로서 생성되고, 이것보다 큰 전류치 레벨에 있어서는 제어하기가 용이한 동작전류를 통해 제어된다. 따라서, 충방전 전류가 미소한 전류에 있어서도 그 전류치 레벨이 안정하므로 콘덴서(3,5)의 용량이 작아도 충방전 시상수를 큰 값으로 유지할 수 있다. 따라서, 콘덴서 용량이 작으면 칩면의 증대를 초래하지 않고, 콘덴서를 IC 내에 내장할 수 있으며, 더욱이 발진신호는 고주파를 포함하지 않는 조화함수의 신호파형이 되므로 노이즈가 최소화된다.

따라서, 이러한 구성의 발진루프는 안정하여 낮은 발진주파수로 발진할 수 있고, 더욱이 충방전 콘덴서까지도 IC내에 내장할 수 있다.

그러나, 트랜지스터회로(2a, 4a)나 콘덴서(3,5)는 제조상태 등에 기인하는 증폭율이나 용량에 있어서의 개개의 변수를 무시할 수 없으므로 전체회로를 단순히 IC화하면 단자(6)를 통해 제어전압C로서 전압이 부여되는 경우에 있어서도 IC의 발진주파수는 크게 변하는 경향이 있다.

이에따라 이 IC를 채용하는 회로에 별도의 조정회로를 부가하고 기기에 조립한 후 개별적으로 조정해야만 하는 필요가 발생한다.

따라서, 본 실시예에 있어서는 이에 대한 대책으로서 V/I변환회로(7), 전류치조정회로(8)가 설치되어 있다. 또, 전류치 조정회로(8)는 저항회로(9)를 갖고 있으며, 이 예의 저항회로(9)는 4개의 저항과 병렬접속되고, 저항값은 1, 2, 4, 8의 비율이 된다. 따라서 이들 저항의 접속을 레이저 트림장치 등에서 절단하는 것에 의해 나머지 저항을 조합시킨 16종류의 저항치가 설정가능하다. 그리고, 이 저항회로(9)의 저항치에 의해 조정전류가 결정된다. 제어전압C이 변환된 제어전류D는 이 조정전류분 만큼 감하여 최종적인 제어전류E가 된다.

이 제어전류E에 따라서 트랜지스터회로(2a, 4a)의 동작전류가 변화하는 것은 상술한 바와같다.

또한, IC프로브 테스트 단계에 있어서, 제어전압C으로서 기준전압을 부여하여 신호A등의 발진주파수를 측정한다. 그래서 그 발진주파수가 기준 발진주파수로부터 천이하는 정도에 따라서 그 천이를 최대한도 상쇄하는 저항회로(9)의 저항치를 선택하며, 이것은 상술한 바와같이 설정한다.

이와 같이 하여 IC의 제조단계에서 미리 조정된 전압제어 발진회로는 그 발진주파수 등의 특성의 변화 또는 변동이 극히 작고, 안정된 동작을 행한다.

따라서, 그 후는 소정의 제어전압C이 이력되면 어떠한 조정을 행할 필요없이 그에따른 소정의 발진주파수의 출력신호A,B가 출력된다.

따라서, 이 IC를 채용한 회로에는 조정회로 등이 불필요하여, 기기에 조립할 시에도 조정이 필요없다.

그러므로 본 발명의 구성에 따른 전압제어 발진회로는 낮은 주파수까지도 안정하게 발진할 수 있고, 더욱이 조정회로 까지도 포함한 회로전체가 1개의 칩에 IC화될 수 있어 이후의 조정이 불필요하다.

또, 본 실시예의 저항회로의 구성은 일예로서, 필요한 정도에 따라서 저항의 수를 증대할 수도 있고, 동일한 저항치의 저항을 가질 수도 있다. 또, 직렬 접속을 겸한 구성을 취할 수도 있다.

또, 본 실시예에서는 전류치 조정회로(8)의 일부로서 온도보상회로(10)가 설치되어 있으며, 이것에 의해 제어전류E에 있어서 뿐만아니라 제어대상이 없는 정전류원으로의 신호F에 있어서도 온도보상이 되어 온도특성을 일층 향상시키고 있다.

또, 직류치 조정회로의 구성을 제3도에 도시하며, 이 경우, 복수의 정전류 회로가 병렬하고, 그 총합전류G가 조정전류고 설정된다. 각 정전류회로에는 2개의 저항이 직렬접속된 저항회로가 대응하고 있고, 그 분압에 따라서 초기상태에는 각각 전류치 10, 2×10, 4×10, .... 의 정전류가 흐른다. 또, 절단대상 스포트(8a, 8b, 8c...)를 절단함으로써 절단된 저항회로에 대응하는 정전류회로의 정전류가 흐르지 않게 되며, 상술한 예와 동일하게 조정전류가 설정될 수 있어 동일한 효과를 얻을 수 있다.

이상과 같은 설명으로부터 이해될 수 있는 바와같이 본 발명의 구성에 따른 전압제어 발진회로에 있어서는 가변 증폭기와 콘덴서에 의해 발진루프의 충방전회로를 구성하며, 이것에 의해 콘덴서가 소용량화 될 수 있고, 발진루프를 IC화할 수 있다. 또, 저항회로를 갖는 전류치 조정회로가 설치되어 있어 저항치의 설정에 의해 제어전류의 조정이 미리 행해진다. 이것에 의해 조정회로 등의 외부장착까지도 불필요하게 되며, 그 결과 낮은 주파수까지도 안정하게 발진하고, 더욱이 회로전체가 IC화 될 수 있고 그 발진주파수는 콘덴서 등의 경년변화에 의해 영향을 받지 않는 효과가 있다.

Claims (6)

1. 제어전압에 따라서 출력신호의 발진주파수가 제어되는 전압제어 발진회로에 있어서, 제1입력전압으로서 반전전압신호를 수신하여 제1변환비율에 따라서 상기 제1입력전압을 제1충방전전류로 변환하는 제1증폭기를 갖는 제1트랜지스터회로(2a), 및 상기 제1충방전전류에 의해 충방전되어 제1충방전 전압신호를 발생하는 제1콘덴서(3)를 포함하는 제1충방전회로(2)와, 제2입력전압으로서 상기 제1충방전전압신호를 수신하여 제2변환비율에 따라서 상기 제2입력전압을 제2충방전전류로 변환하는 제2증폭기를 갖는 제2트랜지스터회로(4a), 및 상기 제2충방전전류에 의해 충방전되어 제2충방전전압신호를 발생하는 제2콘덴서(5)를 포함하는 제2충방전회로(4)와, 상기 반전 전압신호를 발생하기 위하여 상기 제2충방전 전압신호를 반전하는 반전회로(4)와, 상기 제어전압을 제1제어전류로 변환하는 전압-전류변환회로(7)와, 조정전류를 발생하는 전류치 조정회로(8)와, 상기 제1 및 제2트랜지스터회로(2a, 4a)에 각각 상기 제2제어전류를 출력하기 위하여 상기 조정전류 및 상기 제1제어전류로부터 제2제어전류를 발생하는 제2제어전류 발생수단을 구비하고, 상기 반전전압신호, 상기 제1 및 제2충방전 전압신호 중에서 어느 하나가 출력신호로서 출력되고, 상기 제2제어전류에 따라서 상기 제1 및 제2트랜지스터회로(2a, 4a)의 동작전류가 제어되어 상기 제1 및 제2변환비율을 변화시킴으로써 상기 출력신호의 발진주파수가 제어되는 것을 특징으로 하는 전압제어 발진회로.
2. 제1항에 있어서, 상기 제2제어전류 발생수단은 상기 제1제어전류에 상기 조정전류를 부가하여 상기 제2제어전류를 발생하는 것을 특징으로 하는 전압제어 발진회로.
3. 제1항에 있어서, 상기 제2제어전류 발생수단은 상기 제1제어전류로부터 상기 조정전류를 감하여 상기 제2제어전류를 발생하는 것을 특징으로 하는 전압제어 발진회로.
4. 제1항에 있어서, 상기 전류치 조정회로(8)는 복수개의 저항으로 이루어진 저항회로(9)를 가지고, 이 저항회로(9)의 저항치에 대응하는 상기 조정전류를 발생하는 것을 특징으로 하는 전압제어 발진회로.
5. 제1항에 있어서, 상기 전류치 조정회로(8)는 복수개의 저항을 가지고 이 복수개의 저항의 분압에 의해 발생된 전압에 대응하여 정전류가 흐르는 복수개의 정전류회로와, 상기 조정전류로서 상기 복수개의 정전류회로에서 상기 정전류를 합산하는 수단을 구비하는 것을 특징으로 하는 전압제어 발진회로.
6. 제1항에 있어서, 상기 제1 및 제2충방전회로는 각각 가변증폭기를 포함하는 것을 특징으로 하는 전압제어 발진회로.