KR100284109B1 - 피크-피크 전압제어를 갖는 정밀 rc 발진기 - Google Patents

피크-피크 전압제어를 갖는 정밀 rc 발진기 Download PDF

Info

Publication number
KR100284109B1
KR100284109B1 KR1019980700577A KR19980700577A KR100284109B1 KR 100284109 B1 KR100284109 B1 KR 100284109B1 KR 1019980700577 A KR1019980700577 A KR 1019980700577A KR 19980700577 A KR19980700577 A KR 19980700577A KR 100284109 B1 KR100284109 B1 KR 100284109B1
Authority
KR
South Korea
Prior art keywords
voltage
coupled
amplifier
output
capacitor
Prior art date
Application number
KR1019980700577A
Other languages
English (en)
Other versions
KR19990035916A (ko
Inventor
러셀 이 쿠퍼
스캇트 엘리슨
Original Assignee
씨. 필립 채프맨
마이크로칩 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 씨. 필립 채프맨, 마이크로칩 테크놀로지 인코포레이티드 filed Critical 씨. 필립 채프맨
Publication of KR19990035916A publication Critical patent/KR19990035916A/ko
Application granted granted Critical
Publication of KR100284109B1 publication Critical patent/KR100284109B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

마이크로칩 내의 RC 발진기 회로(10)는 정확한 고전압레벨과 저전압레벨(V2와 V1) 사이에서 RC 네트워크의 캐패시터(14)의 충전 및 방전을 제어하기 위하여 출력이 직렬 RC 네트워크(22, 14)에 결합된 플립플롭(20)의 셋트 및 리셋트에 각각 출력이 결합된 제 1 및 제 2 비교기(16, 18)를 포함한다. 각 비교기의 일측입력은 RC 네트워크에 결합되는 반면에 제 2 입력은 각 수정된 고 한계전압과 저 한계전압레벨(Vh', Vl')에 결합되어 발진신호가 정확한 고전압 및 저전압레벨(Vh, Vl)를 초과하지 않는다. 발진기의 출력 주파수는 저전압레벨(Vl)의 상이한 값을 선택하므로서 조절될 수 있다.

Description

피크-피크 전압제어를 갖는 정밀 ＲＣ 발진기
본 발명을 첨부도면에 의거하여 보다 상세히 설명하면 다음과 같다.
도 1은 마이크로 콘트롤러 칩(도시하지 않았음) 내에 배치된 RC 발진기의 약식 구성도.
도 2는 본 발명의 예시 발진신호를 보인 그래프.
본 발명은 발진기 회로와 발진신호를 발생하기 위한 방법에 관한 것으로, 특히 전압, 온도 및 프로세스 변화에 관계 없이 정밀한 전압 사이에서 정확히 발진하므로서 사전에 결정된 주파수에서 발진하는 RC 발진기 회로와 그 방법에 관한 것이다.
발진기 회로는 여러 전자분야에서 사용되고 있다. RC 발진기 회로는 통상적으로 직렬 저항-캐패시터(RC) 네트워크 사이의 연결부에 결합된 제어회로를 포함한다. 제어회로는 캐패시터의 양단에 나타나는 발진신호를 발생하기 위하여 저항을 통하여 캐패시터에 전압을 교대로 충전 또는 방전한다. 발진 주파수는 저항 및 캐패시터의 시정수에 의하여 결정된다.
RC 발진기를 구성하는 한가지 방법은 RC 네트워크의 캐패시터의 충전 및 방전을 제어하는 회로로서 내셔날 세미콘덕터(National Semiconductor)에서 제조된 공지의 NE 555 타이머(555 타이머)를 이용하는 것이 있다. 555 타이머는 세트/리셋트(SR) 플립-플롭과 제 1 및 제 2 비교기를 포함한다. 직렬 RC 네트워크 사이의 연결부는 각 비교기의 일측입력에 결합된다. 제 1 비교기의 타측 입력은 높은 한계전압 즉, 고 한계전압(Vh)을 수신토록 결합되는 반면에 제 2 비교기의 타측 입력은 낮은 한계전압, 즉, 저 한계전압(Vl)을 수신토록 결합된다. 제 1 비교기의 출력은 플립-플롭의 셋트입력에 결합되는 반면에 제 2 비교기의 출력은 플립-플롭의 리셋트 입력에 결합된다. 플립-플롭의 출력은 RC 네트워크의 저항에 결합된다.
작동에 있어서, 제 1 비교기는 플립-플롭을 셋트시켜 RC 발진신호가 사전에 결정된 고 한계전압을 초과할 때에 캐패시터를 통하여 전압의 방전을 시작하며, 제 2 비교기는 플립-플롭을 리셋트시켜 RC 발진신호가 사전에 결정된 저 한계전압의 이하로 떨어질 때에 캐패시터에 전압을 충전시키기 시작한다. 이러한 방법으로 캐패시터를 통하여 나타나는 신호는 RC 네트워크의 저항과 캐패시터의 값에 의하여 결정된 주파수로 고 한계전압과 저 한계전압 사이에서 발진한다.
그러나, 이러한 구성은 플립-플롭이 비교기의 하나의 스위칭에 응답하여 셋트(또는 리셋트)될 때에 RC 발진신호가 실질적으로 고 한계전압 이상으로 상승하거나(플립-플롭을 셋팅하는 경우) 또는 저 한계전압 이하로 떨어지는(플립-플롭을 리셋팅 하는 경우) 결점을 갖는다. 따라서, RC 발진신호가 요구된 고 한계전압과 저 한계전압 사이에서 정확히 발진하지 않으므로 발진 주파수에 변화가 나타난다. 정확한 발진신호가 요구될 때에 이러한 에러는 받아들여질 수 없다.
미국특허 제4 122 413호(Chen)에는 차이가 실질적으로 일정하게 유지되는 두 한계전압 사이세어 발진하는 싱글 핀 MOS RC 발진기가 기술되어 있다. RC 발진기 회로는 집적회로(IC)의 전원단자에 직렬로 연결된 외부저항과 캐패시터를 포함한다. IC는 캐패시터의 충방전을 제어한다. IC는 저항과 캐패시터의 연결부에 연결되고 캐패시터를 통하여 결합된 MOS 스위치를 포함한다. 스위치가 온일 때에 캐패시터의 전압은 저항을 통하여 방전될 것이다. 스위치가 오프될 때에 캐패시터는 저항을 통하여 충전된다. 또한 IC는 저항과 캐패시터 사이에 결합되고 유사하나 상이한 한계값을 갖는 한쌍의 인버터를 포함한다. IC의 논리회로는 이러한 인버터 쌍에 결합되고 캐패시터 전압이 양 인버터의 한계값 이하인 경우에 스위치가 ″오프″ 되고 캐패시터 전압이 양 한계값을 초과할 때에 스위치가 ″온″이 되게 구성되어 있다. 따라서, 상기 미국특허 제4 122 413호는 캐패시터의 전압이 RC 네트워크의 RC 시정수에 의하여 설정된 주파수로 인버터의 두 한계전압 사이에서 진동할 것임을 교시하고 있다. 그러나, 상기 미국특허 제4 122 413호에서 언급된 바와 같이 인버터의 한계전압은 정확하지 않고 변화한다. 그러나, 한계전압은 동일방향으로 변화할 것이므로 한계전압 사이의 차이는 실질적으로 일정하게 될 것이다. 따라서, 발진 주파수는 일정하게 된다.
발진기 분야에서 특별히 흥미 있는 한 영역은 마이크로 콘트롤러에 발진기를 사용하는 것이다. 종래에 대부분의 마이크로 콘트롤러 사용자들은 마이크로 콘트롤러에 정확한 클럭신호를 제공하는 외부 발진기를 신회하였다. 이러한 접근은 마이크로 콘트롤러에 정확한 클럭신호를 제공하는 잇점을 갖는 반면에 외부 발진기와 이에 관련된 구성요소가 마이크로 콘트롤러에 부가되는 것이 요구되므로 외부 클럭 소오스를 사용하는데 따른 코스트의 증가와 비효율적인 공간이용의 결점을 갖는다. 이와 같이, 발진기를 마이크로 콘트롤러 칩자체의 내부에 구성한다면 비용과 공간을 절감할 수 있는 잇점은 있다. 그러나, 당해 기술분야에 전문가라면 제조과정에 있어서 본질적인 프로세스 변화는 결국 부정확한 클럭출력 주파수를 갖는 발진기를 제조할 수 밖에 없음을 알 수 있다.
따라서, 정확한 고 한계전압 값과 저 한계전압 값 사이에서 정확히 발진하므로서 사전에 결정된 주파수로 발진하는 신호를 제공하는 반면에 온도, 전원 및 프로세스 변화에 무관한 내부 RC 발진기 회로를 갖는 마이크로 콘트롤러와 그 방법을 제공하는 것이 요구된다.
본 발명의 목적은 정밀 내부 RC 발진기를 갖는 마이크로 콘트롤러와 이에 대한 방법을 제공하는데 있다.
본 발명의 다른 목적은 디지탈 트리밍을 갖는 정밀 내부 RC 발진기가 구비된 마이크로 콘트롤러와 이에 대한 방법을 제공하는데 있다.
본 발명의 또 다른 목적은 온도, 전압 및 프로세스 변화에 무관하게 정밀한 주파수 클럭신호를 제공하는 정밀 내부 RC 발진기를 갖는 마이크로 콘트롤러와 이에 대한 방법을 제공하는데 있다.
본 발명에 따른 회로는 발진신호가 전원 전압 소오스로부터 발생된 제 1 및 제 2 전압 사이로 정확히 발진하도록 하므로서 직렬저항-캐패시터(RC) 네트워크를 통하여 사전에 결정된 주파수의 발진신호를 발생하기 위한 것으로, 발진 주파수가 RC 네트워크의 시정수와 제 1 및 제 2 전압 사이의 차이에 의하여 결정되는 것에 있어서, 발진신호의 전압이 제 1 한계전압을 초과할 때에 캐패시터를 통하여 전압을 방전하고 발진신호의 전압이 제 2 한계전압 이하로 떨어질 때에 캐패시터를 통하여 충전이 이루어지도록 하는 충전-방전수단, 캐패시터를 통하여 전압의 방전이 시작될 때에 발진신호의 제 1 표본추출 전압을 얻기 위하여 충전-방전 수단에 결합된 제 1 샘플링 수단, 제 1 한계전압을 제 1 전압 및 제 1 표본추출 전압 사이의 전압 차이에 의하여 수정된 제 1 전압이 되도록 조절하기 위하여 제 1 샘플링 수단에 결합된 제 1 보상수단, 캐패시터를 통한 전압의 충전이 시작될 때에 발진신호의 제 2 표본추출 전압을 얻기 위하여 충전-방전 수단에 결합된 제 2 샘플링 수단, 제 2 한계전압을 제 2 전압과 제 2 표본추출 전압 사이의 전압 차이에 의하여 수정된 제 2 전압이 되도록 조절하기 위하여 제 2 샘플링 수단에 결합된 제 2 보상수단과, 다수의 상이한 전압으로부터 제 2 전압을 선택하므로서 제 1 및 제 2 전압 사이의 전압 차이를 선택하기 위하여 제 2 보상수단에 결합된 차동전압 설정수단으로 구성된다. 충전-방전 수단이 캐패시터를 통한 전압의 충전과 방전을 제어하기 위하여 출력이 직렬 RC 네트워크에 결합된 플립플롭으로 구성된다.
제 1 샘플링 수단은 입력이 충전-방전 수단의 출력에 연결된 네거티브 트리거형 펄스 발생기와, 이 네거티브 트리거형 펄스 발생기로부터의 펄스수신에 응답하여 제 1 보상수단을 발진신호의 제 1 표본 추출전압에 순간적으로 결합시키기 위하여 네거티브 트리거형 펄스 발생기의 출력에 결합된 제 1 스위치 수단으로 구성된다. 마찬가지로, 제 2 샘플링 수단은 입력이 충전-방전 수단의 출력에 연결된 포지티브 트리거형 펄스 발생기와, 포지티브 트리거형 펄스 발생기로부터의 펄스 수신에 응답하여 제 2 보상수단을 발진신호의 제 2 표본추출 전압에 순간적으로 결합시키기 위하여 포지티브 트리거형 펄스 발생기의 출력에 결합된 제 2 스위치 수단으로 구성된다.
또한, 본 발명의 회로는 플립플롭을 셋트시키거나 리셋트 시키기 위하여 각각의 출력이 플립플롭의 제 1 및 제 2 입력에 결합된 제 1 및 제 2 비교기로 구성되고, 제 1 비교기는 그 비반전 입력으로부터 RC 네트워크의 저항과 캐패시터 사이의 접속점으로의 연결부를 가지며, 제 2 비교기는 그 반전입력으로부터 접속점으로의 연결부를 갖는다. 제 1 보상수단은 제 1 및 제 2 입력과 출력을 갖는 증폭기로 구성되며, 증폭기의 제 1 입력은 제 1 전압을 수신토록 결합되고, 증폭기의 출력은 제 1 비교기의 반전입력에 결합되며, 일측단부가 증폭기의 출력에 결합되고 타측단부가 증폭기의 제 2 입력에 결합된 캐패시터로 구성된다. 마찬가지로, 제 2 보상수단은 제 1 및 제 2 입력과 출력을 갖는 증폭기로 구성되며, 증폭기의 제 1 입력은 제 2 전압을 수신토록 결합되고, 증폭기의 출력이 제 2 비교기의 비반전 입력에 결합되며, 일측단부가 증폭기의 출력에 결합되고 타측단부가 증폭기의 제 2 입력에 결합된 캐패시터로 구성된다.
차동전압 설정수단은 입력이 전원전압 소오스에 결합되고 제 2 보상수단의 증폭기에 제 2 전압을 공급하는 출력을 갖는 멀티 플렉서로 구성된다. 이 멀티플렉서는 선택될 때에 멀티 플렉서로부터의 차동전압을 제 2 보상수단의 증폭기로 공급하는 다수의 입력탭을 갖는다. 아울러, 멀티플렉서는 다수의 입력탭 중에서 하나를 선택하기 위한 선택수단을 포함한다.
아울러, 본 발명의 방법은 발진신호가 전원전압 소오스로부터 발생된 제 1 및 제 2 전압 사이에서 정확히 발진토록 하므로서 직렬 저항-캐패시터(RC) 네트워크를 통하여 사전에 결정된 주파수의 발진신호를 발생하기 위한 것으로, 발진 주파수가 RC 네트워크의 시정수와 제 1 및 제 2 전압 사이의 차이에 의하여 결정되는 방법에 있어서, 이 방법이 발진신호의 전압이 제 1 한계전압을 초과할 때에 캐패시터를 통하여 전압을 방전하고 발진신호의 전압이 제 2 한계전압 이하로 떨어질 때에 캐패시터를 통하여 충전이 이루어지도록 하는 충전-방전 수단을 제공하는 단계, 캐패시터를 통하여 전압의 방전이 시작될 때에 발진신호의 제 1 표본추출 전압을 얻기 위하여 충전-방전 수단에 결합된 제 1 샘플링 수단을 제공하는 단계, 제 1 한계전압을 제 1 전압 및 제 1 표본추출 전압 사이의 전압 차이에 의하여 수정된 제 1 전압이 되도록 조절하기 위하여 제 1 샘플링 수단에 결합된 제 1 보상수단을 제공하는 단계, 캐패시터를 통한 전압의 충전이 시작될 때에 발진신호의 제 2 표본추출 전압을 얻기 위하여 충전-방전 수단에 결합된 제 2 샘플링 수단을 제공하는 단계, 제 2 한계전압을 제 2 전압과 제 2 표본추출 전압 사이의 전압 차이에 의하여 수정된 제 2 전압이 되도록 조절하기 위하여 제 2 샘플링 수단에 결합된 제 2 보상수단을 제공하는 단계와, 다수의 상이한 전압으로부터 제 2 전압을 선택하므로서 제 1 및 제 2 전압 사이의 전압 차이를 선택하기 위하여 제 2 보상수단에 결합된 차동전압 설정수단을 제공하는 단계로 구성된다. 충전-방전 수단이 캐패시터를 통한 전압의 충전과 방전을 제어하기 위하여 출력이 직렬 RC 네트워크에 결합된 플립플롭으로 구성된다.
제 1 샘플링 수단을 제공하는 단계는 입력이 충전-방전 수단의 출력에 연결된 네거티브 트리거형 펄스 발생기를 제공하는 단계와, 이 네거티브 트리거형 펄스 발생기로부터의 펄수수신에 응답하여 제 1 보상수단을 발진신호의 제 1 표본추출 전압에 순간적으로 결합시키기 위하여 네거티브 트리거형 펄스 발생기의 출력에 결합된 제 1 스위치 수단을 제공하는 단계로 구성된다. 마찬가지로, 제 2 샘플링 수단을 제공하는 단계는 입력이 충전-방전 수단의 출력에 연결된 포지티브 트리거형 펄스 발생기를 제공하는 단계와, 포지티브 트리거형 펄스 발생기로부터의 펄스 수신에 응답하여 제 2 보상수단을 발생신호의 제 2 표본추출 전압에 순간적으로 결합시키기 위하여 포지티브 트리거형 펄스 발생기의 출력에 결합된 제 2 스위치 수단을 제공하는 단계로 구성된다.
또한, 본 발명의 방법은 플립플롭을 셋트 시키거나 리셋트 시키기 위하여 각각의 출력이 플립플롭의 제 1 및 제 2 입력에 결합된 제 1 및 제 2 비교기를 제공하는 단계를 포함하고, 제 1 비교기는 그 비반전 입력으로부터 RC 네트워크의 저항과 캐패시터 사이의 접속점으로의 연결부를 가지며, 제 2 비교기는 그 반전입력으로부터 접속점으로의 연결부를 갖는다. 제 1 보상수단은 제공하는 단계는 제 1 및 제 2 입력과 출력을 갖는 증폭기를 제공하는 단계로 구성되며, 증폭기의 제 1 입력은 제 1 전압을 수신토록 결합되고, 증폭기의 출력은 제 1 비교기의 반전입력에 결합되며, 일측단부가 증폭기의 출력에 결합되고 타측단부가 증록기의 제 2 입력에 결합된 캐패시터를 제공하는 단계로 구성된다. 마찬가지로, 제 2 보상수단을 제공하는 단계는 제 1 및 제 2 입력과 출력을 갖는 증폭기를 제공하는 단계로 구성되며, 증폭기의 제 1 입력은 제 2 전압을 수신토록 결합되고, 증폭기의 출력이 제 2 비교기의 비반전입력에 결합되며, 일측단부가 증폭기의 출력에 결합되고 타측단부가 증폭기의 제 2 입력에 연결된 캐패시터를 제공하는 단계로 구성된다.
차동전압 설정수단은 입력이 전원전압 소오스에 결합되고 제 2 보상수단의 증폭기에 제 2 전압을 공급하는 출력을 갖는 멀티 플렉서로 구성된다. 아울러 멀티플렉서는 선택될 때에 멀티플렉서로부터의 차동전압을 제 2 보상수단의 증폭기로 공급하는 다수의 입력탭을 갖는다.
도 1에는 피크-피크 전압제어를 갖는 정밀 RC 발진기(이후 간단히 발진기라 함)(10)가 도시되어 있다. 이 발진기(10)는 마이크로 콘트롤러(도시하지 않았음)와 함께 칩 내에 배치되며, 이는 외부의 별도 발진기가 본 발명의 마이크로 콘트롤러에 요구되지 않으므로 본 발명의 주요부분이다. 발진기(10)는 사전에 결정된 정확한 전압레벨 사이, 예를 들어 사전에 결정된 제 1 및 제 2 또는 고전압 및 저전압(Vh와 Vl) 사이에서 정확히 발진하므로서 사전에 결정된 주파수의 발진신호를 발생한다. 발진기(10)는 고전압 값과 저전압 값(Vh 및 Vl) 사이에서 정확히 발진하는 발진신호를 회로 접속점(12)(즉, 캐패시터 14 측)에서 발생한다. 발진 주파수는 부분적으로 저항(22)과 캐패시터(14)의 RC 시정수에 의하여 결정되며, 이 발진 주파수는 저항(22)과 캐패시터(14)의 저항값과 용량값을 곱한 것에 반비례한다. 또한 발진 주파수는 접속점(12)에서 발진신호가 이들 전압 사이에서 피크-피크로 정확히 교차하므로 고전압과 저전압(Vh와 Vl) 사이의 차이에 의하여 영향을 받는다. 특히, 저항(22)과 캐패시터(14)의 어느 주어진 RC 시정수에서, Vh와 Vl 사이의 전압 차이가 낮아질 때에 발진 주파수는 증가하고 반대로 전압 차이가 높아질 때에는 발진 주파수가 감소한다.
발진기(10)는 비교기(16)(18)와 SR 플립플롭(20)을 포함하며 이들 모두는 통상적인 555 타이머의 구성요소로 구성된다. 비교기(16)(18)는 각 출력이 SR 플립플롭(20)의 셋트 및 리셋트 입력에 결합되고 이들은 발진기(10)의 충전-방전부로서 간주될 수 있다. 캐패시터(14)와 저항(22)으로 구성된 RC 네트워크의 연결부인 회로 접속점(12)은 비교기(16)의 비반전입력과 비교기(18)의 반전입력에 결합된다. 비교기(16)의 반전입력은 고 한계전압(Vh')로 나타낼 수 있는 고전압(Vh)의 수정버전을 수신토록 결합된다. 마찬가지로, 비교기(18)의 비반전입력은 저한계전압(Vl')로 나타낼 수 있는 저전압(Vl)의 수정버전을 수신토록 결합된다.
반전출력 플립플롭(20)이 저항(22)을 통하여 회로 접속점(12)에 결합된다. 플립플롭(20)의 출력은 플립플롭의 셋트 또는 리셋트 상태에 따라서 플립플롭(20)에 인가된 전원전압 사이, 예를 들어 Vdd와 Vss의 전압 사이로 전환한다. 예를 들어, 플립플롭(20)이 셋트될 때에 플립플롭(20)의 반전출력은 논리 ″1″로부터 논리 ″0″로 전환되어 전압 Vdd로부터 전압 Vss로 변환한다.
비록 이 우선 실시형태가 플립플롭(20)의 반전출력을 이용하고 있으나, 플립플롭(20)의 비반전출력(도시하지 않았음)이 사용될 수 있으며 비교기(16)(18)로부터 플립플롭(20)의 셋트 및 리셋트 입력으로의 연결을 바뀌어질 수 있다. 또한 각 비교기(16)(18)의 입력은 이들의 각 출력에서 반대극성을 보이도록 서로 바뀔 수 있다.
비교기(10)는 제 1 샘플링 부분과 제 1 보상부분으로 구성되는 제 1 전압수정 부분을 포함한다. 마찬가지로, 발진기(10)는 제 2 샘플링 부분과 제 2 보상부분으로 구성되는 제 2 전압 수정부분을 포함한다. 제 1 및 제 2 전압수정부는 플립프롭(20)이 절환될 때에 회로접속점(12)에 나타나는 발진신호의 오우버 슈트(전압 Vh의) 또는 언더슈트(전압 Vl의)에 각각 기초하여 비교기(16)(18)에 인가되는 수정 고 한계전압과 저 한계전압(Vh' 및 Vl')을 발생한다. 특히 제 1 전압 수정부분은 수정된 고 한계전압 Vu'를 발생하여 비교기(16)의 반전입력에 인가하여 플립플롭(20)이 수정된 고 한계전압 Vh'를 발생하여 비교기(16)의 반전입력에 인가하여 플립플롭(20)이 수정된 고 한계전압 Vh'를 초과하는 발진신호에 응답하여 실질적으로 절환될 때에 발진신호가 사전에 결정된 고전압 Vh와 동일하게 된다. 마찬가지로 제 2 전압 수정부는 수정된 저 한계전압 Vl'를 발생하여 비교기(18)의 비반전 입력에 인가하므로서 플립플롭(20)이 수정된 저 한계전압 Vl' 이하로 떨어진 발진신호에 응답하여 실질적으로 절환될 때에 발진신호가 사전에 결정된 저전압 Vl과 동일하게 된다. 이와 같은 방식으로, 본 발명은 전압 Vl과 Vh 사이에서 발진하는 신호가 회로접속점(12)에 나타나도록 한다. 이로써 회로접속점(12)에서의 신호는 사전에 결정된 일정한 주파수로 발진한다. 이미 언급된 바와 같이, 제 1 전압 수정부분은 제 1 샘플링부분과 제 1 보상부분을 포함한다. 제 1 샘플링 부분은 입력이 충전-방전 부분 또는 플립-플롭(20)의 출력에 연결된 네거티브 트리거형 펄스발생기(24)와, 네거티브 트리거형 펄스발생기(24)로부터의 펄스수신에 응답하여 제 1 보상부분을 발진신호의 제 1 표본추출 전압에 순간적으로 결합하기 위하여 네거티브 트리거형 펄스발생기(24)의 출력에 결합된 제 1 스위치부분(26)으로 구성된다. 네거티브 트리거형 펄스 발생기(24)의 출력에 결합된 제 1 스위치 부분(26)으로 구성된다. 네거티브 트리거형 펄스발생기(24)는 그 입력에서 플립플롭(20)의 출력신호의 하강엣지의 수신에 응답하여 약 2-5 노나초의 출력 펄스를 제공한다. 네거티브 트리거형 펄스발생기(24)와 같은 펄스발생기는 당해 기술분야의 전문가에게는 잘 알려진 것이다. 제 1 보상부분은 증폭기(30)와 캐패시터(28)로 구성된다. 증폭기(30)의 제 1 입력은 제 1 또는 고전압(Vh)를 수신토록 결합되고 증폭기(30)의 출력은 제 1 비교기(16)의 반전입력에 결합된다. 캐패시터(28)는 일측단부가 증폭기(30)의 출력에 결합되며 타측단부가 증폭기(30)의 제 2 입력에 결합된다.
작동에 있어서, 증폭기(30)가 그 반전 및 비반전 입력에서 나타나는 전압을 동일하게 유지하므로 증폭기(30)는 피드백 캐패시터(28)를 갖는 단일이득 구성에 결합되어 캐패시터(28)의 양단에 나타는 전압은 Vh'와 Vh 사이의 전압 차이이다. 또한 전압 Vh'는 초기에 전압 Vh와 동일하게 셋트된다. 그러나, 플립플롭(20)이 논리하이로부터 논리로우로 절환될 때에 스위치(26)는 순간적으로 폐쇄되어(네거티브 트리거형 펄스발생기 24에 의하여) 회로 접속점(12)을 캐패시터(28)의 제 1 단자에 연결한다. 이로서 회로접속점(12)에 나타나는 전압의 샘플(즉, 발진신호의 전압)이 캐패시터(28)의 제 1 단자에 나타나도록 한다. 따라서, 캐패시터(28)의 양단전압은 회로 접속점(12)에서 표본추출된 전압과 전압 Vh 사이의 차이만큼 변화하여 캐피시터의 양단전압은 Vh〉 인 경우에 보다 큰 포지티브의 값을 가질 것이며(회로접속점 12의 전압) Vh〈 인 경우에는 보다 작은 포지티브의 값을 가질 것이다(회로접속점 12의 전압). 이러한 방식으로 캐패시터(28)는 이러한 전압 차이를 효과적으로 저장한다. 더우기 표본추출 시간에서 Vh= 일 때에(회로접속점 12의 전압) 캐패시터(28)의 전압은 변하지 아니하며 오우버슈트 상태가 보정될 것이다.
특히, 발진신호가 전압 Vh를 오우버슈트 할 때에 캐패시터(28)의 제 1 단자에 나타나는 제 1 표본추출 전압은 Vh 보다 클 것이다. 따라서, 증폭기(30)는 전압 오우버슈트의 양만큼 캐패시터(28)의 전압을 낮추어 전압 Vh'를 낮추므로서 응답할 것이다. 환언컨데, 증폭기(30)는 회로접속점(12)의 제 1 표본추출 전압과 전압 Vh 사이의 전압 차이와 동일한 수정된 고 한계전압 Vh'를 발생하여 이 전압 Vh'를 비교기(16)에 인가한다. 더우기 표본추출 시간이 매우 짧으므로(즉, 2-5 노나초 정도) 진동신호가 오우버슈트 없이 고전압 Vh에 정확히 이르기 전에 개시 싯점으로부터 약간의 반복이 일어난다. 그러나, 이후에 비교기(16)는 회로접속점(12)의 전압이 전압 Vh'를 초과할 때에 절환되어 실제로 플립플롭(20)이 절환되어 회로 접속점(12)의 전압을 방전하기 시작할 때에 회로 접속점(12)의 전압은 Vh의 요구된 고전압에 정확하고 정밀하게 도달한다.
마찬가지로, 이미 언급된 바와 같이, 제 2 전압 수정부분은 제 2 샘플링부분과 제 2 보상부분을 포함한다. 제 2 샘플링부분은 입력이 충전-방전부분 또는 플립플롭(20)의 출력에 연결된 포지티브 트리거형 펄스발생기(32)와, 포지티브 트리거형 펄스 발생기(32)로부터의 펄스수신에 응답하여 제 2 보상을 발진신호의 제 2 표본 추출전압에 순간적으로결합하기 위하여 포지티브 트리거형 펄스발생기(32)의 출력에 결합된 제 2 스위치부분 또는 단순히 스위치(34)로 구성된다. 포지티브 트리거형 펄스 발생기(32)는 그 입력에서 플립플롭(20)로부터 출력신호의 상승 엣지의 수신에 응답하여 약 2-5 노나초의 출력펄스를 제공한다. 포지티브 트리거형 펄스발생기(32)와 같은 펄스발생기는 당해 기술분야의 전문가에게는 잘 알려져 있는 것이다. 제 2 보상부분은 증폭기(38)와 캐패시터(36)로 구성된다. 증폭기(38)의 제 1 입력은 제 2 또는 저전압(Vl)을 수신토록 결합되고, 증폭기(38)의 출력은 제 2 비교기(18)의 비반전입력에 결합된다. 캐패시터(36)는 일측단부가 증폭기(38)의 출력에 결합되고 타측단부가 증폭기(38)의 제 2 입력에 결합된다.
증폭기(30)에 유사하게, 증폭기(38)는 피드백 캐패시터(36)의 단일 이득구성에 결합되어 캐패시터(36)의 양단전압이 Vi과 Vl 사이의 전압 차이가 된다. 더우기 전압 Vl'는 초기에 전압 Vl과 동일하게 설정된다. 플립플롭(20)이 논리로우로부터 논리하이로 절환될 때에 스위치(34)가 순간적으로 폐쇄되어(포지티브 트리거형 펄스발생기 32에 의하여) 회로접속점(12)을 캐패시터(36)의 제 1 단자에 연결한다. 이는 회로접속점(12)에 나타나는 전압의 샘플이 캐패시터(36)의 제 1 단자에 나타나도록 한다. 앙울러, 캐패시터(36)의 양단전압은 회로접속점(12)과 전압 Vl에서 표본추출된 전압 사이의 차이만큼 변화할 것이며, 캐패시터(36)가 이 전압차이를 효과적으로 저장한다. 예를 들어, 발진신호가 전압 Vl에서 표본추출된 전압 사이의 차이만큼 변화할 것이며, 캐패시터(36)가 이 전압 차이를 효과적으로 저장한다. 예를 들어, 발진신호가 전압 Vl을 언더슈트할 때에 캐패시터(36)의 제 1 단자에 나타나는 표본 추출전압은 전압 Vl 보다 작을 것이다. 따라서, 증폭기(38)는 캐패시터(36)의 전압을 증가시키고 제 2 표본추출 전압과 전압 Vl 사이의 전압 차이와 동일한 전압량만큼 전압 Vl'을 증가시켜 응답하고 이 전압을 비교기(18)에 인가할 것이다. 다시, 표본추출 시간은 매우 짧으므로(즉, 2∼5 노나초) 언더슈트 없이 발진신호가 정확히 저전압 Vl에 이르기 전에 약간의 반복이 일어날 것이다. 이후에 회로접속점(12)의 전압이 전압 Vl'를 초과할 때에 비교기(18)가 절환되어 플립플롭(20)이 실질적으로 절환되고 회로접속점(12)에서 전압을 충전하기 시작할 때에 회로접속점(12)의 전압은 정확히 요구된 저전압 Vl에 이르게 된다.
이상 언급된 발진기(10)의 부분은 저전압 Vl과 고전압 Vh 사이의 사전에 결정된 주파수로 발진하는 신호를 제공한다. 발진신호의 주파수는 저항(22)과 캐패티서(14)의 RC 시정수와 전압 Vl 및 Vh 사이의 전압 차이의 함수이므로 이 전압 차이를 제어하므로서 발진기(10)로부터의 발진신호의 주파수를 제어할 것이다. 이와 같이 차동전압 설정부분은 다수의 차동전압으로부터 제 2, 즉 저전압(Vl)을 선택하여 제 1 또는 고전압(Vh)과 제 2 또는 저전압(Vl) 사이의 전압차를 선택하기 위하여 제공된다. 차동전압 설정부분은 입력이 전원전압소오스(Vdd)에 결합되고 제 2 보상부분의 증폭기(38)에 제 2 또는 저전압(Vl)을 공급하는 출력을 갖는 멀티플렉서(40)로 구성된다. 멀티플렉서(40)는 선택되었을 때에 각각 멀티플렉서(40)로부터의 차동전압을 증폭기(38)에 공급하는 다수의 입력탭(44)을 갖는다. 멀티플렉서(40)는 다수의 입력탭(44) 중에서 하나를 선택하기 위한 선택 또는 디지탈 조절부(42)를 포함한다. 디지탈 조절부(42)는 멀티플렉서(40)에 대한 n라인의 디지탈 데이타라인으로 구성된다. 이와 같이 디지탈 조절부(42)는 RO로부터 R(2n-1)으로 2n입력탭(44)을 어드레스할 수 있다. 각 입력탭(44) 사이에는 멀티플렉서(40)에 차동전압 레벨을 제공토록 다른 저항(46)이 연결되어 있다. 또한 전압소오스 Vdd와 접지부 사이에 저항(48)(50)이 연결되어 있다. 디지탈 조절부(42)으 데이타는 요구된 바에 따라서 마이크로 콘트롤러칩 또는 다른 소오스로부터 제공될 수 있다.
도 2는 본 발명의 예시적인 발진신호를 보인 그래프를 보인 것으로, 신호가 사전에 결정된 고전압 Vh과 저전압 Vl 사이에서 발진한다.
이상의 본 발명이 그 우선 실시형태로 설명되었으나 본 발명은 그 기술사상이나 범위를 벗어남이 없이 수정이 가능하다.

Claims (20)

  1. 발진신호가 전원 전압 소오스로부터 발생된 제 1 및 제 2 전압 사이로 정확히 발진하도록 하므로서 직렬저항-캐패시터(RC) 네트워크를 통하여 사전에 결정된 주파수의 발진신호를 발생하기 위한 것으로, 발진 주파수가 RC 네트워크의 시정수와 제 1 및 제 2 전압 사이의 차이에 의하여 결정되는 것에 있어서, 발진신호의 전압이 제 1 한계전압을 초과할 때에 캐패시터를 통하여 전압을 방전하고 발진신호의 전압이 제 2 한계전압 이하로 떨어질 때에 캐패시터를 통하여 상기 전압의 충전이 이루어지도록 하는 충전-방전수단, 캐패시터를 통하여 상기 전압의 방전이 시작될 때에 발진신호의 제 1 표본추출 전압을 얻기 위하여 상기 충전-방전 수단에 결합된 제 1 샘플링 수단, 상기 제 1 한계전압을 제 1 전압 및 제 1 표본추출 전압 사이의 전압 차이에 의하여 수정된 제 1 전압이 되도록 조절하기 위하여 상기 제 1 샘플링 수단에 결합된 제 1 보상수단, 캐패시터를 통한 상기 전압의 충전이 시작될 때에 발진신호의 제 2 표본추출 전압을 얻기 위하여 상기 충전-방전 수단에 결합된 제 2 샘플링 수단, 상기 제 2 한계전압을 제 2 전압과 제 2 표본추출 전압 사이의 전압 차이에 의하여 수정된 제 2 전압이 되도록 조절하기 위하여 상기 제 2 샘플링 수단에 결합된 제 2 보상수단과, 다수의 상이한 전압으로부터 제 2 전압을 선택하므로서 제 1 및 제 2 전압 사이의 전압 차이를 선택하기 위하여 상기 제 2 보상수단에 결합된 차동전압 설정수단으로 구성됨을 특징으로 하는 피크-피크 전압제어를 갖는 정밀 RC 발진기.
  2. 제 1 항에 있어서, 상기 충전-방전 수단이 캐패시터를 통한 상기 전압의 충전과 방전을 제어하기 위하여 출력이 직렬 RC 네트워크에 결합된 플립플롭으로 구성됨을 특징으로 하는 회로.
  3. 제 1 항에 있어서, 상기 제 1 샘플링 수단이 입력이 상기 충전-방전 수단의 출력에 연결된 네거티브 트리거형 펄스 발생기와, 상기 네거티브 트리거형 펄스 발생기로부터의 펄스수신에 응답하여 상기 제 1 보상수단을 발진신호의 상기 제 1 표본추출 전압에 순간적으로 결합시키기 위하여 상기 네거티브 트리거형 펄스 발생기의 출력에 결합된 제 1 스위치 수단으로 구성됨을 특징으로 하는 회로.
  4. 제 1 항에 있어서, 상기 제 2 샘플링 수단이 입력이 상기 충전-방전 수단의 출력에 연결된 포지티브 트리거형 펄스 발생기와, 상기 포지티브 트리거형 펄스 발생기로부터의 펄스수신에 응답하여 상기 제 2 보상수단을 발진신호의 상기 제 2 표본추출 전압에 순간적으로 결합시키기 위하여 상기 포지티브 트리거형 펄스 발생기의 출력에 결합된 제 2 스위치 수단으로 구성됨을 특징으로 하는 회로.
  5. 제 2 항에 있어서, 상기 플립플롭을 셋트시키거나 리셋트 시키기 위하여 각각의 출력이 상기 플립플롭의 제 1 및 제 2 입력에 결합된 제 1 및 제 2 비교기로 구성되고, 상기 제 1 비교기는 그 비반전 입력으로부터 RC 네트워크의 저항과 캐패시터 사이의 접속점으로의 연결부를 가지며, 상기 제 2 비교기는 그 반전입력으로부터 접속점으로의 연결부를 가짐을 특징으로 하는 회로.
  6. 제 5 항에 있어서, 상기 제 1 보상수단은 제 1 및 제 2 입력과 출력을 갖는 증폭기로 구성되며, 상기 증폭기의 상기 제 1 입력은 제 1 전압을 수신토록 결합되고, 상기 증폭기의 상기 출력은 상기 제 1 비교기의 반전입력에 결합되며, 일측단부가 증폭기의 출력에 결합되고 타측단부가 증폭기의 제 2 입력에 결합된 캐패시터로 구성됨을 특징으로 하는 회로.
  7. 제 5 항에 있어서, 상기 제 2 보상수단은 제 1 및 제 2 입력과 출력을 갖는 증폭기로 구성되며, 상기 증폭기의 상기 제 1 입력은 제 2 전압을 수신토록 결합되고, 상기 증폭기의 상기 출력이 상기 제 2 비교기의 비반전 입력에 결합되며, 일측단부가 증폭기의 출력에 결합되고 타측단부가 증폭기의 제 2 입력에 결합된 캐패시터로 구성됨을 특징으로 하는 회로.
  8. 제 7 항에 있어서, 상기 차동전압 설정수단은 입력이 전원전압 소오스에 결합되고 상기 제 2 보상수단의 상기 증폭기에 제 2 전압을 공급하는 출력을 갖는 멀티 플렉서로 구성됨을 특징으로 하는 회로.
  9. 제 8 항에 있어서, 상기 멀티플렉서가 선택될 때에 상기 멀티 플렉서로부터의 차동전압을 상기 제 2 보상수단의 상기 증폭기로 공급하는 다수의 입력탭을 가짐을 특징으로 하는 회로.
  10. 제 9 항에 있어서, 상기 멀티플렉서가 상기 다수의 입력탭중에서 하나를 선택하기 위한 선택수단을 포함하고, 상기 회로가 마이크로 콘트롤러와 함께 칩에 배치됨을 특징으로 하는 회로.
  11. 발진신호가 전원전압 소오스로부터 발생된 제 1 및 제 2 전압 사이에서 정확히 발진토록 하므로서 직렬 저항-캐패시터(RC) 네트워크를 통하여 사전에 결정된 주파수의 발진신호를 발생하기 위한 것으로, 발진 주파수가 RC 네트워크의 시정수와 제 1 및 제 2 전압 사이의 차이에 의하여 결정되는 방법에 있어서, 이 방법이 발진신호의 전압이 제 1 한계전압을 초과할 때에 캐패시터를 통하여 전압을 방전하고 발진신호의 전압이 제 2 한계전압 이하로 떨어질 때에 캐패시터를 통하여 상기 전압의 충전이 이루어지도록 하는 충전-방전 수단을 제공하는 단계, 캐패시터를 통하여 상기 전압의 방전이 시작될 때에 발진신호의 제 1 표본추출 전압을 얻기 위하여 상기 충전-방전 수단에 결합된 제 1 샘플링 수단을 제공하는 단계, 제 1 한계전압을 제 1 전압 및 상기 제 1 표본추출 전압 사이의 전압 차이에 의하여 수정된 제 1 전압이 되도록 조절하기 위하여 상기 제 1 샘플링 수단에 결합된 제 1 보상수단을 제공하는 단계, 캐패시터를 통한 상기 전압의 충전이 시작될 때에 발진신호의 제 2 표본추출 전압을 얻기 위하여 상기 충전-방전 수단에 결합된 제 2 샘플링 수단을 제공하는 단계, 상기 제 2 한계전압을 제 2 전압과 상기 제 2 표본추출 전압 사이의 전압 차이에 의하여 수정된 상기 제 2 전압이 되도록 조절하기 위하여 상기 제 2 샘플링 수단에 결합된 제 2 보상수단을 제공하는 단계와, 다수의 상이한 전압으로부터 제 2 전압을 선택하므로서 제 1 및 제 2 전압 사이의 전압 차이를 선택하기 위하여 제 2 보상수단에 결합된 차동전압 설정수단을 제공하는 단계로 구성됨을 특징으로 하는 발진신호의 발생방법.
  12. 제 11 항에 있어서, 상기 충전-방전 수단이 캐패시터를 통한 상기 전압의 충전과 방전을 제어하기 위하여 출력이 직렬 RC 네트워크에 결합된 플립플롭으로 구성됨을 특징으로 하는 방법.
  13. 제 11 항에 있어서, 상기 제 1 샘플링 수단을 제공하는 단계는 입력이 상기 충전-방전 수단의 출력에 연결된 네거티브 트리거형 펄스 발생기를 제공하는 단계와, 상기 네거티브 트리거형 펄스 발생기로부터의 펄수수신에 응답하여 상기 제 1 보상수단을 발진신호의 상기 제 1 표본추출 전압에 순간적으로 결합시키기 위하여 상기 네거티브 트리거형 펄스 발생기의 출력에 결합된 제 1 스위치 수단을 제공하는 단계로 구성됨을 특징으로 하는 방법.
  14. 제 11 항에 있어서, 상기 제 2 샘플링 수단을 제공하는 단계는 입력이 상기 충전-방전 수단의 출력에 연결된 포지티브 트리거형 펄스 발생기를 제공하는 단계와, 상기 포지티브 트리거형 펄스 발생기로부터의 펄스수신에 응답하여 상기 제 2 보상수단을 발생신호의 상기 제 2 표본추출 전압에 순간적으로 결합시키기 위하여 상기 포지티브 트리거형 펄스 발생기의 출력에 결합된 제 2 스위치 수단을 제공하는 단계로 구성됨을 특징으로 하는 방법.
  15. 제 12 항에 있어서, 상기 플립플롭을 셋트 시키거나 리셋트 시키기 위하여 각각의 출력이 상기 플립플롭의 제 1 및 제 2 입력에 결합된 제 1 및 제 2 비교기를 제공하는 단계를 포함하고, 상기 제 1 비교기는 그 비반전 입력으로부터 RC 네트워크의 저항과 캐패시터 사이의 접속점으로의 연결부를 가지며, 상기 제 2 비교기는 그 반전입력으로부터 접속점으로의 연결부를 가짐을 특징으로 하는 방법.
  16. 제 15 항에 있어서, 상기 제 1 보상수단을 제공하는 단계는 제 1 및 제 2 입력과 출력을 갖는 증폭기를 제공하는 단계로 구성되며, 상기 증폭기의 상기 제 1 입력은 제 1 전압을 수신토록 결합되고, 상기 증폭기의 상기 출력은 상기 제 1 비교기의 반전입력에 결합되며, 일측단부가 증폭기의 출력에 결합되고 타측단부가 증록기의 제 2 입력에 결합된 캐패시터를 제공하는 단계로 구성됨을 특징으로 하는 방법.
  17. 제 15 항에 있어서, 상기 제 2 보상수단을 제공하는 단계는 제 1 및 제 2 입력과 출력을 갖는 증폭기를 제공하는 단계로 구성되며, 상기 증폭기의 상기 제 1 입력은 제 2 전압을 수신토록 결합되고, 상기 증폭기의 상기 출력이 상기 제 2 비교기의 비반전입력에 결합되며, 일측단부가 증폭기의 출력에 결합되고 타측단부가 증폭기의 제 2 입력에 연결된 캐패시터를 제공하는 단계로 구성됨을 특징으로 하는 방법.
  18. 제 17 항에 있어서, 상기 차동전압 설정수단은 입력이 전원전압 소오스에 결합되고 상기 제 2 보상수단의 상기 증폭기에 제 2 전압을 공급하는 출력을 갖는 멀티 플렉서로 구성됨을 특징으로 하는 방법.
  19. 제 18 항에 있어서, 상기 멀티플렉서는 선택될 때에 멀티플렉서로부터의 차동전압을 상기 제 2 보상수단의 상기 증폭기로 공급하는 다수의 입력탭을 가짐을 특징으로 하는 방법.
  20. 발진신호가 전원전압 소오스로부터 발생된 제 1 및 제 2 전압 사이에서 정확히 발진하도록 하여 직렬 저항-캐패시터(RC)를 통하여 사전에 결정된 발진신호를 발생하기 위한 회로로서, 발진 주파수가 RC 네트워크의 시정수와 제 1 및 제 2 전압 사이의 차이에 의하여 결정되고, 이 회로가 플립플롭을 셋트 및 리셋트 시키기 위하여 각각의 출력이 플립플롭의 제 1 및 제 2 입력에 결합된 제 1 및 제 2 비교기를 포함하며, 플립플롭의 출력이 캐패시터를 통한 전압의 충전과 방전을 제어하기 위하여 직렬 RC 네트워크에 결합되고, 직렬 RC 네트워크의 연결부가 제 1 및 제 2 비교기의 입력에 결합된 것에 있어서, 이 회로가 제 1 전압을 수신하고 제 1 비교기의 타측입력에 제 1 전압의 수정버전을 인가하여 발진신호가 정확히 제 1 전압에 이르기 전에 제 1 비교기가 절환되게 하므로서 발진신호가 플립플롭의 절환시에 정확히 제 1 전압에 이르도록 하는 제 1 전압 수정수단, 제 2 전압을 수신하고 제 2 비교기의 타측입력에 제 2 전압의 수정버전을 인가하여 발진신호가 정확히 제 2 전압에 이르기 전에 제 2 비교기가 절환되게 하므로서 발진신호가 플립플롭의 절환시에 정확히 제 2 전압에 이르도록 하는 제 2 전압 수정수단과, 다수의 상이한 전압으로부터 제 2 전압을 선택하므로서 제 1 및 제 2 전압 사이의 전압차이를 선택할 수 있도록 상기 제 2 전압 수정수단에 결합된 차동전압 설정수단으로 구성되고, 상기 회로가 마이크로 콘트롤러와 함께 칩에 배치됨을 특징으로 하는 발진신호의 발생회로.
KR1019980700577A 1996-05-24 1997-04-12 피크-피크 전압제어를 갖는 정밀 rc 발진기 KR100284109B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/644917 1996-05-24
US08/644,917 US5670915A (en) 1996-05-24 1996-05-24 Accurate RC oscillator having peak - to - peak voltage control
PCT/US1997/007242 WO1997045956A1 (en) 1996-05-24 1997-04-12 Accurate rc oscillator having peak-to-peak voltage control

Publications (2)

Publication Number Publication Date
KR19990035916A KR19990035916A (ko) 1999-05-25
KR100284109B1 true KR100284109B1 (ko) 2001-03-02

Family

ID=24586887

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980700577A KR100284109B1 (ko) 1996-05-24 1997-04-12 피크-피크 전압제어를 갖는 정밀 rc 발진기

Country Status (6)

Country Link
US (1) US5670915A (ko)
EP (1) EP0840952A4 (ko)
JP (1) JP3297878B2 (ko)
KR (1) KR100284109B1 (ko)
TW (1) TW357485B (ko)
WO (1) WO1997045956A1 (ko)

Families Citing this family (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211739B1 (en) 1997-06-03 2001-04-03 Cypress Semiconductor Corp. Microprocessor controlled frequency lock loop for use with an external periodic signal
US6294962B1 (en) 1998-12-09 2001-09-25 Cypress Semiconductor Corp. Circuit(s), architecture and method(s) for operating and/or tuning a ring oscillator
US6191660B1 (en) 1999-03-24 2001-02-20 Cypress Semiconductor Corp. Programmable oscillator scheme
US6753739B1 (en) 1999-03-24 2004-06-22 Cypress Semiconductor Corp. Programmable oscillator scheme
GB2351619A (en) * 1999-07-01 2001-01-03 Ericsson Telefon Ab L M A frequency trimmable oscillator with insensitivity to power supply variations and parasitic capacitance
US6297705B1 (en) 2000-02-23 2001-10-02 Cypress Semiconductor Corp. Circuit for locking an oscillator to a data stream
US6407641B1 (en) 2000-02-23 2002-06-18 Cypress Semiconductor Corp. Auto-locking oscillator for data communications
US6946920B1 (en) 2000-02-23 2005-09-20 Cypress Semiconductor Corp. Circuit for locking an oscillator to a data stream
US7093151B1 (en) 2000-09-22 2006-08-15 Cypress Semiconductor Corp. Circuit and method for providing a precise clock for data communications
US8103496B1 (en) 2000-10-26 2012-01-24 Cypress Semicondutor Corporation Breakpoint control in an in-circuit emulation system
US7765095B1 (en) 2000-10-26 2010-07-27 Cypress Semiconductor Corporation Conditional branching in an in-circuit emulation system
US8149048B1 (en) 2000-10-26 2012-04-03 Cypress Semiconductor Corporation Apparatus and method for programmable power management in a programmable analog circuit block
US8160864B1 (en) 2000-10-26 2012-04-17 Cypress Semiconductor Corporation In-circuit emulator and pod synchronized boot
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
US6498539B2 (en) * 2000-12-29 2002-12-24 Intel Corporation Highly accurate voltage controlled oscillator with RC circuit
US6603366B2 (en) 2001-08-10 2003-08-05 Texas Instruments Incorporated Trimmable oscillator
US7406674B1 (en) 2001-10-24 2008-07-29 Cypress Semiconductor Corporation Method and apparatus for generating microcontroller configuration information
US8078970B1 (en) 2001-11-09 2011-12-13 Cypress Semiconductor Corporation Graphical user interface with user-selectable list-box
US8042093B1 (en) 2001-11-15 2011-10-18 Cypress Semiconductor Corporation System providing automatic source code generation for personalization and parameterization of user modules
US7774190B1 (en) 2001-11-19 2010-08-10 Cypress Semiconductor Corporation Sleep and stall in an in-circuit emulation system
US8069405B1 (en) 2001-11-19 2011-11-29 Cypress Semiconductor Corporation User interface for efficiently browsing an electronic document using data-driven tabs
US7844437B1 (en) 2001-11-19 2010-11-30 Cypress Semiconductor Corporation System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit
US6971004B1 (en) 2001-11-19 2005-11-29 Cypress Semiconductor Corp. System and method of dynamically reconfiguring a programmable integrated circuit
US7770113B1 (en) 2001-11-19 2010-08-03 Cypress Semiconductor Corporation System and method for dynamically generating a configuration datasheet
US8103497B1 (en) 2002-03-28 2012-01-24 Cypress Semiconductor Corporation External interface for event architecture
US7308608B1 (en) 2002-05-01 2007-12-11 Cypress Semiconductor Corporation Reconfigurable testing system and method
US6646513B1 (en) * 2002-08-28 2003-11-11 Texas Instruments Incorporated Oscillator circuit having an improved capacitor discharge circuit
US7761845B1 (en) 2002-09-09 2010-07-20 Cypress Semiconductor Corporation Method for parameterizing a user module
US6727768B1 (en) * 2002-10-29 2004-04-27 Institute Of Microelectronics Relaxation CCO for PLL-based constant tuning of GM-C filters
DE10319556B3 (de) * 2003-04-30 2004-10-28 Fujitsu Siemens Computers Gmbh Oszillatoranordnung und Verfahren zur Erzeugung eines frequenzvervielfachten Ausgangssignals
DE10345131B4 (de) * 2003-09-26 2008-08-07 Austriamicrosystems Ag RC-Oszillatorschaltung
JP2005219273A (ja) * 2004-02-04 2005-08-18 Ricoh Co Ltd 蓄電装置、定着装置、及び、画像形成装置
US7295049B1 (en) 2004-03-25 2007-11-13 Cypress Semiconductor Corporation Method and circuit for rapid alignment of signals
US8069436B2 (en) 2004-08-13 2011-11-29 Cypress Semiconductor Corporation Providing hardware independence to automate code generation of processing device firmware
US8286125B2 (en) * 2004-08-13 2012-10-09 Cypress Semiconductor Corporation Model for a hardware device-independent method of defining embedded firmware for programmable systems
US8082531B2 (en) 2004-08-13 2011-12-20 Cypress Semiconductor Corporation Method and an apparatus to design a processing system using a graphical user interface
US7332976B1 (en) 2005-02-04 2008-02-19 Cypress Semiconductor Corporation Poly-phase frequency synthesis oscillator
US7400183B1 (en) 2005-05-05 2008-07-15 Cypress Semiconductor Corporation Voltage controlled oscillator delay cell and method
US8089461B2 (en) 2005-06-23 2012-01-03 Cypress Semiconductor Corporation Touch wake for electronic devices
US7388413B1 (en) * 2005-07-14 2008-06-17 Microsemi Corporation Ramp generator with fast reset
US7307485B1 (en) * 2005-11-14 2007-12-11 Cypress Semiconductor Corporation Capacitance sensor using relaxation oscillators
US7809973B2 (en) * 2005-11-16 2010-10-05 Cypress Semiconductor Corporation Spread spectrum clock for USB
KR101226049B1 (ko) * 2005-12-02 2013-01-24 페어차일드코리아반도체 주식회사 커패시터가 내장된 ｒｃ 발진기 집적회로
US8085067B1 (en) 2005-12-21 2011-12-27 Cypress Semiconductor Corporation Differential-to-single ended signal converter circuit and method
US8035455B1 (en) 2005-12-21 2011-10-11 Cypress Semiconductor Corporation Oscillator amplitude control network
US7312616B2 (en) * 2006-01-20 2007-12-25 Cypress Semiconductor Corporation Successive approximate capacitance measurement circuit
US8067948B2 (en) 2006-03-27 2011-11-29 Cypress Semiconductor Corporation Input/output multiplexer bus
US8144125B2 (en) 2006-03-30 2012-03-27 Cypress Semiconductor Corporation Apparatus and method for reducing average scan rate to detect a conductive object on a sensing device
US7721609B2 (en) 2006-03-31 2010-05-25 Cypress Semiconductor Corporation Method and apparatus for sensing the force with which a button is pressed
US8040142B1 (en) 2006-03-31 2011-10-18 Cypress Semiconductor Corporation Touch detection techniques for capacitive touch sense systems
US8004497B2 (en) 2006-05-18 2011-08-23 Cypress Semiconductor Corporation Two-pin buttons
US8564252B2 (en) * 2006-11-10 2013-10-22 Cypress Semiconductor Corporation Boost buffer aid for reference buffer
US8547114B2 (en) 2006-11-14 2013-10-01 Cypress Semiconductor Corporation Capacitance to code converter with sigma-delta modulator
US8089288B1 (en) 2006-11-16 2012-01-03 Cypress Semiconductor Corporation Charge accumulation capacitance sensor with linear transfer characteristic
US8058937B2 (en) 2007-01-30 2011-11-15 Cypress Semiconductor Corporation Setting a discharge rate and a charge rate of a relaxation oscillator circuit
US7737724B2 (en) 2007-04-17 2010-06-15 Cypress Semiconductor Corporation Universal digital block interconnection and channel routing
US8040266B2 (en) 2007-04-17 2011-10-18 Cypress Semiconductor Corporation Programmable sigma-delta analog-to-digital converter
US8516025B2 (en) 2007-04-17 2013-08-20 Cypress Semiconductor Corporation Clock driven dynamic datapath chaining
US8092083B2 (en) 2007-04-17 2012-01-10 Cypress Semiconductor Corporation Temperature sensor with digital bandgap
US8026739B2 (en) 2007-04-17 2011-09-27 Cypress Semiconductor Corporation System level interconnect with programmable switching
US8130025B2 (en) 2007-04-17 2012-03-06 Cypress Semiconductor Corporation Numerical band gap
US9564902B2 (en) 2007-04-17 2017-02-07 Cypress Semiconductor Corporation Dynamically configurable and re-configurable data path
US8035401B2 (en) * 2007-04-18 2011-10-11 Cypress Semiconductor Corporation Self-calibrating driver for charging a capacitive load to a desired voltage
US8065653B1 (en) 2007-04-25 2011-11-22 Cypress Semiconductor Corporation Configuration of programmable IC design elements
US8266575B1 (en) 2007-04-25 2012-09-11 Cypress Semiconductor Corporation Systems and methods for dynamically reconfiguring a programmable system on a chip
US9720805B1 (en) 2007-04-25 2017-08-01 Cypress Semiconductor Corporation System and method for controlling a target device
US8144126B2 (en) 2007-05-07 2012-03-27 Cypress Semiconductor Corporation Reducing sleep current in a capacitance sensing system
US9500686B1 (en) 2007-06-29 2016-11-22 Cypress Semiconductor Corporation Capacitance measurement system and methods
US8169238B1 (en) * 2007-07-03 2012-05-01 Cypress Semiconductor Corporation Capacitance to frequency converter
US8570053B1 (en) 2007-07-03 2013-10-29 Cypress Semiconductor Corporation Capacitive field sensor with sigma-delta modulator
WO2009006556A1 (en) 2007-07-03 2009-01-08 Cypress Semiconductor Corporation Normalizing capacitive sensor array signals
US8089289B1 (en) 2007-07-03 2012-01-03 Cypress Semiconductor Corporation Capacitive field sensor with sigma-delta modulator
US8049569B1 (en) 2007-09-05 2011-11-01 Cypress Semiconductor Corporation Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
WO2009053910A2 (en) 2007-10-22 2009-04-30 Mobileaccess Networks Ltd. Communication system using low bandwidth wires
US8525798B2 (en) 2008-01-28 2013-09-03 Cypress Semiconductor Corporation Touch sensing
US8358142B2 (en) 2008-02-27 2013-01-22 Cypress Semiconductor Corporation Methods and circuits for measuring mutual and self capacitance
US8319505B1 (en) 2008-10-24 2012-11-27 Cypress Semiconductor Corporation Methods and circuits for measuring mutual and self capacitance
US9104273B1 (en) 2008-02-29 2015-08-11 Cypress Semiconductor Corporation Multi-touch sensing method
US8321174B1 (en) 2008-09-26 2012-11-27 Cypress Semiconductor Corporation System and method to measure capacitance of capacitive sensor array
US7847648B2 (en) * 2008-10-13 2010-12-07 Texas Instruments Incorporated Oscillator with delay compensation
US9448964B2 (en) 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system
TWI395125B (zh) * 2009-07-14 2013-05-01 Sonix Technology Co Ltd 電容式觸控感應電路
US8723827B2 (en) 2009-07-28 2014-05-13 Cypress Semiconductor Corporation Predictive touch surface scanning
WO2011059322A1 (en) * 2009-11-11 2011-05-19 Anagear B.V. Oscillator circuit and method of providing an oscillator output signal
JP5588219B2 (ja) * 2010-05-07 2014-09-10 株式会社東芝 クロック生成回路
JP5535766B2 (ja) * 2010-05-27 2014-07-02 ラピスセミコンダクタ株式会社 タイマー回路
US8364870B2 (en) 2010-09-30 2013-01-29 Cypress Semiconductor Corporation USB port connected to multiple USB compliant devices
US8350631B1 (en) * 2011-06-14 2013-01-08 Freescale Semiconductor, Inc Relaxation oscillator with low power consumption
US9667240B2 (en) 2011-12-02 2017-05-30 Cypress Semiconductor Corporation Systems and methods for starting up analog circuits
US9680413B2 (en) 2012-02-28 2017-06-13 Texas Instruments Incorporated Systems and methods of low power clocking for sleep mode radios
WO2013142662A2 (en) 2012-03-23 2013-09-26 Corning Mobile Access Ltd. Radio-frequency integrated circuit (rfic) chip(s) for providing distributed antenna system functionalities, and related components, systems, and methods
US9632526B2 (en) * 2012-11-26 2017-04-25 Microchip Technology Incorporated Microcontroller with digital clock source
US8803619B1 (en) 2013-01-30 2014-08-12 Freescale Semiconductor, Inc. Relaxation oscillator with self-biased comparator
US9397639B2 (en) * 2013-03-14 2016-07-19 Boston Scientific Neuromodulation Corporation Integrated circuitry for generating a clock signal in an implantable medical device
DE102013111062B4 (de) * 2013-10-07 2017-03-16 Borgwarner Ludwigsburg Gmbh Verfahren zum Einstellen einer Anregungsfrequenz eines Schwingkreises einer Koronazündeinrichtung
CN103731102B (zh) * 2014-01-07 2016-08-24 上海华虹宏力半导体制造有限公司 一种振荡电路
TWI548203B (zh) 2014-01-08 2016-09-01 新唐科技股份有限公司 電壓產生器以及振盪裝置與操作方法
KR102015856B1 (ko) * 2014-07-02 2019-08-29 에스케이하이닉스 주식회사 발진기 및 이를 포함하는 반도체 장치
US10128794B2 (en) * 2016-09-29 2018-11-13 Macronix International Co., Ltd. Feedback compensated oscillator
US10601408B2 (en) * 2018-04-13 2020-03-24 Texas Instruments Incorporated Low frequency oscillator with ultra-low short circuit current
US10873292B2 (en) * 2018-12-11 2020-12-22 Analog Devices International Unlimited Company Relaxation oscillators with delay compensation
EP3806331B1 (en) * 2019-10-11 2024-02-21 Catena Holding bv Rc oscillator
KR20220085971A (ko) * 2020-12-16 2022-06-23 주식회사 엘엑스세미콘 오실레이터 및 그 구동 방법
US20220337190A1 (en) * 2021-04-19 2022-10-20 Cypress Semiconductor Corporation Precision internal low-frequency oscillator to generate real-time clock

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4122413A (en) * 1976-10-26 1978-10-24 National Semiconductor Corporation Accurate single pin MOS RC oscillator
JPH021966Y2 (ko) * 1980-08-20 1990-01-18
US4590444A (en) * 1984-10-11 1986-05-20 National Semiconductor Corporation Voltage controlled RC oscillator circuit
JPS62200804A (ja) * 1986-02-27 1987-09-04 Ricoh Co Ltd プログラム可能なアナログ量素子をもつ半導体集積回路装置
JPH0334619A (ja) * 1989-06-29 1991-02-14 Nec Corp Ｃｒ型発振回路
FR2649504B1 (fr) * 1989-07-07 1991-09-27 Sgs Thomson Microelectronics Circuit integre a microprocesseur et horloge interne programmable
ES2060726T3 (es) * 1989-11-21 1994-12-01 Siemens Ag Microprocesador con un oscilador-rc integrado con frecuencia programable.
JPH04267620A (ja) * 1991-02-22 1992-09-24 Nec Corp 三角波発振回路
US5155452A (en) * 1991-11-12 1992-10-13 Silicon Systems, Inc. Linearized and delay compensated all CMOS VCO

Also Published As

Publication number Publication date
KR19990035916A (ko) 1999-05-25
JP3297878B2 (ja) 2002-07-02
TW357485B (en) 1999-05-01
US5670915A (en) 1997-09-23
EP0840952A1 (en) 1998-05-13
JPH11510037A (ja) 1999-08-31
WO1997045956A1 (en) 1997-12-04
EP0840952A4 (en) 1998-12-23

Similar Documents

Publication Publication Date Title
KR100284109B1 (ko) 피크-피크 전압제어를 갖는 정밀 rc 발진기
KR100218975B1 (ko) 정밀한 rc발진기
EP1196993B1 (en) Oscillator circuit
US5912593A (en) IC (current-capacitor) precision oscillator having frequency and duty cycle controls
US5699024A (en) Accurate integrated oscillator circuit
US6346843B2 (en) Clock signal generating circuit using variable delay circuit
EP0840955B1 (en) Microcontroller with firmware selectable oscillator trimming
EP2520022B1 (en) Temperature-stable oscillator circuit having frequency-to-current feedback
KR960005193B1 (ko) 발진 회로
US6825735B2 (en) Power supply voltage and temperature-independent RC oscillator using controllable Schmitt trigger
EP0204088B1 (en) Integrated circuit with a phase-locked loop
US7411381B2 (en) Circuit calibration using a time constant
KR100331400B1 (ko) 반도체회로
EP1109317A1 (en) A controller oscillator system and method
US6005447A (en) Method and device for adjusting the frequency of oscillator built in an integrated circuit
KR100205004B1 (ko) 반도체 장치용 발진회로
US20120092078A1 (en) Variable resistor circuit and oscillation circuit
JPH09121142A (ja) 発振回路
KR100206187B1 (ko) 반도체 메모리 장치의 발진 회로
KR100266720B1 (ko) 집적 회로에 탑재된 발진기의 주파수를 조정하는 방법 및 장치
JPH0637599A (ja) 電圧制御発振器及び電子機器
JPH0685622A (ja) 発振回路
WO2023247081A1 (en) Phase-locked loop
JPH08274595A (ja) 電圧制御発振回路
KR100280926B1 (ko) 전압제어 발진회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee