DE10319556B3

DE10319556B3 - Oszillatoranordnung und Verfahren zur Erzeugung eines frequenzvervielfachten Ausgangssignals

Info

Publication number: DE10319556B3
Application number: DE2003119556
Authority: DE
Inventors: Peter Busch
Original assignee: Fujitsu Technology Solutions GmbH
Current assignee: Fujitsu Client Computing Ltd
Priority date: 2003-04-30
Filing date: 2003-04-30
Publication date: 2004-10-28
Anticipated expiration: 2023-05-01
Also published as: WO2004098055A1

Abstract

Die Erfindung betrifft eine Oszillatoranordnung mit einem einen Oszillatorausgang (2) aufweisenden spannungsgesteuerten Oszillator (1) zur Erzeugung einer zeitlich veränderlichen Ausgangsspannung (V¶osz¶) und einer nachgeschalteten Frequenzvervielfacherschaltung (3). Sie ist dadurch gekennzeichnet, daß die Frequenzvervielfacherschaltung (3) einen Spannungsteiler (4) mit mindestens einem Abgriff aufweist zur Erzeugung von Vergleichsspannungen und mindestens einen Komparator (5, 6, 7, 8) aufweist, der oder die jeweils einem Abgriff zugeordnet sind, wobei ein erster Eingang des beziehungsweise der Komparatoren (5, 6, 7, 8) jeweils mit einem Abgriff verbunden ist und der jeweils andere Eingang mit dem Oszillatorausgang (2) verbunden ist. DOLLAR A Außerdem betrifft die Erfindung ein Verfahren zur Erzeugung eines Ausgangssignals (V¶aus¶) mit einer zweiten Frequenz, die ein Vielfaches einer ersten Frequenz eines sägezahnförmigen oder sägezahnähnlichen Eingangssignals (V¶osz¶) ist, wobei mehrere Schwellwerte festgelegt werden, die durch das Eingangssignal (V¶osz¶) nacheinander erreicht werden und bei Erreichen eines Schwellwertes jeweils ein Ausgangsimpuls erzeugt wird.

Description

Die Erfindung betrifft eine Oszillatoranordnung mit einem einen Oszillatorausgang aufweisenden spannungsgesteuerten Oszillator zur Erzeugung einer zeitlich veränderlichen Ausgangsspannung und einer nachgeschalteten Frequenzvervielfacherschaltung. Außerdem betrifft die Erfindung ein Verfahren zur Erzeugung eines Ausgangssignals einer zweiten Frequenz, die ein Vielfaches einer ersten Frequenz eines sägezahnförmigen oder sägezahnähnlichen Eingangssignals ist.

Regelkreise, die beispielsweise eine variabel einstellbare Drehzahl eines Motors konstant halten sollen, bedienen sich oft der Frequenz eines spannungsgesteuerten Oszillators (VCO) in der Größenordnung von ein paar Kilohertz als Führungsgröße für die Solldrehzahl. Wird dieser spannungsgesteuerte Oszillator in der Art des Timers "555", der einen Industriestandard darstellt, mit einem externen Kondensator und einem externen Ladewiderstand realisiert, kann durch Variation einer Steuerspannung die Frequenz variiert werden. Diese Sägezahnspannung ist von der Frequenztoleranz her betrachtet sehr exakt, wenn man die Entladezeit des Kondensators durch einen sehr kleinen Wert eines Endladewiderstandes sehr klein wählt, so daß die Ladezeit des Kondensators über den Ladewiderstand bei der Gesamtperiodendauer dominiert. Betriebsspannungstoleranzen haben kaum einen Einfluß auf die Frequenz. Eine solche Oszillatorschaltung nach dem Stand der Technik ist in 4 gezeigt. Der externe Kondensator ist mit C_t bezeichnet, der externe Ladewiderstand mit R_t und der Entladewiderstand mit R_d. Die Steuerspannung, die mit V_control bezeichnet ist, wird über einen einstellbaren Widerstand R_control bestimmt. Die Unabhängigkeit der Frequenz von Betriebsspannungstoleranzen kommt daher, daß die Ladezeit im wesentlichen nur von den Wi derstandsteilerverhältnissen R_max und R_control sowie von den frequenzbestimmenden Bauteilen C_t und R_t bestimmt wird.

Oft werden zusätzliche Signale mit einer Frequenz benötigt, die ein mehrfaches der Oszillatorfrequenz sein soll. Zwar könnte von vorneherein die Frequenz des Oszillators erhöht und die anderen, niedrigeren Frequenzen durch eine Teilerschaltung erzeugt werden, jedoch besteht das Problem, daß eine Erhöhung der Frequenz des spannungsgesteuerten Oszillators schaltungstechnische Schwierigkeiten hervorruft, da der Umschaltvorgang von Entladung zu Ladung immer schneller ablaufen muß und so die parasitären Effekte wie Schaltverzögerungen und überschießende Oszillatorspannung immer mehr zunehmen.

Aus dem Stand der Technik ist es bekannt, zur Erzeugung eines frequenzvervielfachten Signals mit den Ausgangsimpulsen des Oszillators ein Monoflop mit der halben Länge der Eingangsfrequenz-Periodendauer zu triggern und dann sowohl mit der positiven als auch mit der negativen Flanke dieses Monoflops ein weiteres Monoflop zu triggern, das eine entsprechend kürzere Periodendauer aufweist. Dadurch erhält man eine Frequenzverdopplung. Allerdings eignet sich dieses Verfahren wegen der festgelegten Periodendauer der Monoflops nicht für ein Signal mit variabler Frequenz, wie es durch einen spannungsgesteuerten Oszillator erzeugt wird.

Daher werden häufig sogenannte PLL-Schaltkreise (phase locked loop) eingesetzt, durch die ebenfalls eine Frequenzvervielfachung erreicht werden kann. Solche Schaltungen bestehen aus einem spannungsgesteuerten Oszillator, einem digitalen Teiler mit dem gewünschten Faktor der Vervielfachung und einer digitalen Phasenvergleichsschaltung, die über eine geeignete Kompensation am Ausgang wiederum den spannungsgesteuerten Oszillator steuert. Dadurch erhält man am Ausgang dieses spannungsgesteuerten Oszillators die gewünschte vervielfachte Frequenz. Dieses Verfahren eignet sich zwar für eine variable Eingangsfrequenz, ist aber relativ aufwendig und benötigt meist einen externen Kondensator, was bei der üblichen Realisierung solcher Schaltung in integrierten Schaltkreisen vermieden werden soll.

Die Aufgabe der Erfindung besteht darin, eine Oszillatoranordnung beziehungsweise ein Verfahren zur Erzeugung eines frequenzvervielfachten Ausgangssignals anzugeben, so daß ein Oszillator einfach aufgebaut sein kann und trotzdem bei variabler Frequenz ein frequenzvervielfachtes Ausgangssignal liefert.

Diese Aufgabe wird durch eine Oszillatoranordnung der eingangs genannten Art gelöst, die dadurch gekennzeichnet ist, daß die Frequenzvervielfacherschaltung einen Spannungsteiler mit mindestens einem Abgriff aufweist zur Erzeugung von Vergleichsspannungen und mindestens einen Komparator aufweist, der oder die jeweils einem Abgriff zugeordnet sind, wobei ein erster Eingang des beziehungsweise der Komparatoren jeweils mit einem Abgriff verbunden ist und der jeweils andere Eingang mit dem Oszillatorausgang verbunden ist.

Durch die erfindungsgemäße Zusatzbeschaltung werden durch den Spannungsteiler mehrere Schaltschwellen in Form von Vergleichsspanungen festgelegt, die durch das Ausgangssignal des Oszillators nacheinander erreicht werden, so daß die Komparatoren nacheinander umschalten und ein entsprechendes Ausgangssignal ausgeben. Somit werden zeitlich versetzte Impulse erzeugt.

In einer vorteilhaften Ausgestaltung der erfindungsgemäßen Oszillatoranordnung handelt es sich um einen resistiven Spannungsteiler. Zudem ist vorteilhaft, den Komparatoren flankengetriggerte Monoflops nachzuschalten, die nach dem Umspringen der Ausgänge der Komparatoren einen Impuls formen.

Besonders günstig ist es, wenn der Spannungsteiler zwischen einen Knoten des Oszillators geschaltet ist, der die maximale Spannung des Oszillatorausgangssignals bestimmt und einen zweiten Knoten des Oszillators, der im Betrieb den Minimalwert der Oszillatorausgangsspannung bestimmt.

Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.

Die Erfindung wird nachfolgend anhand eines Ausführungsbeispieles näher erläutert. Es zeigen:
1 ein Ausführungsbeispiel einer erfindungsgemäßen Oszillatoranordnung,
2 ein Diagramm mit der Oszillatorausgangsspannung,
3 ein zweites Diagramm mit der Oszillatorausgangsspannung und dem Ausgangssignal der Frequenzvervielfacherschaltung und
4 eine Oszillatoranordnung aus dem Stand der Technik.
Im oberen Teil der 1 ist ein Oszillator 1 dargestellt, wie er aus dem Stand der Technik bekannt ist (vgl. 4). Der Oszillator ist an eine Betriebsspannung VDD angeschlossen. Dem Oszillator 1 wird eine Steuerspannung V_control zugeführt, die beispielsweise an einem einstellbaren Widerstand R_control abgegriffen wird. Die Steuerspannung V_control wird dem nicht-invertierenden Eingang eines ersten Komparators 13 zugeführt. Zudem ist ein zweiter Komparator 14 vorgesehen, dessen invertierendem Eingang eine Spannung V_max zugeführt wird. Die Spannung V_max wird durch einen Spannungsteiler erzeugt. Eine Oszillatorausgangsspannung V_osz variiert zwischen der maximalen Spannung V_max und der Steuerspannung V_control Die Ausgänge der Komparatoren 13 und 14 sind mit dem Reset- beziehungsweise Set-Eingang eines Flipflops 15 verbunden. Mit einem Ausgang Q des Flipflops 15 ist der Steueranschluß eines Transistors 16 verbunden, der zwischen Masse und einem Entladewiderstand R_d geschaltet ist. Der Entladewiderstand R_d verbindet den bereits erwähnten externen Kondensator C_t über den Transistor 16 mit Masse. Der Kondensatoranschluß bildet gleichzeitig einen Oszillatorausgang, an dem die Oszillatorausgangsspannung V_osz abgreifbar ist. Der Oszillatorausgang ist zudem mit dem invertierenden Eingang des ersten Komparators 13 und dem nicht-invertierenden Eingang des Komparators 14 verbunden.
Im Betrieb funktioniert diese Schaltung wie folgt: Es wird angenommen, daß der Transistor 16 zunächst hochohmig ist. In diesem Betriebszustand wird der Kondensator C_t über einen Ladewiderstand R_t geladen. Die steigende Spannung am Kondensator C_t liegt auch am nicht-invertierenden Eingang des Komparators 14 an. Bei Erreichen der durch V_max vorgegebenen Schaltschwelle des Komparators 14 schaltet dieser um und erzeugt somit ein Set-Signal für das Flipflop 15. Daraufhin springt der Ausgang des Flipflops auf eine logische "1" und steuert damit den Transistor 16 leitend. Dadurch schließt sich der Strompfad zwischen dem Kondensator C_t und Masse, so daß der Kondensator C_t entladen wird. Die sinkende Spannung am Kondensator C_t liegt auch am invertierenden Eingang des ersten Komparators 13 an. Bei Unterschreiten der durch die Steuerspannung V_control definierten Schaltschwelle springt der Ausgang des Komparators 13 auf eine logische "1" und setzt das Flipflip 15 zurück. Somit springt der Ausgang des Flipflops 15 auf eine logische "0" und der Transistor 16 sperrt, so daß der Entladevorgang des Kondensators C_t abgebrochen wird und der Vorgang von neuem beginnt. Die Oszillatorausgangsspannung V_osz am Oszillatorausgang 2 variiert daher immer zwischen den Spannungen V_max und der Steuerspannung V_control da diese die Schaltschwellen der Komparatoren 13 und 14 definieren.
Die erzeugte Oszillatorausgangsspannung V_osz ist in der 2 dargestellt. Daraus ist zu erkennen, daß der auftretende maximale Wert der Oszillatorausgangsspannung V_osz durch die Spannung V_max bestimmt wird. Der minimal auftretende Wert wird durch die Steuerspannung V_control bestimmt, wobei diese Spannung im Gegensatz zur maximalen Spannung V_max variabel ist und von der eingestellten Frequenz abhängt.
Zwischen Knoten 9 und 10 des Oszillators 1, wobei am Knoten 9 die maximale Spannung v_max und am Knoten 10 die Steuerspannung V_control anliegt, ist ein resistiver Spannungsteiler 4 mit Widerständen R1, R2, R3, R4 und R5 geschaltet. Der Spannungsteiler 4 ist so dimensioniert, daß er die Spannungen V_max und V_control nur unwesentlich belastet. Gegebenenfalls müssen die Spannungen v_max und V_control zwischengepuffert werden. Zwischen den Widerständen ist jeweils ein Abgriff vorgesehen, die mit Komparatoren 5, 6, 7 und 8 verbunden sind. Die an dem Spannungsteiler 4 abgegriffenen Spannungen werden dabei jeweils auf den invertierenden Eingang der Komparatoren 5, 6, 7 und 8 geführt.
Die Oszillatorausgangsspannung V_osz ist vom Oszillatorausgang 2 jeweils auf die nicht-invertierenden Eingänge der Komparatoren 5, 6, 7 und 8 geführt. Da durch die unterschiedlichen abgegriffenen Vergleichsspannungen an den invertierenden Eingängen der Komparatoren unterschiedliche Schaltschwellen definiert sind, werden die Komparatoren bei ansteigender Oszillatorausgangsspannung V_osz nacheinander ansprechen und von "0" nach "1" springen.
Die unterschiedlichen Schaltschwellen sind in dem Diagramm von 3 dargestellt. Die Widerstände R1..R5 sind so dimensioniert, daß die Zeitpunkte, an denen jeweils der nächste Komparator schaltet, auf der Zeitachse gleichmäßig verteilt sind. Dabei ist berücksichtigt, daß sich die Oszillatorausgangsspannung entsprechend einer e-Funktion verhält. Bei ei ner anderen Form der Oszillatorausgangsspannung V_osz müßten auch die Widerstände des Spannungsteilers 4 in angepaßter Weise dimensioniert werden.
Die Ausgänge der Komparatoren 5, 6, 7 und 8 steuern jeweils flankengetriggerte Monoflops 11 kurzer Periodendauer an. Die Periodendauer muß so kurz gewählt werden, daß sich auch bei der maximal vorgesehenen Ausgangsfrequenz der Oszillatoranordnung keine Überlappungen zwischen den Ausgangsimpulsen der Monoflops ergeben. Die Ausgangsimpulse der Monoflops 11 werden über ein Oder-Gatter 12 zu einem gemeinsamen Ausgangssignal V_aus zusammengefaßt, wobei sich in dem gezeigten Ausführungsbeispiel mit vier Komparatoren die vierfache Frequenz gegenüber der Frequenz der Oszillatorausgangsspannung V_osz ergibt.
Die gezeigte Oszillatoranordnung arbeitet auch bei variablen Spannungswerten der Steuerspannung V_control, da die von dem Spannungsteiler 4 erzeugten Vergleichsspannungen mit diesem Signal mitvariiert werden. Dies wird eben dadurch erreicht, daß der Spannungsteiler 4 zwischen die Spannung v_max und die Steuerspannung V_control geschaltet ist. Die Oszillatoranordnung arbeitet prinzipiell bei beliebig kurzen Ausgangsimpulsen der Monoflops 11. Kurze Ausgangsimpulse bedingen auch nur kleine Kondensatoren, die in dem Design eines integrierten Schaltkreises vorgesehen werden können. Der Aufwand ist dabei wesentlich geringer als bei einer PLL-Schaltung aus dem Stand der Technik.

1: Oszillator
2: Oszillatorausgang
3: Frequenzvervielfacherschaltung
4: Spannungsteiler
5, 6, 7,: 8 Komparatoren
9: erster Knoten
10: zweiter Knoten
11: Monoflops
12: Oder-Gatter
13: erster Komparator
14: zweiter Komparator
15: Flipflop
16: Transistor
VDD: Betriebsspannung
V_max: maximale Spannung
V_control: Steuerspannung
V_osz: Oszillatorausgangsspannung
V_aus: Ausgangsspannung
R_d: Entladewiderstand
R_t: Ladewiderstand
R1...R5: Widerstände des Spannungsteilers 4
C_t: Kondensator

Claims

Oszillatoranordnung mit – einem einen Oszillatorausgang (2) aufweisenden spannungsgesteuerten Oszillator (1) zur Erzeugung einer zeitlich veränderlichen Ausgangsspannung (V_osz) und – einer nachgeschalteten Frequenzvervielfacherschaltung (3), dadurch gekennzeichnet, daß die Frequenzvervielfacherschaltung (3) – einen Spannungsteiler (4) mit mindestens einem Abgriff aufweist zur Erzeugung von Vergleichsspannungen und – mindestens einen Komparator (5, 6, 7, 8) aufweist, der oder die jeweils einem Abgriff zugeordnet sind, wobei ein erster Eingang des beziehungsweise der Komparatoren (5, 6, 7, 8) jeweils mit einem Abgriff verbunden ist und der jeweils andere Eingang mit dem Oszillatorausgang (2) verbunden ist.
Oszillatoranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Spannung über dem Spannungsteiler (4) der Differenz zwischen der maximalen (V_max) und der minimalen (V_control) in der Oszillatorausgangsspannung (V_osz) auftretende Spannung entspricht.
Oszillatoranordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Spannungsteiler (4) einerseits mit einem ersten Knoten (9) des Oszillators (1) verbunden ist, der im Betrieb den maximalen Wert (V_max) der Oszillatorausgangsspannung (V_osz) bestimmt und andererseits mit einem zweiten Knoten (10) des Oszillators (1) verbunden ist, der im Betrieb den minimalen Wert (V_control) der Oszillatorausgangsspannung (V_osz) bestimmt.
Oszillatoranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Spannungsteiler (4) ein resistiver Spannungsteiler ist.
Oszillatoranordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Widerstände (R1..R5) des resistiver Spannungsteilers (4) derart dimensioniert sind, daß sich in Verbindung mit einer vorbestimmten Kurvenform der Oszillatorausgangsspannung (Vosz) zeitlich äquidistante Schaltschwellen der Komparatoren (5, 6, 7, 8) ergeben.
Oszillatoranordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß den Komparatoren (5, 6, 7, 8) Monoflops (11) nachgeschaltet sind.
Oszillatoranordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Ausgänge der Monoflops (11) mit einer Oder-Verknüpfung (12) verbunden sind.
Verfahren zur Erzeugung eines Ausgangssignals (V_aus) mit einer zweiten Frequenz, die ein Vielfaches einer ersten Frequenz eines sägezahnförmigen oder sägezahnähnlichen Eingangssignals (V_osz) ist, dadurch gekennzeichnet, daß mehrere Schwellwerte festgelegt werden, die durch das Eingangssignal (V_osz) nacheinander erreicht werden und bei Erreichen eines Schwellwertes jeweils ein Ausgangsimpuls erzeugt wird.