DE69202531T2 - Phasenregelschleife. - Google Patents

Phasenregelschleife.

Info

Publication number
DE69202531T2
DE69202531T2 DE69202531T DE69202531T DE69202531T2 DE 69202531 T2 DE69202531 T2 DE 69202531T2 DE 69202531 T DE69202531 T DE 69202531T DE 69202531 T DE69202531 T DE 69202531T DE 69202531 T2 DE69202531 T2 DE 69202531T2
Authority
DE
Germany
Prior art keywords
phase
signal
locked loop
output signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69202531T
Other languages
English (en)
Other versions
DE69202531D1 (de
Inventor
Takashi Fujii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Application granted granted Critical
Publication of DE69202531D1 publication Critical patent/DE69202531D1/de
Publication of DE69202531T2 publication Critical patent/DE69202531T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/191—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using at least two different signals from the frequency divider or the counter for determining the time difference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

  • Die Erfindung betrifft eine Phasenregelschleife und insbesondere eine Phasenregelschleife, die für ein Jitterdämpfungsglied verwendet wird.
  • Eine Phasenregelschleife findet auf technischen Gebieten, Z.B. bei der Frequenzregelung, der Frequenzsynthese, der FM-(Frequenzmodulations-)Demodulation, der Datenrückgewinnung, der Signalsynchronisation usw., breite Anwendung. Eine der Anwendungsmöglichkeiten der Phasenregelschleife ist ein Jitterdämpfungsglied zur Beseitigung des Jitters oder Phasenzitterns, das eine Schwankung der Phase eines Taktsignals ist.
  • Eine erste herkömmliche Phasenregelschleife weist einen Phasendispersionsdetektor zum Vergleichen von Phasen zwischen einem Eingangssignal und einem Ausgangssignal, ein Schleifenfilter zum Liefern eines Steuersignals entsprechend einem Signal, das vom Phasendispersionsdetektor geliefert wird, und einen spannungsgesteuerten Oszillator auf. Der spannungsgesteuerte Oszillator steuert die Phase des Ausgangssignals entsprechend dem Steuersignal, das vom Schleifenfilter geliefert wird, damit das Eingangssignal und das Ausgangssignal synchronisiert werden.
  • Wenn eine Phasenregelschleife für ein Jitterdämpfungsglied verwendet wird, muß seine Schleifenbandbreite schmaler sein als eine Frequenzkomponente, nämlich die des zu beseitigenden Jitters. Dadurch wird die Phasendifferenz zwischen einem Eingangssignal mit Jitter und einem Ausgangssignal ohne Jitter groß. In einer solchen Phasenregelschleife muß der Synchronisierbereich groß sein, um den Synchronismus zwischen einem Ausgangssignal und einem Eingangssignal ohne Phasenschlupf zu halten. Eine solche Phasenregelschleife mit einem großen Synchronisierbereich ist vorgeschlagen worden in dem Bericht "JITTER ATTENUATION PHASE LOCKED LOOP USING SWITCHED CAPACITOR CONTROLLED CRYSTAL OSCILLATOR" IEEE 1988 CUSTOM INTEGRATED CIRCUIT ITS CONFERENCE.
  • Als nächstes wird eine zweite herkömmliche Phasenregelschleife, die in dem oben erwähnten Bericht dargestellt ist, erläutert. Die zweite herkömmliche Phasenregelschleife weist zusätzlich zu der ersten herkömmlichen Phasenregelschleife einen ersten und einen zweiten Frequenzteiler auf zum Teilen der Frequenz des Eingangssignals und des Ausgangssignals in eine vorbestimmte Anzahl (N).
  • Gemäß der zweiten herkömmlichen Phasenregelschleife werden die geteilten Signale von einem Phasendispersionsdetektor verglichen, so daß der Synchronisierbereich der Phasenregelschleife erweitert wird.
  • Die Schleifenverstärkung und die Schleifenbandbreite werden jedoch verringert, und die Fangzeit ist lang. Ferner erhöht sich der Jitter bei niedrigen Frequenzen des Ausgangssignals.
  • In der US-Patentschrift Nr. 3 571 743, die am 23. März 1971 herausgegeben wurde, wird ein Frequenzsynthesizer beschrieben, der mehrere Signale mit der gleichen Bezugsfrequenz, aber mit einer anderen Phase verwendet. Jedes der Bezugssignale wird verwendet, um die Frequenz eines VCO oder spannungsgesteuerten Oszillators zu einer anderen Zeit während des Zeitintervalls, das für einen Zyklus des Bezugssignals erforderlich ist, zu korrigieren.
  • In einem Artikel mit dem Titel "PLL firing-angle controllers with multiphase phase detectors", der in International Journal of Electronics, 1984, Volume 56, No. 6, auf Seite 847 - 854 veröffentlicht wurde, wird die Verwendung von Mehrphasen-Phasendektoren in PLL-Zündverzögerungswinkel- Controllern beschrieben (siehe Oberbegriff von Anspruch 1).
  • Demzufolge ist es eine Aufgabe der Erfindung, eine Phasenregelschleife bereitzustellen, bei der der Synchronisierbereich ohne Verringerung der Schleifenverstärkung und der Schleifenbandbreite erweitert werden kann und bei der die Fangzeit kurz ist.
  • Es ist eine weitere Aufgabe der Erfindung, eine Phasenregelschleife für ein Jitterdämpfungsglied bereitzustellen, bei der der Synchronisierbereich ohne Erhöhung des Ausgangsjitters bei niedrigen Frequenzen erweitert werden kann.
  • In einer Anordnung, die nachstehend beschrieben wird, weist eine Phasenregelschleife auf:
  • einen ersten Frequenzteiler zum Teilen eines Eingangssignals in mehrere geteilte Eingangssignale, wobei die mehreren geteilten Eingangssignale eine vorbestimmte Phasendifferenz gegenüber anderen haben;
  • einen zweiten Frequenzteiler zum Teilen eines Ausgangssignals in mehrere geteilte Ausgangssignale, wobei die mehreren geteilten Ausgangssignale eine vorbestimmte Phasendifferenz gegenüber anderen haben;
  • mehrere Phasenkomparatoren, die jeweils Phasen von zwei entsprechenden geteilten Signalen, nämlich einem Eingangs- und einem Ausgangssignal, aufweisen, die aus mehreren geteilten Eingangs- und Ausgangssignalen ausgewählt sind;
  • eine Einrichtung zum Addieren von Ausgangssignalen der mehreren Phasenkomparatoren;
  • ein Schleifenfilter zum Erzeugen eines Spannungssteuersignals durch Empfangen eines Ausgangssignals der Addiereinrichtung; und
  • einen spannungsgesteuerten Oszillator zum Erzeugen eines phasensynchronen Ausgangssignals durch Empfangen des Spannungssteuersignals, wobei das phasensynchrone Ausgangssignal das Ausgangssignal ist, das vom zweiten Teiler zu teilen ist.
  • Der hierbei zu erreichende Schutzumfang soll durch die beigefügten Patentansprüche bestimmt werden, die mit Hilfe der folgenden Beschreibung und Zeichnungen verdeutlicht werden, die die in den Patentansprüchen definierte Erfindung mit Bezug auf die bereits vorgeschlagenen Anordnungen und auf eine bestimmte Ausführungsform der Erfindung lediglich als ein Beispiel offenbaren.
  • Es zeigen:
  • Fig. 1 ein Blockschaltbild einer ersten herkömmlichen Regelschleife;
  • Fig. 2 eine Logikschaltung eines Phasendispersionsdetektors, der in der ersten herkömmlichen Phasenregelschleife verwendet wird;
  • Fig. 3 ein Schaltbild eines Schleifenfilters, das in der ersten herkömmlichen Phasenregelschleife verwendet wird;
  • Fig. 4 ein Zeitdiagramm des Betriebs der ersten herkömmlichen Phasenregelschleife;
  • Fig. 5 ein Blockschaltbild einer zweiten herkömmlichen Phasenregelschleife;
  • Fig. 6 ein Zeitdiagramm des Betriebs der zweiten herkömmlichen Phasenregelschleife;
  • Fig. 7 ein Blockschaltbild einer Phasenregelschleife einer bevorzugten erfindungsgemäßen Ausführungsform;
  • Fig. 8 ein Schaltbild eines Frequenzteilers, der in der bevorzugten Ausführungsform verwendet wird; und
  • Fig. 9 und 10 jeweils Zeitdiagramme des Betriebs der bevorzugten Ausführungsform.
  • Zum besseren Verständnis des Hintergrunds der Erfindung wird zunächst das Grundprinzip der herkömmlichen Technologie mit Bezug auf Fig. 1 bis 6 nachstehend beschrieben.
  • Fig. 1 zeigt eine erste herkömmliche Phasenregelschleife, die aufweist: einen Phasendispersionsdetektor 101, an den ein Eingangssignal "IN" geliefert wird, ein Schleifenfilter 102 vom Ladungspumpentyp, das mit dem Phasendispersionsdetektor 101 verbunden ist, und einen spannungsgesteuerten Oszillator 103, der mit dem Schleifenfilter 102 verbunden ist und eine Rückschleifung zum Phasendispersionsdetektor 101 bereitstellt, wobei ein Ausgangssignal "OUT" des spannungsgesteuerten Oszillators 103 an den Phasendispersionsdetektor 101 geliefert wird und die Phasen des Eingangssignals "IN" und des Ausgangssignals "OUT" vom Phasendispersionsdetektor 101 verglichen werden.
  • Fig. 2 zeigt den Phasendispersionsdetektor 101, der mehrere NICHT-UND-Gatter aufweist, die, wie dargestellt, mit Eingangsanschlüssen "V" und "R" und mit Ausgangsanschlüssen "U" und "D" verbunden sind.
  • Fig. 3 zeigt das Schleifenfilter 102, das aufweist: zwei Stromquellen 19a und 19b, die mit einer Stromversorgung bzw. mit Masse verbunden sind, einen Hoch- und einen Tiefschalter 20a und 20b, die in Reihe zwischen die Stromquellen 19a und 19b geschaltet sind, einen Widerstand 22, der mit einem Knoten 25 verbunden ist, und ein Kondensator 24, der zwischen den Widerstand 22 und Masse geschaltet ist.
  • Fig. 4 zeigt ein Zeitdiagramm der ersten herkömmlichen Phasenregelschleife. Wenn bei der Phasenregelschleife die Phase des Ausgangssignals (OUT) der Phase des Eingangssignals (IN) vorausgeht, wird vom Phasendispersionsdetektor 101 ein "HOCH"-Signal an das Schleifenfilter 102 geliefert, wie in Fig. 4 dargestellt. Als Antwort auf das "HOCH"-Signal wird der Hoch-Schalter 20a eingeschaltet, so daß ein Hochpegelsignal an den spannungsgesteuerten Oszillator 103 geliefert wird. Dann liefert der spannungsgesteuerte Oszillator 103 ein Ausgangssignal "OUT" mit einer Phase, die entsprechend dem Ausgangssignal des Schleifenfilters 102 verändert ist.
  • Wenn dagegen die Phase des Ausgangssignals "OUT" der Phase des Eingangssignals "IN" nacheilt, wird vom Phasendispersionsdetektor 101 ein "TIEF"-Signal an das Schleifenfilter 102 geliefert (in Fig. 4 nicht dargestellt). Als Antwort auf das "TIEF"-Signal wird der Tief-Schalter 20b eingeschaltet, so daß ein Niedrigpegelsignal an den spannungsgesteuerten Oszillator 103 geliefert wird. Dann liefert der spannungsgesteuerte Oszillator 103 ein Ausgangssignal "OUT" mit einer Phase, die entsprechend dem Ausgangssignal des Schleifenfilters 102 verändert ist.
  • Bei der ersten herkömmlichen Phasenregelschleife wird die Übertragungsfunktion H(S) der Schleife nach der folgenden Gleichung (1) berechnet:
  • H(S) = (2 ξ ωnS + ωn²)/(S² + 2 ξ ωnS + ωn²) (1)
  • wobei gilt: "ωn" = (KoIp/2πC)1/2 und "ξ" = RC ωn/2
  • In dieser Formel (1) bedeutet "Ko" eine Verstärkung des spannungsgesteuerten Oszillators 103, "Ip" eine Strommenge, die durch die Ladungspumpe des Schleifenfilters 102 fließt, "C" eine Kapazität des Kondensators 24 und "R" einen Widerstand des Widerstands 22.
  • Gemäß der ersten herkömmlichen Phasenregelschleife wird die Phase des Ausgangssignals "OUT" entsprechend dem Ausgangssignal des Phasendispersionsdetektors 101 verändert, so daß die Phase des Eingangssignals "IN" und des Ausgangssignals "OUT" synchronisiert sind. Der Synchronisierbereich der Phasenregelschleife hat jedoch keine ausreichend große Breite für ein Jitterdämpfungsglied.
  • Fig. 5 zeigt eine zweite herkömmliche Phasenregelschleife, die für ein Jitterdämpfungsglied verwendet wird. Die Phasenregelschleife weist auf: einen ersten Frequenzteiler 104 zum Teilen einer Frequenz eines Eingangssignals "IN" durch eine vorbestimmte Zahl (N), einen Phasendispersionsdetektor 101, der mit einem Ausgang des ersten Frequenzteilers 104 verbunden ist, ein Schleifenfilter 102 vom Ladungspumpentyp, das mit einem Ausgang des Phasendispersionsdetektors 101 verbunden ist, einen spannungsgesteuerten Oszillator 103, der mit einem Ausgang des Schleifenfilters 102 verbunden ist, und einen zweiten Frequenzteiler 105, der zwischen einen Ausgang des spannungsgesteuerten Oszillators 103 und einen Eingang des Phasendispersionsdetektors 101 geschaltet ist. Der Phasendispersionsdetektor 101 und das Schleifenfilter 102 haben den gleichen Aufbau wie die der ersten herkömmlichen Phasenregelschleife gemäß Fig. 2 bzw. 3.
  • In der zweiten herkömmlichen Phasenregelschleife werden die Frequenzen eines Eingangs- und eines Ausgangssignals "IN" und "OUT" im ersten bzw. im zweiten Frequenzteiler 104 bzw. 105 durch eine vorbestimmte Zahl (N) geteilt. Und die geteilten Signale werden vom Phasendispersionsdetektor 101 verglichen, so daß der Synchronisierbereich der Phasenregelschleife erweitert wird. Das heißt, der Synchronisierbereich des Phasendispersionsdetektors 101 beträgt ±2π, so daß der Gesamtsynchronisierbereich der Phasenregelschleife ±2Nπ wird.
  • Fig. 6 zeigt ein Zeitdiagramm der zweiten herkömmlichen Phasenregelschleife für den Fall, daß jeder der Frequenzteiler 104 und 105 ein Teilungsverhältnis von 1:4 hat. In diesem Fall wird die Anzahl der Steuersignale ("HOCH") und ("TIEF"), die an das Schleifenfilter 102 geliefert werden, auf ein Viertel im Vergleich zur ersten herkömmlichen Phasenregelschleife herabgesetzt. Infolgedessen ist die Verringerung der Anzahl der Steuersignale ("HOCH" oder "TIEF") äquivalent einer Verringerung des Stroms, der durch die Ladungspumpe fließt. Deshalb kann "ωn" in der folgenden Gleichung (2) dargestellt werden:
  • ωn = (KoIp / 2πNC)1/2 (2)
  • Wie aus der Gleichung (2) hervorgeht, verringern sich die Schleifenverstärkung und die Schleifenbandbreite, und die Fangzeit erhöht sich stark.
  • Im Schleifenfilter 102 tritt ferner zwischen beiden Seiten des Widerstands (R) immer dann ein elektrisches Potential "1p x R" auf, wenn ein "HOCH"- oder ein "TIEF"-Signal an das Schleifenfilter 102 geliefert wird. Dadurch wird eine Spannung einer stufenförmigen Welle an den spannungsgesteuerten Oszillator 103 angelegt, so daß das Ausgangssignal "OUT" sich in eine stufenförmige Welle ändert. Die abgestufte Änderung tritt synchron mit einer Frequenz des Eingangssignals "IN" auf. Dadurch wird ein Jitter mit einer Grundfrequenzkomponente 1/N des Eingangssignals "IN" im Ausgangssignal "OUT" erzeugt.
  • Andererseits hat der Jitter gemäß der ersten herkömmlichen Phasenregelschleife eine Bezugsfrequenz, die die gleiche ist wie die des Eingangssignals "IN", so daß der Jitter im allgemeinen vernachlässigbar ist, außer bei einem besonderen Fall, z.B. einer FM-Demodulationsschaltung.
  • Fig. 7 zeigt eine Phasenregelschleife einer bevorzugten erfindungsgemäßen Ausführungsform. Die Phasenregelschleife weist auf: einen ersten Frequenzteiler 104 zum Teilen einer Frequenz eines Eingangssignals "IN" durch vier, vier Phasen- Frequenz-Detektoren 11 bis 14, die jeweils mit einem Ausgang des ersten Frequenzteilers 104 über Leitungen 61 bis 64 verbunden sind, zwei ODER-Gatter 106 und 107, die jeweils mit Ausgängen der Phasen-Frequenz-Detektoren 11 bis 14 über Leitungen 81 bis 84 und 91 bis 94 verbunden sind, ein Schleifenfilter 102 vom Ladungspumpentyp, das mit Ausgängen der ODER-Gatter 106 und 107 verbunden ist, einen spannungsgesteuerten Oszillator 103, der mit einem Ausgang des Schleifenfilters 102 verbunden ist, und einen zweiten Frequenzteiler 105, der über Leitungen 71 bis 74 zwischen einen Ausgang des spannungsgesteuerten Oszillators 103 und Eingänge der Phasendispersionsdetektoren 11 bis 14 geschaltet ist.
  • In der Phasenregelschleife sind die Leitungen 81 bis 84 für "HOCH"-Signale und die Leitungen 91 bis 94 für "TIEF"- Signale bestimmt.
  • Das Schleifenfilter 102 weist auf: zwei Stromquellen 19a und 19b, die mit einer Stromversorgung bzw. mit Masse verbunden sind, Hoch- und Tief-Schalter 20a und 20b, die in Reihe zwischen die Stromquellen 19a und 19b geschaltet sind, einen Widerstand 22, der mit einem Knoten 120 verbunden ist, und einen Kondensator 24, der zwischen den Widerstand 22 und Masse geschaltet ist.
  • Fig. 8 zeigt einen Frequenzteiler 104 eines Johnson- Zählers. Der Frequenzteiler 104 weist auf: vier D-Flipflops 1a, 1b, 1c und 1d, die in Reihe geschaltet sind und mit dem Eingangssignal "IN" versorgt werden, einen Inverter 2, der mit einem Ausgang des Flipflops 1d und einem Eingang des Flipflops 1a verbunden ist, und vier Ausgangsanschlüsse "OUTI", "OUT2", "OUT3" und "OUT4" verbunden ist. Der Ausgangsanschluß "OUT1" ist zwischen die Flipflops 1a und 1b geschaltet, der Ausgangsanschluß "OUT2" ist zwischen den Flipflops 1b und 1c angeschlossen, der Ausgangsanschluß "OUT3" ist zwischen den Flipflops 1c und 1d angeschlossen, und der Ausgangsanschluß "OUT4" ist zwischen den Flipflops 1d und dem Inverter 2 angeschlossen. Der zweite Frequenzteiler 105 hat den gleichen Aufbau wie der erste Frequenzteiler 104.
  • Fig. 9 zeigt ein Zeitdiagramm des Frequenzteilers 104. Entsprechend dem Frequenzteiler 104 haben die Ausgangssignale jeweils ein Viertel Phasendifferenz zueinander. Die Viertelphasendifferenz soll einer Periode des Eingangssignals "IN" entsprechen.
  • Fig. 10 zeigt ein Zeitdiagramm der Phasenregelschleife der bevorzugten Ausführungsform.
  • In der bevorzugten Ausführungsform wird die Frequenz des Eingangssignals "IN" durch vier geteilt, und die geteilten Signale werden jeweils an die Phasendispersionsdetektoren 11 bis 14 geliefert. Und die Frequenz des Ausgangssignals "OUT" wird durch vier geteilt, und die geteilten Signale werden jeweils an die Phasendispersionsdetektoren 11 bis 14 geliefert. In jedem der Phasendispersionsdetektoren 11 bis 14 werden die Frequenzen der beiden gelieferten Signale verglichen, und ein "HOCH"- oder "TIEF"-Signal wird an das ODERGatter 106 oder 107 geliefert.
  • Wenn dabei mindestens ein "HOCH"-Signal an das ODER- Gatter 106 geliefert wird, wird ein Hochpegelsignal an den Hoch-Schalter 20a geliefert, so daß der Schalter 20a eingeschaltet wird. Dadurch wird ein Hochpegelsignal an den spannungsgesteuerten Oszillator 103 geliefert, und das Ausgangssignal "OUT" einer Phase, die der angelegten Spannung entspricht, wird an den zweiten Frequenzteiler 105 geliefert.
  • Wenn dagegen mindestens ein "TIEF"-Signal an das ODER- Gatter 107 geliefert wird, wird ein Hochpegelsignal an den Tief-Schalter 20b geliefert, so daß der Schalter 20b eingeschaltet wird. Dadurch wird ein Niedrigpegelsignal an den spannungsgesteuerten Oszillator 103 geliefert, und das Ausgangssignal "OUT" einer Phase, die der angelegten Spannung entspricht, wird an den zweiten Frequenzteiler 105 geliefert. Somit wird eine Phase des Ausgangssignals "OUT" so verändert, daß die Phase des Ausgangssignals "OUT" mit einer Phase des Eingangssignals "IN" synchronisiert wird.
  • Gemäß der bevorzugten Ausführungsform wird, obwohl die Eingangs- und die Ausgangsfrequenz von den Frequenzteilern 104 und 105 geteilt werden, die Anzahl der Phasenvergleiche zwischen dem Eingangssignal "IN" und dem Ausgangssignal "OUT" nicht verringert. Das heißt, die Schleifencharakteristik, z.B. die Schleifenverstärkung, die Schleifenbandbreite, die Fangzeit usw., verschlechtern sich nicht. In der bevorzugten Ausführungsform hat der Ausgangsjitter ferner eine Frequenz des Eingangssignals "IN" als Bezugsfrequenz, so daß der Jitter bei hohen Frequenzen des Ausgangssignals "OUT" nicht auftritt.
  • Obwohl die Erfindung zwecks vollständiger und eindeutiger Offenbarung lediglich mit Bezug auf eine spezifische Ausführungsform beschrieben worden ist, werden die beigefügten Patentansprüche nicht dadurch eingeschränkt, sondern sind so zu verstehen, daß sie alle Modifikationen und alternativen Konstruktionen umfassen, die einem Fachmann offenkundig sind und die eindeutig in den Schutzumfang der beigefügten Ansprüche fallen.
  • Das heißt eine Exklusiv-Logikschaltung und ein Multiplizierer können z.B. als Phasenkomparator verwendet werden, und ein Binärzähler kann als Frequenzteiler verwendet werden.

Claims (3)

1. Phasenregelschleife mit mehreren Komparatoren (11-14), einer Einrichtung (106, 107, 102) zum Liefern eines Steuersignals entsprechend einem digitalen Ausgangssignal von den mehreren Komparatoren (11-14), einem Oszillator (103) zum Erzeugen eines Ausgangssignals mit einer Phase, die entsprechend dem Steuersignal verändert wird, einem Frequenzteiler (105) zum Teilen der Frequenz des phasenveränderten Ausgangssignals vom Oszillator (103) durch eine vorbestimmte Zahl (N) und zum Liefern eines entsprechenden Teilfrequenzsignals an einen der mehreren Komparatoren (11-14), gekennzeichnet durch: einen weiteren Frequenzteiler (104) zum Teilen der Frequenz eines Eingangssignals durch die vorbestimmte Zahl (N), eine Einrichtung zum Anlegen eines entsprechenden Teilfrequenzsignals des weiteren Frequenzteilers (104) an eines der mehreren Komparatoren (11-14), wobei die mehreren Komparatoren (11-14) jeweils die Signale vergleichen, die an sie von dem Frequenzteiler (105), der mit dem Ausgang des Oszillators (103) verbunden ist, und von dem weiteren Frequenzteiler (104) geliefert werden, und wobei die Steuersignalliefereinrichtung einen Addierer mit zwei ODER-Gattern (106) (107), die jeweils mit Ausgangssignalen von den mehreren Komparatoren (11-14) versorgt werden, aufweist zum Addieren der digitalen Ausgangssignale, und wobei ein Schleifenfilter (102) eine Ladungspumpe aufweist zum Liefern des Steuersignals entsprechend einem Ausgangssignal des Addierers.
2. Phasenregelschleife nach Anspruch 1, bei der jeder des ersterwähnten und eines weiteren Frequenzteilers (105) (104) Johnson-Zähler sind.
3. Phasenregelschleife nach einem der Ansprüche 1 oder 2, bei der der Oszillator (103) ein spannungsgesteuerter Oszillator ist, der das Ausgangssignal mit einer Phase liefert, die entsprechend einem Spannungspegel des Steuersignals verändert ist.
DE69202531T 1991-07-31 1992-07-31 Phasenregelschleife. Expired - Fee Related DE69202531T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3215878A JP2993200B2 (ja) 1991-07-31 1991-07-31 位相同期ループ

Publications (2)

Publication Number Publication Date
DE69202531D1 DE69202531D1 (de) 1995-06-22
DE69202531T2 true DE69202531T2 (de) 1995-09-28

Family

ID=16679757

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69202531T Expired - Fee Related DE69202531T2 (de) 1991-07-31 1992-07-31 Phasenregelschleife.

Country Status (4)

Country Link
US (1) US5315269A (de)
EP (1) EP0526227B1 (de)
JP (1) JP2993200B2 (de)
DE (1) DE69202531T2 (de)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291950A (ja) * 1992-04-15 1993-11-05 Mitsubishi Electric Corp フェーズロックドループ周波数シンセサイザ
JP3033654B2 (ja) * 1993-08-23 2000-04-17 日本電気株式会社 Ｐｌｌ周波数シンセサイザ
US5550515A (en) * 1995-01-27 1996-08-27 Opti, Inc. Multiphase clock synthesizer having a plurality of phase shifted inputs to a plurality of phase comparators in a phase locked loop
JP2964912B2 (ja) * 1995-04-28 1999-10-18 日本電気株式会社 デジタルｐｌｌ
JP2817676B2 (ja) * 1995-07-31 1998-10-30 日本電気株式会社 Ｐｌｌ周波数シンセサイザ
JP2914297B2 (ja) * 1996-05-29 1999-06-28 日本電気株式会社 Ｐｌｌ周波数シンセサイザ
US5953386A (en) * 1996-06-20 1999-09-14 Lsi Logic Corporation High speed clock recovery circuit using complimentary dividers
US6912680B1 (en) 1997-02-11 2005-06-28 Micron Technology, Inc. Memory system with dynamic timing correction
JP3033520B2 (ja) * 1997-05-13 2000-04-17 日本電気株式会社 クロック抽出回路
US6173432B1 (en) * 1997-06-20 2001-01-09 Micron Technology, Inc. Method and apparatus for generating a sequence of clock signals
US6101197A (en) 1997-09-18 2000-08-08 Micron Technology, Inc. Method and apparatus for adjusting the timing of signals over fine and coarse ranges
US6100767A (en) * 1997-09-29 2000-08-08 Sanyo Electric Co., Ltd. Phase-locked loop with improved trade-off between lock-up time and power dissipation
US6226506B1 (en) 1998-05-29 2001-05-01 Silicon Laboratories, Inc. Method and apparatus for eliminating floating voltage nodes within a discreetly variable capacitance used for synthesizing high-frequency signals for wireless communications
US6233441B1 (en) 1998-05-29 2001-05-15 Silicon Laboratories, Inc. Method and apparatus for generating a discretely variable capacitance for synthesizing high-frequency signals for wireless communications
US6993314B2 (en) 1998-05-29 2006-01-31 Silicon Laboratories Inc. Apparatus for generating multiple radio frequencies in communication circuitry and associated methods
US7221921B2 (en) * 1998-05-29 2007-05-22 Silicon Laboratories Partitioning of radio-frequency apparatus
US6304146B1 (en) 1998-05-29 2001-10-16 Silicon Laboratories, Inc. Method and apparatus for synthesizing dual band high-frequency signals for wireless communications
US6308055B1 (en) 1998-05-29 2001-10-23 Silicon Laboratories, Inc. Method and apparatus for operating a PLL for synthesizing high-frequency signals for wireless communications
US6327463B1 (en) 1998-05-29 2001-12-04 Silicon Laboratories, Inc. Method and apparatus for generating a variable capacitance for synthesizing high-frequency signals for wireless communications
US6167245A (en) * 1998-05-29 2000-12-26 Silicon Laboratories, Inc. Method and apparatus for operating a PLL with a phase detector/sample hold circuit for synthesizing high-frequency signals for wireless communications
US6311050B1 (en) 1998-05-29 2001-10-30 Silicon Laboratories, Inc. Single integrated circuit phase locked loop for synthesizing high-frequency signals for wireless communications and method for operating same
US6574288B1 (en) 1998-05-29 2003-06-03 Silicon Laboratories Inc. Method and apparatus for adjusting a digital control word to tune synthesized high-frequency signals for wireless communications
US7035607B2 (en) * 1998-05-29 2006-04-25 Silicon Laboratories Inc. Systems and methods for providing an adjustable reference signal to RF circuitry
US7242912B2 (en) * 1998-05-29 2007-07-10 Silicon Laboratories Inc. Partitioning of radio-frequency apparatus
US6147567A (en) * 1998-05-29 2000-11-14 Silicon Laboratories Inc. Method and apparatus for providing analog and digitally controlled capacitances for synthesizing high-frequency signals for wireless communications
US7092675B2 (en) * 1998-05-29 2006-08-15 Silicon Laboratories Apparatus and methods for generating radio frequencies in communication circuitry using multiple control signals
US6150891A (en) * 1998-05-29 2000-11-21 Silicon Laboratories, Inc. PLL synthesizer having phase shifted control signals
US6137372A (en) * 1998-05-29 2000-10-24 Silicon Laboratories Inc. Method and apparatus for providing coarse and fine tuning control for synthesizing high-frequency signals for wireless communications
US6349399B1 (en) 1998-09-03 2002-02-19 Micron Technology, Inc. Method and apparatus for generating expect data from a captured bit pattern, and memory device using same
US6470060B1 (en) 1999-03-01 2002-10-22 Micron Technology, Inc. Method and apparatus for generating a phase dependent control signal
WO2001067613A1 (fr) * 2000-03-10 2001-09-13 Sanyo Electric Co., Ltd. Circuit pll
KR100651150B1 (ko) 2000-04-24 2006-11-28 후아웨이 테크놀러지 컴퍼니 리미티드 중간 또는 고주파수용 지연 클록 펄스폭 조정회로
US6323735B1 (en) 2000-05-25 2001-11-27 Silicon Laboratories, Inc. Method and apparatus for synthesizing high-frequency signals utilizing on-package oscillator circuit inductors
US20020084816A1 (en) * 2000-12-29 2002-07-04 Harris William A. Precision phase generator
US6801989B2 (en) * 2001-06-28 2004-10-05 Micron Technology, Inc. Method and system for adjusting the timing offset between a clock signal and respective digital signals transmitted along with that clock signal, and memory device and computer system using same
DE10132232C1 (de) * 2001-06-29 2002-11-21 Infineon Technologies Ag Phasendetektorschaltung für einen Phasenregelkreis
US6646477B1 (en) * 2002-02-27 2003-11-11 National Semiconductor Corporation Phase frequency detector with increased phase error gain
DE60209197T2 (de) * 2002-04-04 2006-09-07 Texas Instruments Inc., Dallas Phasenregelschleife mit einer Ladungspumpe
US7092475B1 (en) * 2002-09-25 2006-08-15 National Semiconductor Corporation Phase-frequency detector with linear phase error gain near and during phase-lock in delta sigma phase-locked loop
GB2397956B (en) * 2003-01-29 2005-11-30 Phyworks Ltd Phase detector
EP1811670B1 (de) 2003-04-02 2010-03-10 Christopher Julian Travis Numerisch gesteuerter Oszillator und Verfahren zum Erzeugen eines Ereignis-Taktes
JP2004349735A (ja) * 2003-05-08 2004-12-09 Advantest Corp 信号処理装置
US7168027B2 (en) 2003-06-12 2007-01-23 Micron Technology, Inc. Dynamic synchronization of data capture on an optical or other high speed communications link
US7234070B2 (en) 2003-10-27 2007-06-19 Micron Technology, Inc. System and method for using a learning sequence to establish communications on a high-speed nonsynchronous interface in the absence of clock forwarding
US7567642B2 (en) * 2003-12-23 2009-07-28 Analog Devices, Inc. Phase detector with extended linear operating range
JP2007088625A (ja) * 2005-09-20 2007-04-05 Kyushu Institute Of Technology Ｐｌｌ同期回路
US7990224B2 (en) * 2007-04-27 2011-08-02 Atmel Corporation Dual reference phase tracking phase-locked loop
WO2009038588A1 (en) * 2007-09-21 2009-03-26 Qualcomm Incorporated Signal generator with adjustable phase
WO2010143241A1 (ja) * 2009-06-10 2010-12-16 パナソニック株式会社 デジタルｐｌｌ回路、半導体集積回路、表示装置
FR2957212B1 (fr) * 2010-03-05 2012-11-16 Commissariat Energie Atomique Dispositif de synthese de frequence a boucle de retroaction
JP2011205328A (ja) * 2010-03-25 2011-10-13 Toshiba Corp 局部発振器
US8432191B2 (en) 2011-01-24 2013-04-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Phase-locked loop having high-gain mode phase-frequency detector
US20200162084A1 (en) * 2018-11-16 2020-05-21 Avago Technologies International Sales Pte. Limited Fbar-based local oscillator generation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3571743A (en) * 1968-10-30 1971-03-23 Rca Corp Phase lock loop
CA1284361C (en) * 1986-08-29 1991-05-21 Mitel Corporation Analog phase locked loop
US4888564A (en) * 1987-11-06 1989-12-19 Victor Company Of Japan, Ltd. Phase-locked loop circuit
US5208546A (en) * 1991-08-21 1993-05-04 At&T Bell Laboratories Adaptive charge pump for phase-locked loops

Also Published As

Publication number Publication date
EP0526227A3 (en) 1993-05-05
EP0526227B1 (de) 1995-05-17
JPH0537364A (ja) 1993-02-12
EP0526227A2 (de) 1993-02-03
DE69202531D1 (de) 1995-06-22
US5315269A (en) 1994-05-24
JP2993200B2 (ja) 1999-12-20

Similar Documents

Publication Publication Date Title
DE69202531T2 (de) Phasenregelschleife.
DE3116603C2 (de)
DE69106159T2 (de) Phasenregelschaltung und dadurch entstandener Frequenzvervielfacher.
DE69415897T2 (de) Frequenzsynthetisierer mit digitalem Phasenregelkreis, der einen Frequenzteiler mit rationalem Teilungsverhältnis enthält
DE60031688T2 (de) Stabile phasenregelschleife mit einem getrennten pol
DE3690492C2 (de) Phasenkomparator-Einrasterfassungsschaltung und unter Verwendung einer solchen Schaltung aufgebauter Frequenzsynthesegenerator
DE69027152T2 (de) Hoch-Resolutionsabtast-Taktgenerator mit Deglitcher-Anordnung
DE69829166T2 (de) Fractional-n-frequenzsynthetisierer mit jitterkompensation
DE69215135T2 (de) Takterzeugungsschaltung eines seriellen digitalen Mehrnormenvideosignals mit automatischer Formaterkennung
DE69314519T2 (de) Frequenzsynthetisierer
DE2541163A1 (de) Phasen- und/oder frequenzkomparator
DE2428495A1 (de) Anordnung zur stoerungsunterdrueckung in synchronisierten oszillatoren
DE2744432A1 (de) Phasen- oder frequenzsteuerkreis im rueckkopplungskreis des oszillators eines fernseh-kanalwaehlers o.dgl.
DE1964912C3 (de) Frequenz-Synthesizer
DE2848490B2 (de) Programmierbare Frequenzteilerschaltung
DE69300291T2 (de) Frequenzregelschleife.
DE60225426T2 (de) Fraktional-n-frequenzsynthesizer mit fraktional-kompensationsverfahren
EP0203208B1 (de) Frequenzsyntheseschaltung zur Erzeugung eines analogen Signals mit digital in Stufen einstellbarer Frequenz
EP0520590A1 (de) Schaltungsanordnung zur Frequenzsynthese
DE69309617T2 (de) PLL-Schaltung mit einem stabilen Phasendiskriminator
DE69730175T2 (de) PLL-Frequenzsynthetisierer
DE3906094C2 (de) Digitale Phasen/Frequenz-Detektorschaltung
DE4325728A1 (de) Störreduktion für eine auf mehreren Modulatoren basierende Synthese
DE69710165T2 (de) Phasenregelschleife
DE2646147B2 (de) Digitale Phasenvergleichsanordnung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP

8339 Ceased/non-payment of the annual fee