DE2744432A1 - Phasen- oder frequenzsteuerkreis im rueckkopplungskreis des oszillators eines fernseh-kanalwaehlers o.dgl. - Google Patents

Phasen- oder frequenzsteuerkreis im rueckkopplungskreis des oszillators eines fernseh-kanalwaehlers o.dgl.

Info

Publication number
DE2744432A1
DE2744432A1 DE19772744432 DE2744432A DE2744432A1 DE 2744432 A1 DE2744432 A1 DE 2744432A1 DE 19772744432 DE19772744432 DE 19772744432 DE 2744432 A DE2744432 A DE 2744432A DE 2744432 A1 DE2744432 A1 DE 2744432A1
Authority
DE
Germany
Prior art keywords
frequency
circuit
control circuit
oscillator
phase detector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772744432
Other languages
English (en)
Other versions
DE2744432C2 (de
Inventor
Sadao Igarashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Publication of DE2744432A1 publication Critical patent/DE2744432A1/de
Application granted granted Critical
Publication of DE2744432C2 publication Critical patent/DE2744432C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
    • H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
    • H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
    • H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

27U432
30. September 1977
IG/vh
G-TU- 1005
Alps Electric Co., Ltd.
1-7 Yukigaya Otsuka-Cho, Ota-Ku, Tokyo, Japan,
Phasen- oder Frequenzsteuerkreis im Rückkopplungskreis des Oszillators eines Fernseh-Kanalwählers odgl.
Die Erfindung betrifft einen Phasen- oder Frequenzsteuerkreis (PLL-Steuerkreis) im Rückkopplungskreis des Oszillators eines Fernseh-Kanalwählers odgl., wobei der Steuerkreis einen Programmteiler, einen Phasendetektor, einen Bezugssignalgenerator und einen Niederpaßfilter aufweist.
Die bekannten PLL-Kreise werden gestartet, nachdem eine unterschiedliche Signalfrequenz dem Eingang des Phasendetektors zugeführt wird, wobei diese Frequenz niedriger als die Frequenz eines Bezugssignals ist, wenn der Frequenzumschalter und der Leistungsschalter eingerückt sind.
Die PLL-Kreise werden, wie einzeln an sich bekannt, unter anderem für Fernseh-Kanalwähler verwendet. Diese sind jedoch insofern nachteilig, als der Kreis bei einer Frequenz eingerastet bleibt, welche ein Vielfaches einer vorbestimmten Ausgangsfrequenz ist, wie nachfolgend genau angegeben.
809828/0504
274U32
Der Erfindung liegt die Aufgabe zugrunde, einen verbesserten Phasen- bzw. Frequenzsteuerkreis (PLL-Kreis) anzugeben, der die Eigenschaft hat, das unerwünschte Einrasten des Kreises bei einer Frequenz zu vermeiden, welche ein Einfaches, Vielfaches der vorbestimmten Frequenz ist.
Diese Aufgabe wird durch die Mittel gemäß Patentanspruch 1 gelöst.
809828/0504
Eine Ausführungsform der Erfindung ist in der Zeichnung dargestellt und wird im folgenden, auch anhand bekannter einzelner Schaltungen, erläutert. Es zeigen:
Fig. 1 eine graphische Blockdarstellung eines bekannten PLL-Schaltkreises
Fig. 2a bis 2d sind graphische Darstellungen als Zeitschema zur Erläuterung des PLL-Kreises
Fig. 3,4 und 5 sind Flußdiagramme bekannter Niederpaßfilter
Fig. 6,7 und 8 sind Diagramme, welche Niederpaßfilter in einem PLL-Schaltkreis, gemäß Erfindung, darstellen.
Fig. 9 eine graphische Blockdarstellung einer Ausführungsform der erfindungsgemäßen Schaltung, eingebaut in einen Fernseh-Kanalwähler.
Fig. 10 und 11 sind graphische Blockdarstellungen von PLL-Schalt kreisen nach unterschiedlichen Erfindungsvarianten.
Vor Erläuterung der eigentlichen Erfindung wird ein typischer bekannter PLL-Schaltkreis beschrieben, um den Ausgangspunkt für die erfindungsgemäße Aufgabe zu schaffen als auch die anzustrebenden Verbesserungen anschaulich zu machen.
809828/0504
27U432
-s-
Der bekannte FLL-Schaltkreis gemäß Fig. 1 besteht üblicherweise aus einem spannungsgesteuerten Oszillator 1, einem Programmteiler 2, einem Phasendetektor 3, einem Bezugssignalgenerator 4 und einem Niederpaßfilter 5·
Die Schalteranordnung ist so getroffen, daß das oszillierende Signal vom Ausgang des Oszillators 1 einer Ausgangsklemme 6 zugeführt wird, während Teil des Ausgangssignals dem Programmteiler 2 zugeführt ist, Programmteiler 2 ist so ausgebildet, daß er das Signal um eine vorbestimmte Zahl teilt (Bemultiplikator), und sein Ausgangssignal wird dem Eingang des Phasendetektors 3 zugeführt. Dieser hält gleichzeitig auch ein Bezugssignal vom Bezugssignalgenerator 4-, Es ist Aufgabe des Phasendetektors 3» etwa zwei Eingangssignale miteinander zu vergleichen und einen positiven oder einen negativen Impuls, in Abhängigkeit von dem Voreilen oder dem Nacheilen des Signals zur Phase des Bezugssignals, zu erzeugen. Dann wird das Ausgangssignal in einen Gleichstrom mit Hilfe des Niederfrequenzfilters 5 umgewandelt, und dann einem geeigneten Schaltelement, z.B. einer Varactordiode zugeführt, in welchem die Schwingungsfrequenz des Oszillators 1 bestimmt wird. Die Schwingungsfrequenz des Oszillators 1 wird dann gesperrt, wenn zwei Eingangseignale zu dem Phasendetektor 3, d.h. das Bezugssignal und das veränderliche Signal, welches durch den Programmteiler geteilt war, zueinander synchron sind.
Somit wird die Schwingungsfrequenz durch die Teilerzahl
809828/0504
(Demultiplikationszahl) bestimmt, die durch den Teiler 2 bestimmt bzw. vorgegeben ist. Diese Teilerzahl des Teilers 2 wird durch einen Programmschalter 7 bestimmt, der dem Programmteiler 2 angeschaltet ist.
Die Zeitflußläufe gemäß Figuren 2a bis 2d sind diejenigen des Bezugssignals und des veränderlichen Signals 1 bis 5 der PLL-Schaltkreise.
Der Phasenvergleich im Phasendetektor 3 erfolgt dann, wenn das dem Programmteiler 2 zugeführte Signal höher ist als eine Oktave in dem PLL-Kreis der Fig. 1, bezogen darauf, ob der Bezugssignalimpuls ansteigt oder abfällt. Zur gleichen Zeit, da der Niederpaßfilter 5 eine die Spannung erhaltende Funktion hat, wird der Spannungsbauch gesperrt, wenn der Verlauf der Kurve der Fig. 2a derjenigen nach Fig. 2c hergestellt ist, d.h. wenn die Frequenz des variablen Signals das Doppelte, dreifache, das Vierfache u.s.w. der Bezugssignalfrequenz ist, dann, wenn Programmschalter 7 und der Leistungsschalter eingeschaltet sind. Allerdings ist hiermit der Nachteil verbunden, daß die Frequenz, die man tatsächlich an der Ausgangsklemme 6 erhält, von der gewünschten Frequenz abweicht. Zur Erläuterung dessen ist aus der Figur erkennbar, daß wenn das Verhältnis zwischen den Wellen der Figuren 2a und 2b das Bezugssingal als auch die variablen Signale in Phase und Frequenz darstellt, diese miteinander zusammenfallen, so daß dann der Befehl ergeht, den Schaltkreis für diesen Betriebszustand einzurasten.
809828/0504
27U432 - β -
Es ist zwar bekannt, diesen Nachteil dadurch zu vermeiden, daß man die frequenz A in dem Frequenzwandler so auswählt, daß für den Frequenzteiler 2 eine Vorstufe geschaffen wird, derart, daß der Eingang des veränderlichen Signals in dem Frequenzteiler 2 weniger als eine Oktave ist.
Wenn es jedoch darauf ankommt, das Frequenzsignal der örtlichen Schwingungen eines Fernseh-Kanalwählers durch nur einen FLL-Schaltkreis zu überwachen bzw. zu steuern, ist die Maßnahme, den Frequenzwandler auf eine Vorstufe des Programmteilers 2 zu setzen, da das Frequenzsignal der örtlichen Schwingung über einen breiten Frequenzbereich von etwa 100 bis 1000 HHz schwankt. Um nunmehr ein derartiges Signal überwachen bzw. steuern zu können, wurde vorgeschlagen, unmittelbar die Oszillationsfrequenz zu teilen, so daß der Signaleingang zu dem Programmteiler 2 unvermeidbar breiter als eine Oktave wird.
Die Erfindung bezweckt, das vorstehende Problem bekannter Schaltungen zu überwinden, indem ein verbesserter PLL-Schaltkreis vorgeschlagen wird, der befähigt ist zu vermeiden, daß der Spannungsbauch in einem Zustand gesperrt (eingerastet) wird, bei dem die Frequenz des variablen Signale ein Vielfaches des Bezugssignals ist, d.h. es soll sichergestellt werden, daß das Eingangssignal zum Programmteiler kleiner als eine Oktave wird, sogar dann, wenn die kontrollierte Schwingungefrequenz über einen breiteren Bereich streut.
Diese Aufgabe wird erfindungsgemäß, in groben Zügen ausgedrückt,
809828/0604
dadurch gelöst, daß das veränderliche Signal als Eingangssignal zu dem Phasendetektor zu einem Nacheilen hinter dem Bezugssignal gezw/ungen wird, bald nachdem der Programmschalter und der Leistungsschalter eingeschaltet sind, oder dadurch, daß ein Schaltkreis an der Ausgangsseite des Niederpaßfilters vorgesehen wird, welcher verhindert, daß der Signaleingang zu dem Programmteiler größer als eine Oktave wird.
Dies wird nachfolgend im einzelnen anhand zugehöriger Figuren erläutert.
Aus Figuren 3 und 4 ist erkennbar, daß die Ausgangsspannung des Niederpaßfilters groß wird, wenn die an den Kapazitäten CL und Cp anliegenden Spannungen groß sind. In einem Schaltkreis der Fig. 5 ändert sich die Ausgangsspannung mit Anordnung des Kreises. Jedoch wird, um die Erläuterung zu vereinfachen, hier die Annahme gemacht, daß die Ausgangsspannung groß wird, wenn die Spannung über den Kondensator C, hoch ist.
Abweichend hierzu sind in den Schaltkreisen gemäß Figuren 6-8 Schalter S^., Sp und S, vorhanden um den. Programmschalter und den Leistungsschalter einzurasten, so daß die Schalter momentan kurzgeschlossen werden können, wenn der Programmschalter 7 und der Leistungsschalter eingerückt werden. Als Folge dessen, daß kurzgeschaltet wurde, wird die Ausgangsspannung des Niederpaßfilters entsprechend verringert. Deshalb wird die Schwingungsfrequenz des Oszillators 1 auf ein Minimum
809828/0604
274U32
- ίο -
verringert, wenn Programmschalter 7 und Leistungsschalter eingeschaltet sind, so daß hierdurch das veränderliche Signal zu dem Programmteiler 2 gezwungen ist, hinter dem Bezugssignal herzuhinken, unabhängig davon, welche Teilerzahl durch den Programmteiler 2 aufgeprägt wird.
Wie nämlich aus Fig. 2d ersichtlich, wird das veränderliche Signal mit einer bestimmten Zeitverzögerung (Nacheilen) zu dem Bezugssignal der Pig. 2a gestartet. Die Phase des veränderlichen Signals wird dann langsam vorgeschoben, wenn die Schalter S,., Sp und S, geöffnet werden, und der Spannungsbauch eingerastet ist, wenn das Verhältnis,wie in figuren 2a und 2b dargestellt, zwischen beiden Frequenzen hergestellt ist. Deshalb kann der Spannungsbauch (loop » Schleife) durch keine denkbaren Mittel fehlerhaft in einem Zustand eingerastet werden, in welchem die frequenz des veränderlichen Signals ein Vielfaches desjenigen des Bezugssignals ist, und man erreicht die vorbestimmte Ausgangsfrequenz an der Ausgangsklemme 6.
Pig. 9 zeigt ein graphisches Blockdiagramm, bei dem der erfindungsgemäße PLL-Kreis in einem Pernsehkanalwähler eingebaut ist, welcher ein VHP/UHP-Allkanalwähler der Gattung Doppelsupertype (double super type) ist. Dieser besteht, in großen Zügen, aus einem Breitbandverstärker 15, einer ersten Mischstufe 16, einem ersten, spannungsgesteuerten Oszillator 1, einem ersten IP Pilter 17, einer zweiten Mischstufe 18, einem zweiten
809828/0504
Oszillator, der eine feste Frequenz verarbeitet (oszilliert), einem zweiten IF Filter 19, ein zweiter IF Verstärker 20 und ein PLL Teilkreis.
Die Frequenzverhältnisse dieser Kanalwähler werden unter der Voraussetzung erläutert, daß die Kanalwähler im japanischen Fernsehbereich eingesetzt sind.
Vorausgesetzt daß die erste IF-Frequenz 2000 MHz ist, so werden die Ausgangsfrequenzen des ersten Oszillators 1 und des zweiten Oszillators 11 auf je ab 2091,25 MHz bis 2765,25 MHz bzw. bis 1°/4-1,25 MHz gesetzt. (Zugehöriger Kanalwähler ist in der japanischen Offenlegungsschrift Nr. 71215/1975 erläutert.)
Dann, zwecks Darstellung der Empfangsfrequenz, wird die erste IF-Frequenz, die zweite IF-Frequenz (Zwischenfrequenz), die Frequenz des ersten Oszillators und die Frequenz des zweiten Oszillators, jeweils bezeichnet durch F™, F-j-™-, and ?qqq2 durch folgende Gleichungen dargestellt:
FIFI " F0SC1 ~ FIN (1)
FIF2 " FIFI " P03C2 (2)
Die nachfolgende Gleichung (3) wird von den Gleichungen (1) und (2) hergeleitet.
PIF2 " (F0SC1 " F0SC2) " FIN (3)
809828/0504
274U32
Sie Frequenz F™ ist die Frequenz des von einem Fernsehsender übermittelten Signals und enthält deshalb nur sehr kleine Abweichungen und Fluktuationen, d.h. hat hohe Genauigkeit.
Man kann deshalb vorstehender Gleichung (3) entnehmen, daß die Fluktuation der Frequenz ^jv? hauptsächlich nur der Fluktuation des Wertes (^qqq^ - I0eC2^ οβ3·*Γ&ε*· Ν«1"1 deshalb der vorbestimmte Kanal ausgewählt ist, wird der Wert FIJ>2 konstant gehalten, insofern als der Wert von (*OSC1 ~ F0SC2^ eto#nfa118 konstant gehalten ist.
Wird dieser Frequenzwert ^qqq^ - F0ßC2 als Eingangssignal dem PLL-Kreis eingespeist, um die Frequenz des ersten Oszillators 1 zu überwachen, dadurch, daß die Phase des Eingangseignais mit derjenigen des Bezugssignale verglichen wird, bleiben die Werte F000^ - FOSC2 1^*1 FIF2 lc01ie'fcan'b alß ein natürlicher
Ausgang von dem PLL-Kreis.
Sie Frequenz F 0SC1 ~ ?0SC2 nimm'fc den gleichen Wert an wie die örtliche Frequenz der vorhandenen VHF und OHF Kanalwähler, d.h. 130 bis 824 HHz, unabhängig von der ersten Zwiechenfrequenz udgl. Der Frequenzbereich von I50 bis 824 MHz ist offensichtlich breiter als eine Oktave. Deshalb, aus vorstehend angegebenen Gründen, besteht ja die Befürchtung, daß der : Kreis eingerastet wird bei Auftreten einer unerwünschten Frequenz im Ausgang, wenn der Programmsehalter Coder der Kanalschalter) und der Leistungsschalter eingerückt sind, soweit
809828/0604
274U32
als nur das bekannte PLL-System verwendet wird.
Dagegen ist jedoch zu beachten, daß der Schaltkreis gemäß Figur 9 vollkommen frei von diesem Nachteil ist, da er einen Schaltkreis gemäß Figur 8 enthält.
Der PLL-Kreis, der in die Gesamtschaltung gemäß Fig. 9 eingebaut ist, enthält außer dem ersten und dem zweiten Oszillator 1 bzw. 11 eine Verteilerstufe 13»um das erste Schwingungssignal zu verteilen; eine Verteilerstufe 12, um ein zweites Schwingungssignal zu verteilen; eine Stufe 10 zum Zusammensetzen von zwei Schwingungssignalen; eine Mischstufe 9 für den PLL-Kreis; einen Niederpaßfilter 8, der so ausgebildet ist, um ein Signal zu erzeugen, welches die Frequenzdifferenz zwischen dem ersten und dem zweiten Signal darstellt; einen Programmschalter 7» einen Phasendetektor 3, einen Bezugsgenerator 4· und einen Niederpaßfilter 5·
Der mit der Kapazität CU verbundene Schalter S, des Niederpaßfilters 5 raäfcet den Programmschalter 7 und den Leistungsschalter ein und ist so ausgebildet, daß er momentan die Kapazität kurzschaltet, bald nachdem diese Schalter geschlossen sind.
Aus Figur 10 geht die graphische Darstellung einer Blockschaltung eines PLL-Kreises gemäß einer anderen Erfindungsvariante hervor, wobei ein Torkreis 22 zwischen dem Programm-
809828/0504
27U432
teller 2 und dem Phasendetektor 3 vorhanden ist. Sie Anordnung ist so getroffen, daß einer der Eingänge des Torkreises 22 in dem Zeitpunkt, wo die Frequenzen geschaltet werden, auf den Wert Null gestellt ist, so daß die Phase des Fhasendetektors 3 vorverlegt wird, unabhängig von der Phase des veränderlichen Signals. Somit wird der spannungsgesteuerte Oszillator 1 zeitweilig seine Minimalfrequenz abgeben, und zwar am Ausgang, bevor die übliche PLL-Arbeitsweise gestartet wird. Im dem Kreis gemäß Fig. 10, ähnlich den Kreisen gemäß Fig. 1, sind gleiche Bezugsziffern angegeben. Das Tor 22 ist ein NAND-Kreis.
Der Ausgang des Programmteilers 2 wird in das Tor 23 eingespeist, während ein anderes Tor 24 die Gleichspannung von einem Kreis enthält, der durch einen Widerstand Rg und eine Kapazität C^, gebildet wird. Bei der üblichen PLL-Arbeitsweise wird eine Spannung, welche der Spannungsquelle VB entspricht, d.h. einer Spannung, welche der digitalen Ziffer n1n entspricht, dem Tor 24 über einen Kreis zugeführt, der aus dem Widerstand Rg und der Kapazität CL besteht, und zwar über den Schalter S^, der mit der Kapazität C^ verbunden ist, welcher geöffnet wird.
Hieraus ergibt sich, daß bei üblichem Betrieb das Signal des Tores 23 ein Ausgangssignal ist, welches bewirkt, daß der PLL-Kreis in üblicher Weise arbeitet, ungeachtet dessen, daß das Signal durch den HAMD-Kreis umgekehrt (invertiert) wird: die Arbeitsweise wird nicht beeinflußt, weil das Signal des Tores 23 ein kontinuierliches Wiederholungesignal ist.
809828/0504
27U432
Der Schalter S^ rastet den Programmschalter 7 und den Leistungsschalter ein und er schließt kurz, wenn diese Schalter betätigt werden. Ist der Schalter S^ kurzgeschlossen, entlad sich die Kapazität C. und dementsprechend wird die Spannung des Tores 24 herabgesetzt. Da diese Spannung ein digitales Signal mit dem Wert Null ist, wird der Torkreis 22 auf "Auf11 gestellt und der Ausgang vom NAND-Kreis 22 nimmt einen höheren Wert an, d.h. ein digitales Signal M1M. Der Phasendetektor 3 hat eine vorgeeilte Phase, weil der Ausgang vom Torkreis 22 den Wert "1" hat, und er erzeugt negative Impulse in seinem Ausgang. Geht man nun davon aus, daß ein Schaltkreis nach Figur 5 als Niederpaßfilter 5 verwendet wird, so dient der negative Impuls vom Phasendetektor 3 dazu, das Potential der Kapazität C, zu erniedrigen, welches seinerseits die Ausgangsspannung des Niederpaßfilters 5 herabsetzt als auch die Schwingungsfrequenz des Oszillators 1 niedrig macht.
Dieser Zustand wird beibehalten, bis das Tor 24 auf den Wert "1" geschaltet wird. Deshalb, indem man das Tor 24 in dem Zustand Null für eine vorbestimmte Zeitperiode nach dem Kurzschließen des Schalters S^ hält, wird die Schwingungsfrequenz auf sein Minimum herabgesetzt.
Das Potential des Tores 24, nachdem der Schalter S^, kurzgeschlossen war, vergrößert sich langsam vom Wert Null an, um ein Maß, welches durch die Zeitkonstante bestimmt ist, gebildet durch die Kapazität C^ und den Widerstand Rg, bis auf einen
809828/05CU
27U432
Wert "1" und zuletzt auf eine Spannung, welche gleich dem Wert VB der Spannungequelle ist.
Wenn z.B. der Torkreis 22 von der Type CMOS ist, nimmt das Tor 24 den Wert "1" an, wenn die über der Kapazität C^ liegende Spannung auf den halben Wert der Spannungsquelle kommt. Der Kapazitätswert der Kapazität CL und der Wert des Widerstandes Rg sind so ausgewählt, daß die Schwingungsfrequenz innerhalb der Zeit auf ihr Minimum gebracht ist, während die das Toies24-den Wert "1" annimmt, nachdem der Schalter S^ kurzgeschlossen wurde, unabhängig von der Schwingungsfrequenz, die vor dem Kurzschließen geherrscht hatte. Somit nimmt die Schwingungsfrequenz ihren minimalen Wert sogar dann an, wenn der PLL-Kreis gestartet wird, während der Phasendetektor 3 nacheilt, so daß unter keinen Umständen gegeben wäre, daß man den Kreis fehlerhaft bei einer Frequenz einrasten könnte, welche ein Vielfaches der Bezugsfrequenz wäre.
Unter Bezugnahme auf Fig. 11, welches ein Blockdiagramm einer anderen Ausführungsform zeigt, entsprechen die Bezugsziffern 1-7 zunächst denjenigen gemäß Fig. 1 mit einem Schwellenwertbegrenzer (-Kreis) versehen, um den Ausgang des Niederpaßfilters 5 hinsichtlich der Spannung abzuschneiden.
Der Spannungs-Schwellenwertbegrenzer weist Dioden D., Dp, Widerstände Rr7 bis R^0 und Schalter S,- und Sg auf. der resultierende Widerstand aus Widerständen Rq und R^0 ΘΟνΗβ der
809828/0504
27U432
resultierende Widerstand aus den Widerständen R1^ und Rq sind so ausgewählt, daß sie wesentlich niedriger sind als die resultierende Impedanz der im Ausgang des Niederpaßfilters 5 vorhandenen Impedanz als auch niedriger als die Impedanz derjenigen Oszillatorklemme des Oszillators 1, welcher die Steuerspannung zugeführt wird.
Die Ausgangsspannung des Niederpaßfilters 5 kann nicht größer werden als der Wert, der durch die Widerstände R^ und Rg (oder Rq und R^0) bestimmt ist, wenn der Schalter St- (oder Schalter Sg) kurzgeschlossen wird.
Das unerwünschte Festrasten des Kreises bei einer Frequenz, welche ein Vielfaches (das Zweifache, Dreifache, Vierfache ...) der Bezugsfrequenz ist, kann in sicherer Weise nunmehr vermieden werden, indem Oszillator 1 gehindert wird bei einer Frequenz zu schwingen, welche um eine Oktave oder mehr höher ist als die vorgegebene (voreingestellte) Frequenz, sogar dann, wenn der Bereich der Ausgangsfrequenz vom Oszillator eine Oktave überschreitet.
Die Widerstände R7, Rq und Rq, R^q sind so ausgewählt, daß sie nicht Schwingungen bei einer Frequenz zulassen, die um eine Oktave oder mehr höher als die gewünschte Frequenz ist. Wenn man z.B. hier annimmt, daß der Frequenzbereich der Schwingung von I50 bis 824 MHz für den Oszillator 1 geht und
809828/0504
27U432
dieser Bereich in zwei Bereiche von 150 bis 280 MHz, 270 bis 520 MHz und von 500 bis 824 MHz geht und daß lediglich die Schwingung des ersten Frequenzbereiches von 150 bis 280 MHz gewünscht ist, so werden die Werte der Widerstände Rr7 und RQ so vorgewählt, daß sie eine Schwingung bei 300 MHz nicht zulassen. Soll die Schwingung bei der Zwischenfrequenz im Bereich 270 bis 520 MHz stattfinden, werden die Werte der Widerstände Rq und R^0 so vorgewählt, daß sie eine Schwingung bei 540 MHz nicht zulassen. Gleichzeitig werden die Schalter S1- und Sg so betätigt, daß der Schalter S1- eingerückt, der Schalter Sg geöffnet ist, um die Frequenz I50 bis 280 MHz zu überwachen, während der Schalter Sg eingeschaltet ist, während der Schalter Sc geöffnet ist, um die Frequenz 270 bis 520 MHz zu überwachen. Um den Bereich 500 bis 824 MHz zu überwachen, werden beide Schalter S,- und Sg geöffnet. Der vorbezeichnete Nachteil kann vermieden werden durch die Bauweise und den Betrieb des Schaltkreises in der erfindungsgemäßen Weise.
Es ist zu beachten, daß es nicht notwendig ist, durch die Schalter S,- und Sg den Leistungsschalter einzurasten, wobei ein Vorteil gegenüber dem Schaltkreis gemäß Figur 10 erreicht wird.
Aus Vorstehendem ist ersichtlich, daß das Einrasten des Spannungsbauches (der Schleife) bei einer Frequenz, welche ein Vielfaches (das Zweifache, Dreifache, das Vierfache...) der Bezugsfrequenz ist, wirksam vermieden werden kann, sogar dann, wenn der durch den PLL-Kreis zu steuernde Frequenzbereich groß
809828/0504
27U432
ist, indem der Eingang zum Phasendetektor in Form des veränderlichen Signals, verglichen mit dem Bezugssignal, während der Betriebszeit des Programmes und der Spannungsschalter als Nacheilen/Nachhinken gemacht wird, oder dadurch, daß man verhindert, daß der Signaleingang von dem Programmteiler über eine Oktave oder mehr sich ausdehnen kann.
Hieraus ergibt sich, daß ein Frequenz- oder Phasensteuerkreis (PLL-Kreis), insbesondere für Fernseh-Kanalwähler in vorteilhafter Weise vorgesehen ist, wobei durch zusätzliche elektrische Schaltteile das veränderliche Signal, das dem Eingang des Phasendetektors zugeführt wird, gezwungen wird, hinter dem Bezugssignal nachzueilen, wobei das Bezugssignal ebenfalls dem Detektor zugeführt wird, dann, wenn der Programmschalter, durch welchen die Teilerziffer für die Teilerstufe bestimmt wird als auch der Leistungsschalter eingerückt sind. Oder, nach äquivalenter Ausführungsform der Erfindung werden an der Ausgangsseite des Niederpaßfilters Schaltungsbauteile vorgesehen, die verhindern, daß der Oszillator bei Frequenzen schwingt, die höher als eine Oktave oder ein höheres Frequenzband, verglichen mit einer vorgegebenen Frequenz, sind. Diese Schaltungsbauteile werden wirksam und verhindern, daß der PLL-Kreis bei einer Frequenz eingerastet wird, welche ein Vielfaches der vorbestimmten Frequenz ist. Hierbei wird in vorteilhafter Weise eine sichere und stabile Arbeitsweise des Schaltkreises, dem der PLL-Kreis zugeschaltet ist, sichergestellt.
809828/0504

Claims (3)

30. September 1977 IG/vh G-TU-1005 Alps Electric Co., Ltd. PATENTANSPRÜCHE
1.J Phasen- oder Frequenzsteuerkreis (PLL-Schaltkreis) im Rückkopplungskreis des Oszillators eines Fernseh-Kanalwählers odgl., wobei der Kreis einen Programmteiler, einen Phasendetektor, einen Bezugssignalgenerator und einen Niederpaßfilter aufweist, dadurch gekennzeichnet, daß einem Phasendetektor (3) ein zusätzlicher Steuerkreis als Phasen- oder Frequenzsteuerkreis zugeschaltet ist, durch den die veränderlichen Signale vom Eingang des Oszillators über den Programmteiler im Eingang zum Phasendetektor (3) relativ zu den Bezugssignalen (bei 4-) zum zeitlichen Nacheilen gezwungen sind, während der Programmschalter (7) als Stellschalter für eine 1 - Teiler-
n stufe (2) sowie der Leistungsschalter eingeschaltet sind, oder daß der zusätzliche Steuerkreis (R^, R,-; C^, S,) der Ausgangsseite des Phasendetektors (3) zugeschaltet ist und sperrt den Oszillator (1) für solche Schwingungen, deren Frequenz um eine Oktave oder ein größeres Frequenzband höher als eine voreingestellte bzw. vorbestimmte Schwingungsfrequenz ist.
809828/0504
ORIGINAL INSPECTED
274U32
2. Steuerkreis nach Anspruch 1, dadurch gekennzeichnet, daß er Schaltungsteile (S^) auf v/eist, durch welche der Programmschalter (7) und der Leistungsschalter eingerastet werden sowie eine Kapazität (CL) des ITiederpaßfilters (3) aufgeladen wird, nachdem diese Kapazität vorher, insbesondere durch Kurzschluß, entladen war.
3. Steuerkreis nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß er einen Torkreis (22) aufweist, der eine Vorstufe des Phasendetektors ist, und daß der Programmschalter (7) sowie der Leistungsschalter durch den Torkreis (22) so eingerastet ist, daß die Frequenz der unterschiedlichen Eingangssignale zum Phasendetektor (3) während eines Zeitintervals bis auf einen Schwellenwert verringert wird, der unter demjenigen des Bezugssignals liegt, und daß danach die Frequenz auf den ursprünglichen Schwellenwert gebracht wird.
4-. Steuerkreis nach einem der Ansprüche 1-3» dadurch gekennzeichnet, daß er eine Mehrzahl von Schwellenwertkreisen (Dx., D~; R,-,...; Sj-...) aufweist, durch die die Spannung in der, dem Niederpaßfilter folgenden Stufe abgeschnitten wird.
809828/0504
DE2744432A 1976-12-30 1977-10-03 Oszillatorschaltung Expired DE2744432C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15938376A JPS5384666A (en) 1976-12-30 1976-12-30 Pll circuit

Publications (2)

Publication Number Publication Date
DE2744432A1 true DE2744432A1 (de) 1978-07-13
DE2744432C2 DE2744432C2 (de) 1986-01-30

Family

ID=15692593

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2744432A Expired DE2744432C2 (de) 1976-12-30 1977-10-03 Oszillatorschaltung

Country Status (3)

Country Link
US (1) US4152669A (de)
JP (1) JPS5384666A (de)
DE (1) DE2744432C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4568888A (en) * 1983-11-08 1986-02-04 Trw Inc. PLL Fast frequency synthesizer with memories for coarse tuning and loop gain correction
US6519305B1 (en) 1998-04-28 2003-02-11 Rohde & Scwarz Gmbh & Co. Kg Frequency converter arrangement

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS584497B2 (ja) * 1978-02-01 1983-01-26 株式会社ケンウッド 局部発振装置
US4340975A (en) * 1979-10-09 1982-07-20 Matsushita Electric Industrial Company, Limited Microwave mixing circuit and a VHF-UHF tuner having the mixing circuit
US4368542A (en) * 1980-03-27 1983-01-11 Communications Satellite Corporation Phase canceller for carrier recovery network
JPS5871735A (ja) * 1981-10-26 1983-04-28 Hitachi Ltd テレビジヨン受信機のチユ−ナ
US4479257A (en) * 1982-12-30 1984-10-23 Yaesu Musen Co., Ltd. Superheterodyne circuit having variable bandwidth and center frequency shift function
US4551856A (en) * 1983-05-16 1985-11-05 Motorola, Inc. Synthesized multiple conversion receiver system with provision for avoiding receiver self-quieting spurious response
US4512035A (en) * 1983-05-16 1985-04-16 Motorola, Inc. Method of programming a synthesizer ROM for elimination of receiver self-quieting
US4521916A (en) * 1983-11-29 1985-06-04 Rca Corporation Frequency synthesis tuning control system for a double-conversion tuner
JPS61134126A (ja) * 1984-12-05 1986-06-21 Matsushita Electric Ind Co Ltd 位相同期型周波数シンセサイザ
GB8707509D0 (en) * 1987-03-30 1987-05-07 Era Patents Ltd Oscillator stabilisation
US5493210A (en) * 1993-06-10 1996-02-20 Trilithic, Inc. Combined signal level meter and leakage detector
KR0119499Y1 (ko) * 1993-08-20 1998-07-15 김광호 사운드 캐리어 검파회로
US5493716A (en) * 1994-04-14 1996-02-20 Motorola, Inc. Method of operating a radio
US6611150B1 (en) 1999-03-31 2003-08-26 Sadelco, Inc. Leakage detector for use in combination with a signal level meter
CA2352398C (en) * 2000-07-06 2005-07-26 Unique Broadband Systems, Inc. Low phase noise frequency converter
US7466120B2 (en) * 2004-11-01 2008-12-16 Cardiomems, Inc. Communicating with an implanted wireless sensor
US8026729B2 (en) 2003-09-16 2011-09-27 Cardiomems, Inc. System and apparatus for in-vivo assessment of relative position of an implant
US7245117B1 (en) * 2004-11-01 2007-07-17 Cardiomems, Inc. Communicating with implanted wireless sensor
AU2004274005A1 (en) * 2003-09-16 2005-03-31 Cardiomems, Inc. Implantable wireless sensor
CA2599965C (en) * 2005-03-04 2014-05-06 Cardiomems, Inc. Communicating with an implanted wireless sensor
CA2613241A1 (en) 2005-06-21 2007-01-04 Cardiomems, Inc. Method of manufacturing implantable wireless sensor for in vivo pressure measurement
US7492144B2 (en) * 2005-09-06 2009-02-17 Cardiomems, Inc. Preventing false locks in a system that communicates with an implanted wireless sensor
US20070247234A1 (en) * 2006-04-04 2007-10-25 Honeywell International Inc. Method for mitigating single event effects in a phase locked loop

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH273262A (it) * 1949-04-13 1951-01-31 Morandi Edoardo Apparecchio per ricordare un numero da comporre ad un telefono automatico per la chiamata.
DE2530037A1 (de) * 1974-07-05 1976-01-22 Sony Corp Oszillator mit variabler frequenz
DE2543943A1 (de) * 1974-10-07 1976-04-22 Western Electric Co Schnelle stabilitaetswiedergewinnungsschaltung fuer einen frequenzsynthetisierer
FR2291638A1 (fr) * 1974-11-14 1976-06-11 Hewlett Packard Co Oscillateur declenchable a bouche d'asservissement de phase

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5148939B2 (de) * 1973-02-23 1976-12-23
IT986172B (it) * 1973-06-18 1975-01-20 Fatme Spa Dispositivo di sincronizzazione automatica per un oscillatore in particolare per impianti di tele comunicazione
DE2334570B1 (de) * 1973-07-07 1975-03-06 Philips Patentverwaltung Abstimmbare Hochfrequenz-Eingangsschaltungsanordnung fuer einen Fernsehempfaenger
US4011520A (en) * 1975-08-11 1977-03-08 Rockwell International Corporation Method and apparatus for reducing phaselock loop FM'ing
JPS5255360A (en) * 1975-10-31 1977-05-06 Hitachi Ltd Phase fixing loop synthesizer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH273262A (it) * 1949-04-13 1951-01-31 Morandi Edoardo Apparecchio per ricordare un numero da comporre ad un telefono automatico per la chiamata.
DE2530037A1 (de) * 1974-07-05 1976-01-22 Sony Corp Oszillator mit variabler frequenz
DE2543943A1 (de) * 1974-10-07 1976-04-22 Western Electric Co Schnelle stabilitaetswiedergewinnungsschaltung fuer einen frequenzsynthetisierer
FR2291638A1 (fr) * 1974-11-14 1976-06-11 Hewlett Packard Co Oscillateur declenchable a bouche d'asservissement de phase

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
FR-Z.: Annales de RadioElectricitE, T.XXI., Nr.86, Okt.1966, S.229-305 *
FR-Z.: Annales de Radioélectricité, T.XXI., Nr.86, Okt.1966, S.229-305

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4568888A (en) * 1983-11-08 1986-02-04 Trw Inc. PLL Fast frequency synthesizer with memories for coarse tuning and loop gain correction
US6519305B1 (en) 1998-04-28 2003-02-11 Rohde & Scwarz Gmbh & Co. Kg Frequency converter arrangement
US7023948B2 (en) 1998-04-28 2006-04-04 Rohde & Schwarz Gmbh & Co. Kg Frequency converter arrangement

Also Published As

Publication number Publication date
US4152669A (en) 1979-05-01
DE2744432C2 (de) 1986-01-30
JPS5384666A (en) 1978-07-26

Similar Documents

Publication Publication Date Title
DE2744432A1 (de) Phasen- oder frequenzsteuerkreis im rueckkopplungskreis des oszillators eines fernseh-kanalwaehlers o.dgl.
DE69202531T2 (de) Phasenregelschleife.
DE3650110T2 (de) Integrierte Schaltung mit Phasenregelschleife.
DE2649225A1 (de) Phasenfangdetektor fuer einen digitalen frequenzsynthesizer
DE3424786A1 (de) Mehrfrequenz-mikrowellensignalquelle
EP0044493A1 (de) Frequenz/Phasenregelschleife und deren Verwendung als Fernseh- bzw. Farbfernsehgerät-Teilschaltung
DE2728600C2 (de) Signalempfänger mit Frequenzabstimmvorrichtung
DE69300291T2 (de) Frequenzregelschleife.
DE1292706B (de) Frequenzdiskriminator
DE2751021C3 (de) Synchronisierschaltung für eine Oszillatorschaltung
DE3123973C2 (de) Phasenregelschaltung
DE3906094C2 (de) Digitale Phasen/Frequenz-Detektorschaltung
DE69123653T2 (de) Anordnung zum Beibehalten der Frequenz eines Oszillators innerhalb eines vorbestimmten Frequenzbereiches
DE2543943A1 (de) Schnelle stabilitaetswiedergewinnungsschaltung fuer einen frequenzsynthetisierer
DE2826098A1 (de) Frequenzsyntheseschaltung
DE69202304T2 (de) Phasenregelschleife mit einer die Energie aufrechterhaltenden gesteuerten Ladungspumpe für schnelle Kanalumschaltung.
CH622391A5 (de)
DE2448533A1 (de) Schaltungsanordnung fuer einen phasendiskriminator mit unbegrenztem fangbereich
DE2816077C2 (de) Frequenzgenerator
DE2606230A1 (de) Abstimmschaltung fuer ueberlagerungsempfaenger
DE3314973C1 (de) Schaltungsanordnung zur Erzeugung einer stabilen festen Frequenz
DE3246291C2 (de) PLL-Schaltungsanordnung
DE2231700A1 (de) Frequenzsyntheseschaltung mit mehreren rueckkopplungskreisen
DE2637953C2 (de) Einrichtung zum Nachstimmen eines frequenzmodulierten Oszillators
EP0667061A1 (de) Pll-system

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee