DE2649225A1 - Phasenfangdetektor fuer einen digitalen frequenzsynthesizer - Google Patents

Phasenfangdetektor fuer einen digitalen frequenzsynthesizer

Info

Publication number
DE2649225A1
DE2649225A1 DE19762649225 DE2649225A DE2649225A1 DE 2649225 A1 DE2649225 A1 DE 2649225A1 DE 19762649225 DE19762649225 DE 19762649225 DE 2649225 A DE2649225 A DE 2649225A DE 2649225 A1 DE2649225 A1 DE 2649225A1
Authority
DE
Germany
Prior art keywords
phase
frequency
signal
oscillator
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19762649225
Other languages
English (en)
Inventor
Claude Andrew Sharpe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bendix Corp
Original Assignee
Bendix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bendix Corp filed Critical Bendix Corp
Publication of DE2649225A1 publication Critical patent/DE2649225A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/191—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using at least two different signals from the frequency divider or the counter for determining the time difference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00—Oscillators
    • Y10S331/02—Phase locked loop having lock indicating or detecting means

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

B4TENWNl4flLTE "BROSEDKa BROSE
D-8023 Munchen-Pullach. W:enu S.r. 2. ~\t\- (OGm) 7-3.3 3·) 'ft. ThIbx '-212"?7 brus cl. Cnb.'es. ■ ^atcrmbus- München
Diplom Ingenieure
ihr zeichen C5^65_A ra9 28· Oktober 1976
Your re f. 3jvj-*i Date.
TiIE BENDIX CORPORATION, Executive Offices>. Bendix Center, Southfield, Michigan 48075, USA
Phasenfangdetektor für einen digitalen Fre.-quenz-
synthesizer.
Die Erfindung betrifft digitale Frequenzsynthesizer und speziell einen Phasenfangdetektor für die Bestimmung, wann die Phase des Signals des veränderlichen Frequenzoszillators eines derartigen Synthesizers von der Phase des Bezugsfrequenzoszillators .um einen unzulässigen Betrag abgewichen ist.
Ein spezielles Anwendungsgebiet desGegenstandes der vorliegenden Erfindung ist die Entfernungsmessung bei einem Entfernungsmeßsystem (DME), welches in einem Flugzeug mit geführt wird. Mit Hilfe einer derartigen Einrichtung wird der Abstand· eines Flugzeugs von einer Bodenstation dadurch be-
7 0 982 2 /0908
stimmt, indem man die Zeit mißt, die vom Aussenden eines Abfragsignals vom Flugzeug bis zum Emp&ng eines Antwortsignals von einer Bodenstation verstreicht. Für die Berechnung dieser Zeit gelangt eine Speichervorrichtung zur Anwendung. Um eine Selektivität unter den verschiedenen Bodenstationen zu erreichen, die innerhalb der Reichweite eines1 Flugzeugs gelegen sein können, werden den Bodenstationen unterschiedliche Betriebsfrequenzen zugeordnet und die im Flugzeug mitgeführte Ausrüstung muß auf diese verschiedenen Kanäle abstimmbar sein. Die digitalen Sequenzsynthesizer nach dem Stand der Technik stellen zur Zeit die zufriedenstellenste Abstimmeinrichtung bei dieser Art von Ausrüstung dar, da sie unmittelbar ferngesteuert werden können und eine sehr stabile und selektive Betriebsweise besitzen.
Ein digitaler Frequenzsynthesizer enthält gewöhnlich einen span-1 nungsgesteuerten Oszillator (VCO), einen Bezugsoszillator und einen Phasejidetektor, um die Phase einer ausgewählten Harmonischen oder einer Unterharmonischen des 'Signals des VCO mit der Grundwelle oder einer Harmonischen oder Unterharmonischen des Signals des Bezugsoszillators zu vergleichen. Die Ausgangsgrösj se des Phasendetektors dient nach der Filterung dazu, die Fre- ! quenz des VCO zu steuern und es steht somit ein Spektrum von : hochstabilen Frequenzsignalen zur Verfügung, von denen irgend-. eines verwendet -werden kann, indem man eine bestimmte Harmonische oder Unterharmonische der VCO-Frequenz auswählt und dem Phasendetektor zuführt.
: In vielen Anwendungsfällen derartiger Synthesizer ist es wünschenswert, eine Einrichtung vorzushen, um eine Anzeige darüber zu erhalten, wann die Ausgangsgröße des VCO in richtiger Weise phasenstarr mit der Ausgangsgröße des Bezugsoszillators ist
: oder um im selben Sinn anzuzeigen, wann die Ausgangsgrößep nicht richtig phasenstarr sind. Die bereits bekannten Anzeige-
7 09822/0906
vorrichtungen sind mit dem Nachteil behaftet, daß sie einen zu schmalen Bereich der zulässigen Phasendifferenz zwischen den VCO- und den Bezugsoszillatorsignalen besitzen, innerhalb welchem ein "phasenstarrer" Zustand angezeigt wird. Wenn Versuche unternommen v/erden, den Bereich auf einen annehmbaren Phasenfehler zu verbreitern, s'o werden diese Anzeigevorrichtungen ' hinsichtlich ihrer Betriebsweise unzuverlässig.
Es ist somit Ziel der Erfindung, eine Phasenfanganzeigevorrichtung für einer, digitalen Frequenzsynthesizer mit einem breiteren Bereich einer tolerierbaren Phasenabweichung zu schaffen, : wobei jedoch dennoch zuverlässig ein phasenstarrer Zustand angezeigt werden soll.
Auch ist es Aufgabe der Erfindung, eine derartige Anzeigevorrichtung zu schaffen, die genormte logische Schaltungen enthält und bei der keine Schwellendetektoren erforderlich sind, ebenso keine Bezugsspannungsvergleichsvorrichtungen oder ähnlich aufwendige Konstruktionen.
Im wesentlichen wird erfindungsgemäß in einem digitalen Frequenzsynthesizer, in welchem die Ausgangsgröße eines veränderlichen Frequenzoszillators hinsichtlich der Frequenz durch N geteilt wird, diese Ausgangsgröße hinsichtlich ihrer Phase mit der Ausgangsgröße eines Bezugsoszillators verglichen, die hinsichtlich der Frequenz durch M geteilt wird, wobei erfindungsgemäß zusätzlich logische Schaltungen vorgesehen werden, durch die ein "Fenster" erzeugt wird, welches immer dann in Bereitschaft gesetzt oder geöffnet wird, wenn die durch M teilende Einrichtung einen gewissen ganzzahligen Zustand erreicht, d.h. der Zustand M -1 oder den Zustand M -2 und welches weiter geöffnet ist während des Zustandes M oder des Zustandes M +1. ; V/enn die Ausgangsgröße des N- Teilers, die in Impulsform vor-
709822/0908
liegt, während derjenigen Zeit, auftritt, während welcher das genannte Fenster offen ist, bleibt ein Anzeigemultivibrator in einem rückgestellten Zustand, wobei er anzeigt, daß ein phasenstarrer Zustand existiert. Wenn der N-Teilerimpuls außerhalb des Fensters auftritt, so wird der Anzeigemultivibrator gesetzt bzw. in den set-Zustand getriggert, wodurch angezeigt wird, daß der Synthesizer seinen Phasenfangzustand verloren hat.
Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels unter Hinweis auf die Zeichnung näher erläutert. Es zeigt:
Figur 1 ein funktionelles Blockdiagramm eines digitalen Frequenzsynthesizers mit einem Phasenfangdetektor nach der Erfindung; und
Figur 2A, B und C Wellenformendiagramme, die für die Erläuterung der Betriebsweise des Gegenstandes der Erfindung dienlich sind.
Gemäß Figur 1 enthält ein digitaler Frequenzsynthesizer in der herkömmlichen Weise einen spannungsgesteuerten Oszillator 10, der ein Signal mit derFrequenz Fv einem programmierbaren Teiler 12 zuführt. Der Teiler 12 teilt die Frequenz des Eingangssignals durch eine ganze Zahl N, deren Wert durch einen Kanalauswählschalter 14 bestimmt wird. Das am Ausgang 16 des Teilers 12 erscheinende Signal mit einer Frequenz von Fv/N gelangt als eine Eingangsgröße zu einem Phasendetektor 18. :
Ein hochstabiler Bezugsoszillator 20 erzeugt ein Signal mit der. Frequenz Fr für einen Teiler 22, der die Frequenz des Signals des Oszillators 20 durch eine feste ganze Zahl M teilt, so daß dadurch ein Signal erhalten wird, dessen Frequenz Fr/M beträgt
709822/090$
, und welches als zweite Eingangsgröße zuia. Phasendetektor 18 ge- ; langt. Der Teiler 22 enthält in geeigneter Weise einen Binärzähler 24, der ein NAND-Gatter 26 speist, wobei dieses Gatter ■ in Bereitschaft gesetzt wird, nachdem der Zähler in einen Zu-. stand getrieben wurde, der dem binären Äquivalent von M -1 entspricht. .- · ■-
Der Phasendetektor 18 erzeugt eine in geeigneter Weise gefilterte Ausgangsspannung für die Steuerung der Frequenz des Oszillators 10. Die Steuerspannung ist auf die Phasendifferenz ! zwischen den Eingangssignalen zum Phasendetektor bezogen und besitzt ein solches Vorzeichen, daß die Frequenz des Oszillators 10 entweder in anwachsender oder abnehmender Richtung verändert wird, bis die Eingangssignale zu den Phasendetektoren synchron phasenstarr sind. Wenn die Phasendetektor-Eingangssignale synchronisiert sind, so gilt folgende Beziehung:
£f . q oder
: Bei Verwendung eines derartigen Synthesizers erhält man einen : j breiten Abstimmbereich von genauen stabilen Kanalfrequenzen ; und die Wirkungsweise des Synthesizers läßt sich am besten anhand eines Beispiels demonstrieren. Es sei beispielsweise ein Sender gewünscht mit einer Ausgangsfrequenz von 1041-1150 MHz, die in 1 MHz-Kanäle für die Verwendung in dem DME abstimmbar sein soll. Durch die Verwendung eines X4-Frequenzvervielfachers, der an den Ausgang des VCO 10 angeschlossen wird, um Ausgangssignale mit den Betriebsfrequenzen von 1041-1150 MHz für die , Verwendung in dem DME vorzusehen, so liegen die erforderlichen
Frequenzen des VCO bei 260.25-287.5 MHz, die in Inkrementen von· j 0,25 MHz verändert -«/erden können. Eine Bezugsfrequenz von 1 MHz ; und ein ¥ert von M = 16 werden ausgewählt. Durch Verändern des
709822/0908
' Wertes von N von 4164 auf 4600.in Inkreraenten von 4, kann der VCO in 0,25 MHz-Schritten abgestimmt werden und zwar über das : geforderte Frequenzband, wie sich dies leicht demonstrieren ! läßt.
Der soweit beschriebene Synthesizer ist bekannt. Die durch die vorliegende Erfindung erzielte Verbesserung besteht aus dem Phasenfangdetektor mit den NAND-Gattern 28 und 30 und dem Univibrator 32.
Bei dem vorangegangenen Beispiel eines digitalen Frequenzsynthesizers wurde ein Wert von M = 16 angenommen. In diesem Fall er-
0 2 zeugt der Zähler 24 eine Vier-ziffer-Binärausgangsgröße A A
4 8
A A . Das NAND-Gatter 26 empfängt jede dieser Ziffern und wird in Bereitschaft gesetzt, wenn der Zähler einen Zustand1111 erreicht, dem binären Äquivalent von 15. Es sei daran erinnert, daß der erste Zyklus einer Folge des Oszillators 20 den Zähler 24 auf 0000 stellt, wobei der Zustand 1111 jeweils einmal für alle sechzehn Zyklen des Eingangssignals erreicht wird. Das NAND-Gatter 28 empfängt als Eingangsgrößen die Zählerziffern AAA und wird somit während des Zählerzustandes 0111 und 1111 in Bereitschaft gesetzt, um für das NAND-Gatter 30 die Eingangsgröße O oder LO zu erzeugen. Wenn die Ausgangsgröße auf der Leitung 16 während der Zeit, während welcher die Ausgangsgröße aus dem NAND-Gatter 28 gleich LO ist, gleich 1 oder HI ist, so bleibt die Ausgangsgröße des NAND-Gatters 30 gleich HI. Wenn die Ausgangsgröße auf der Leitung 16 zu HI wird und zwar während der Zeit, während welcher die Ausgangsgröße des NAND-Gatters 28 gleich HI ist, so wird die Ausgangsgröße des Gatters 30 gleich LO, wodurch der Univibrator 32 getriggert wird, der dann ein Signal für die Rückstellung eines Speichervorrichtung (nicht gezeigt) erzeugt, oder eine Anzeige für andere Zwecke zu liefern, daß der Synthesizer sich nicht im phasenstarren Zu-
709822/0906
stand befindet.
Die Betriebsweise des Gegenstandes, der Erfindung kann besser unter Hinweis auf die Wellenformen von Figur 2 verstanden werden. In Figur 2A ist der Synthesizer in richtiger Weise phasenstarr mit der Hinterflanke des positiven Ausgangsimpulses des Teilers 12 in zeitlicher Übereinstimmung mit der Vorderflanke des negativen Impulses des Gatters 26. Wenn der Synthesizer einer Vibration ausgesetzt wird, wie dies häufig in Flugzeugen der Fall ist oder einer Stromversorgungsschwankung oder anderer Störung ausgesetzt wird, so werden Phasenfehler, wie dies in den Figuren 2B und C gezeigt ist, sehr leicht eingeführt. Diese Phasenfehler sind von zeitweiliger Dauer und besitzen keine ausreichende Größe, um in negativer Weise die Betriebsweise der Ausrüstung zu beeinflussen. Sie besitzen jedoch eine ausreichende Größe, um die Anzeigevorrichtung für eine nicht vorhandene PhasenStarrheit zu triggern, wenn diese so arbeitet, daß sie das Fehlen der Koinzidenz der Impulsflanken feststellt.
Das Gatter 28 erzeugt durch symmetrisches Dekodieren um den Zustand des Zählers 24, bei welchem die Phasenstarrheit auftritt, ein "Fenster" eines annehmbaren Phasenfehlers und erlaubt keine Anzeige des Verlustes der Phasenstarrheit, wenn der Phasenfehler diese Toleranzgrenze nicht überschreitet. Solange der Impuls des Teilers 12 erscheint, wenn die AusgangsgröÖe des Gatters 28 niedrig liegt (LO), führt das Gatter 30 keine Triggerung des Univibrators 32 herbei. Die durch das Fenster des Gatter?, 28 erzeugte Phasentoleranz beträgt 2/16 χ 2 TT = TT/4 Radians. Da der Irmuls des Teilers 12 sehr schmal ist (100 ns) ergibt dies eine Toleranz von + Ίϊ/8 bis - ■% einer zulässigen Phasenabweichung, bevor der Verlust des Fangzustandes bzw. der Phasenstarrheit angezeigt wird. ':!ie sich aus der untersten V.rellenform von Figur 2 entnehmen läßt, die mit "Fenster fir. 2"
709822/0906
I -9.
bezeichnet ist, kann das Gatter 28 modifiziert werden, um vier
■ Zählschritte symmetrisch um bzw. zum Fangpunkt zu dekodieren, in welchem Fall die Phasentoleranz auf 4/16 χ 2ΐΓ oder + 1Γ/4 bis - 1Γ/4 vergrößert wird. Wenn es wünschenswert ist, läßt sich sogar eine breitere Toleranz dadurch erzeugen, indem man noch weiter die Dekodierkapazität des Gatters 28 erhöht.
Zusammenfassend schafft die vorliegende Erfindung einen Phasen- ; fangdetektor für einen digitalen Frequenzsynthesizer. Der Frequenzsynthesizer enthält einen programmierbaren digitalen Frequenzteiler für das Ausgangssignal, einen Bezugsfrequenzoszillator Fr und eine phasenstarre Schleife, die die Frequenz der Ausgangsgröße des Synthesizers dadurch steuert, indem sie die Phase des Frequenzteilersignals mit der Phase des Bezugssignals vergleicht. Die Frequenz Fv des Synthesizers wird durch Programmieren in der Größe N gemäß der Beziehung Fv = «r- Fr bestimmt. Der Phasenfangdetektor enthält eine logische Einrichtung, durch die ein "Fenster" erzeugt w.ird, welches "offen" für eine Zählung ist, die symmetrisch kleiner ist oder größer ist als der Faktor M. Der Detektor signalisiert keinen "Fehlfang"-Zustand, solange die Ausgangsgröße des programmierbaren Teilers . während der Zeit auftritt, während welcher das Detektorfenster offen ist.
Offensichtlich sind in der vorangegangenen Beschreibung bestimmen ι te Werte für Frequenzen, Divisorgrößen, logische Verbindung/und ähnliche Größen lediglich als Beispiel angegeben und es ist offensichtlich, daß der Gegenstand der Erfindung nicht auf diese Beispiele beschränkt ist und eine Reihe von Abwandlungen und Änderungen möglich sind, ohne dadurch den Rahmen der Erfindung zu
■ verlassen. :
709822/0906
Sämtliche in der Beschreibung erkennbaren und in den Zeichnungen veranschaulichten technischen Einzelheiten sind für die Erfindung von Bedeutung.
709822/0908

Claims (1)

  1. 26AS225
    Patentanspruch
    '. Phasenfangdetektor für einen digitalen Frequenzsynthesizer mit ; ; wenigstens einem spannungsgesteuerten Oszillator, einer ersten
    I Frequenzteilereinrichtung für die Teilung der Frequenz des Si-
    : gnals des spannungsgesteuerten Oszillators durch einen Faktor N,
    mit einem Bezugsoszillator, zweiten Frequenzteilermitteln für
    i die Teilung der Frequenz des Signals des Bezugsoszillators durch" ; einen Faktor M, und mit einer Vergleichseinrichtung zum Ver-
    ; gleichen der Phasen der Ausgangsgrößen der ersten und der zweiten Frequenzteilereinrichtung und zum Erzeugen einer S teuer span-* i nung für den spannungsgesteuerten Oszillator, die auf die Pha- '· j sendifferenz zwischen den Ausgangsgrößen der Teilereinrichtun-I gen bezogen ist, dadurch gekennzeichnet, daß der Phasenfangde-1 tektor (28, 30, 32) folgende Einrichtungen und Merkmale aufi weist: eine erste logische Anordnung (28), die eine Ausgangs- : j größe erzeugt, welche ihren Zustand periodisch für einen Inter- ': ' vall ändert, der nach dem Erscheinen von M-K Zyklen des Signals . ι des Bezugsoszillators (20) beginnt, wobei K eine vorbestimmte 1 j ganze Zahl ist, und der zumindest solange fortgesetzt wird, bis, j M-Zyklen des Signals des Bezugsoszillators (20) erschienen sind; 1 eine zweite logischeAnordnung (30) für die Bestimmung der Zeit-: j koinzidenz des Signals der ersten Frequenzteilereinrichtung '. j (12) mit der Änderung des Zustandsintervalls der ersten logi-
    j j
    I sehen Anordnung (28); und eine durch die zweite logische Anord-'
    j nung (30) gesteuerte Einrichtung (32) zum Erzeugen eines nicht-,
    ' phasenstarren bzw. außer Phase laufenden Signals, wann das ;
    ; Signal aus der ersten Frequenzteilereinrichtung (12) während !
    ; des Intervalls der ersten logischen Anordnung (28) nicht er- ;
    ; scheint. j
    709822/0908
    0RK3IMAL
DE19762649225 1975-11-28 1976-10-28 Phasenfangdetektor fuer einen digitalen frequenzsynthesizer Withdrawn DE2649225A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/636,349 US3988696A (en) 1975-11-28 1975-11-28 Phase lock detector for digital frequency synthesizer

Publications (1)

Publication Number Publication Date
DE2649225A1 true DE2649225A1 (de) 1977-06-02

Family

ID=24551513

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762649225 Withdrawn DE2649225A1 (de) 1975-11-28 1976-10-28 Phasenfangdetektor fuer einen digitalen frequenzsynthesizer

Country Status (4)

Country Link
US (1) US3988696A (de)
JP (1) JPS5267551A (de)
DE (1) DE2649225A1 (de)
FR (1) FR2333380A1 (de)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4138650A (en) * 1972-05-15 1979-02-06 Anderson Scott K Phase lock loop
US4110694A (en) * 1975-10-10 1978-08-29 Warren A. Sturm Channel number interface
IT1047373B (it) * 1975-10-16 1980-09-10 Indesit Disposizione per selezionare una frequenza ricevibile in un ricevitore di segnali
JPS5930333B2 (ja) * 1976-09-03 1984-07-26 ソニー株式会社 周波数制御回路
JPS5360150A (en) * 1976-11-10 1978-05-30 Fujitsu Ltd Instantaneous leading-in system for digital phase lock loop
US4201945A (en) * 1977-05-20 1980-05-06 Sanyo Electric Co., Ltd. Phase comparing apparatus
US4355284A (en) * 1977-09-01 1982-10-19 Honeywell Inc. Phase correction system
US4162450A (en) * 1977-12-16 1979-07-24 Gte Laboratories Incorporated Programmable divider
US4166249A (en) * 1978-02-15 1979-08-28 Honeywell Inc. Digital frequency-lock circuit
CA1111114A (en) * 1978-08-31 1981-10-20 Trevor W. Tucker Microwave frequency division by phase locked loops
DE2918850C2 (de) * 1979-05-10 1983-05-26 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren und Schaltungsanordnung zum Erkennen des Regelzustandes einer Phasenregelschleife
US4287480A (en) * 1980-01-10 1981-09-01 Sperry Corporation Phase locked loop out-of-lock detector
US4321555A (en) * 1980-04-16 1982-03-23 King Radio Corporation Universal frequency synthesizer
US4389622A (en) * 1981-09-28 1983-06-21 Honeywell Inc. System for preventing transient induced errors in phase locked loop
DE3170205D1 (en) * 1981-12-10 1985-05-30 Itt Ind Gmbh Deutsche Digital phase/frequency control circuit
US4473805A (en) * 1981-12-14 1984-09-25 Rca Corporation Phase lock loss detector
US4567447A (en) * 1983-06-03 1986-01-28 Zenith Electronics Corporation Auto tuning for an oscillator
US4546486A (en) * 1983-08-29 1985-10-08 General Electric Company Clock recovery arrangement
US4617520A (en) * 1984-01-03 1986-10-14 Motorola, Inc. Digital lock detector for a phase-locked loop
MX157636A (es) * 1984-01-03 1988-12-07 Motorola Inc Mejoras en circuito de sincronizacion de fase digital de frecuencia multiple
US4680779A (en) * 1985-01-14 1987-07-14 David Systems, Inc. Distributed clock synchronization in a digital data switching system
US4653074A (en) * 1985-01-24 1987-03-24 Sperry Corporation Bit sync generator
JPH0770991B2 (ja) * 1986-08-27 1995-07-31 日本電気株式会社 クロツク再生回路
US4759041A (en) * 1987-02-19 1988-07-19 Unisys Corporation Local area network control system synchronization with phase-lock loop
US4940950A (en) * 1988-08-12 1990-07-10 Tel-Instrument Electronics Corporation Frequency synthesis method and apparatus using approximation to provide closely spaced discrete frequencies over a wide range with rapid acquisition
US5319798A (en) * 1990-10-31 1994-06-07 Nec Corporation Radio transceiver having PLL synthesizer
US5301196A (en) * 1992-03-16 1994-04-05 International Business Machines Corporation Half-speed clock recovery and demultiplexer circuit
US5337022A (en) * 1992-11-30 1994-08-09 At&T Bell Laboratories Harmonic lock detector
GB2287592B (en) * 1994-03-18 1998-08-12 Plessey Semiconductors Ltd Phase lock detector
US5805871A (en) * 1995-07-21 1998-09-08 Ricoh Company Ltd. System and method for phase-synchronous, flexible-frequency clocking and messaging
JPH08293790A (ja) * 1995-04-25 1996-11-05 Nec Corp 同期はずれ検出方式
US5909130A (en) * 1996-04-30 1999-06-01 Lucent Technologies Inc. Digital lock detector for phase-locked loop
US5627496A (en) * 1996-06-17 1997-05-06 Lucent Technologies Inc. PLL and phase detection circuit therefor
KR100468693B1 (ko) 1997-10-13 2005-03-16 삼성전자주식회사 안정적으로락상태를판별하는위상락검출회로
TW561694B (en) * 2002-09-13 2003-11-11 Winbond Electronics Corp Phase locked loop operating method and apparatus
US6927635B2 (en) * 2003-08-14 2005-08-09 Toshiba America Electronic Components, Inc. Lock detectors having a narrow sensitivity range

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2412966A1 (de) * 1974-03-18 1975-11-20 Siemens Ag Digitale ueberwachungs- und alarmierungseinrichtung

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3659224A (en) * 1970-12-07 1972-04-25 Signetics Corp Temperature stable integrated oscillator
US3893042A (en) * 1973-12-12 1975-07-01 Us Navy Lock indicator for phase-locked loops
US3956710A (en) * 1974-11-20 1976-05-11 Motorola, Inc. Phase locked loop lock detector and method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2412966A1 (de) * 1974-03-18 1975-11-20 Siemens Ag Digitale ueberwachungs- und alarmierungseinrichtung

Also Published As

Publication number Publication date
FR2333380B1 (de) 1980-03-21
FR2333380A1 (fr) 1977-06-24
JPS5267551A (en) 1977-06-04
US3988696A (en) 1976-10-26

Similar Documents

Publication Publication Date Title
DE2649225A1 (de) Phasenfangdetektor fuer einen digitalen frequenzsynthesizer
DE2744432C2 (de) Oszillatorschaltung
DE3424786A1 (de) Mehrfrequenz-mikrowellensignalquelle
DE2250389C3 (de) Zeltnormal, insbesondere für elektronische Uhren, mit einer einen einstellbaren Frequenzteller steuernden Zeitbasis
DE2903486C2 (de)
DE2848881C2 (de)
DE2751021C3 (de) Synchronisierschaltung für eine Oszillatorschaltung
DE68906050T2 (de) Erkennungsschaltung zur Zeilensynchronisierung.
EP0520590A1 (de) Schaltungsanordnung zur Frequenzsynthese
EP0079971A1 (de) Digitalschaltung zur Abgabe eines Binärsignals beim Auftreten des Frequenzverhältnisses von Zeilen- und Bildfrequenz
DE2427027A1 (de) Nf-signalgenerator, insbesondere fuer vor-navigationssysteme
DE2543943A1 (de) Schnelle stabilitaetswiedergewinnungsschaltung fuer einen frequenzsynthetisierer
DE1766866B1 (de) Frequenzsynthetisator unter verwendung von regelschleifen
DE2707130A1 (de) Phasendetektor
DE3028945C2 (de) Abstimmeinrichtung mit phasensynchronisierter Schleife und Maßnahmen zur automatischen Feinabstimmung
DE2907604C2 (de) Elektronischer digitaler Kanalwähler
DE4216148C2 (de) Verriegelungsschaltung für einen dualen Phasenregelkreis
CH622391A5 (de)
DE2637953C2 (de) Einrichtung zum Nachstimmen eines frequenzmodulierten Oszillators
DE3816696A1 (de) Schaltungsanordnung zum synchronisieren eines in der frequenz steuerbaren oszillators
DE3818089C2 (de)
DE69200275T2 (de) Steuereinrichtung für einen Phasenregelkreis mit Frequenzversetzung.
DE2413603A1 (de) Verfahren und schaltung zum erkennen von frequenzen
DE2834230C2 (de) Verfahren zur selbsttätigen Gleichlaufeinstellung zwischen Vor- und Oszillatorkreis in einem Überlagerungsempfänger und Schaltungsanordnung zur Durchführung dieses Verfahrens
DE2245477C3 (de) Einstellbarer dekadischer Frequenzteiler

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8139 Disposal/non-payment of the annual fee