DE2250389C3 - Zeltnormal, insbesondere für elektronische Uhren, mit einer einen einstellbaren Frequenzteller steuernden Zeitbasis - Google Patents

Zeltnormal, insbesondere für elektronische Uhren, mit einer einen einstellbaren Frequenzteller steuernden Zeitbasis

Info

Publication number
DE2250389C3
DE2250389C3 DE2250389A DE2250389A DE2250389C3 DE 2250389 C3 DE2250389 C3 DE 2250389C3 DE 2250389 A DE2250389 A DE 2250389A DE 2250389 A DE2250389 A DE 2250389A DE 2250389 C3 DE2250389 C3 DE 2250389C3
Authority
DE
Germany
Prior art keywords
frequency
divider
memory
output
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2250389A
Other languages
English (en)
Other versions
DE2250389A1 (de
DE2250389B2 (de
Inventor
Walter Boudry Hammer
Eric Andre Cernier Vittoz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre Electronique Horloger Sa Neuenburg (schweiz)
Original Assignee
Centre Electronique Horloger Sa Neuenburg (schweiz)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre Electronique Horloger Sa Neuenburg (schweiz) filed Critical Centre Electronique Horloger Sa Neuenburg (schweiz)
Publication of DE2250389A1 publication Critical patent/DE2250389A1/de
Publication of DE2250389B2 publication Critical patent/DE2250389B2/de
Application granted granted Critical
Publication of DE2250389C3 publication Critical patent/DE2250389C3/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04GELECTRONIC TIME-PIECES
    • G04G7/00Synchronisation
    • GPHYSICS
    • G04HOROLOGY
    • G04GELECTRONIC TIME-PIECES
    • G04G3/00Producing timing pulses
    • G04G3/02Circuits for deriving low frequency timing pulses from pulses of higher frequency
    • G04G3/022Circuits for deriving low frequency timing pulses from pulses of higher frequency the desired number of pulses per unit of time being obtained by adding to or substracting from a pulse train one or more pulses
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K23/00Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K23/00Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/662Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by adding or suppressing pulses

Description

Vorgänge innerhalb einer Periode des Eingangs- über der Ausführungsfonn nach F i g. 2 abgeänderten
signals stattfinden: Ausbreitung durch die Teiler- /iusführungsform,
j stufen, Vergleich des Teüerzustandes mit dem Spei- Fig. 5 eine schematische Darstellung einer wei-
cherinhalt, Null-Rückstellung des Teilers. Dieses teren Ausführungsform des Zeitnormals nach Fig. 1,
Prinzip erfordert daher sehr schnelle Schaltungen, die 5 bei der der Frequenzvergleicher und der Frequenz-
j bei den üblichen Spannungen und Leistungspegeln in tetter wiederum kombiniert sind.
tragbarer. Uhren nicht gegeben sind. Der in F i g. 1 dargestellte einstellbare Frequenz-
Von Interesse ist ein solches Frequartcüer- teiler 1 wird durch eine Zeitbasis 2 angesteuert und
V system, das automatisch das Frequenzteilerverhältnis einer seiner Ausgänge ist mit einer Anzeigevorrich-
annehmen kann, das erforderlich ist, um eine ge- to tung 3 verbunden. Das Teilerverhältnis des Frequenz-
ί wünschte Ausgangsfrequenz zu erzielen. Dieses »ler- teilers 1 wird durch einen elektrisch änderbaren Spei-
nende« System ist nur dann ausführbar, wenn Spei- eher 4 gesteuert, wobei der Speicher mit dem Aus-
' eher zur Vciägung stehen. Speicher sind in der gang eines Ftsquenzvergleichers 5 verbunden ist, der
Praxis erforderlich, um festzuhalten, was »gelernt« derart aufgebaut ist, daß er zwei Frequenzen ver-
: wurde (in diesem speziellen Fall ist dies das Teiler- 15 gleicht und davon den in den Speicher 4 einzuschrei-
verhäJrms). benden Wert derart ableitet, daß die Frequenz eines
Es sind bereits Systeme dieser Art bekannt. So sind zweiten Ausganges des Frequenzteilers gleich der
in der USA.-Paientschrift 3 364 439 Schaltungen mit Vergleichsfrequenz wird.
einer Phasensynchronisierungsschleife beschrieben, Einer der beiden Eingänge des Frequenzvergleibei denen ein Phasenvergleich zwischen einem Ver- ao chers ist mit dem zweiten Ausgang des Frequenzteigleichssignal und dem Ausgangssignal durchgeführt lers verbunden, während der zweite Eingang .Y dazu wird, worauf das Teilerverhältnis derart geändert bestim.nt ist, ein Vergleichssignal mit einer genau bewird, daß die Frequenz des Ausgangssignals und da- stimmten Frequenz zu empfangen,
mit nach einer gewissen Zeit seine Phase geändert Die Wirkungsweise des in F i g. 1 dargestellten wird, und bei denen der gleiche Vorgang wiederholt »5 Zeitnormals ist wie folgt:
wird, bis der Phasenunterschied zwischen den beiden Es sei angenommen, daß ein bekannter Wert zu verglichenen Signalen beseitigt ist. Diese Beseitigung Beginn des Abgleiche in den Speicher eingeführt ist. der Phasendifferenz hat eine identische Frequenz des Die Zeitbasis 2 steuert den Frequenzteiler an, der ein Vergleichssignals und des Ausgangssignals zur Folge. bekanntes Teilerverhältnis aufweist (in Abhängigkeit Die in der vorstehend genannten USA.-Patentschrift 30 von dem gespeicherten Wert). Die Ausgangsfrequenz beschriebenen Schaltungen bewirken damit eine Syn- des Frequenzteilers wird dann mit der Frequenz des chronisation der Phase eines Ausgangssignals bezug- Vergleichssignals verglichen, das dem Eingang X des lieh einem Bezugssignal, das dauernd empfangen Frequenzvergleichers zugeführt wird. Der Frequenzwird. Bis diese Phasensynchronisation erreicht ist, vergleicher kann damit aus diesem Vergleich den in muß das Bezugssignal während einer großen Anzahl 35 den Speicher einzuschreibenden Wert ableiten, damit von Perioden angelegt sein (vgl. insbesondere F i g. 7 der Frequenzteiler 1 derart abgeglichen wird, daß sein dieser USA.-Patentschrift). Neben diesem Umstand Ausgangssignal eine Frequenz aufweist, die gleich der ist es vor allem von großem Nachteil, daß das Ver- Frequenz des Vergleichssignals ist.
gleichssignal dauernd mit dem System verbunden ist. Es ist verständlich, daß die Frequenz des Ver-Es sind höchstens kurzzeitige Unterbrechungen mög- 40 gleichssignals absolut genau sein muß, wenn es erlich. In vielen Fällen, z. B. häufig auch bei der An- wünscht ist, eine exakte Frequenz am Ausgang des wendung des Zeitnormals in elektrischen Uhren, will Frequenzteilers zu erzielen. Diese Frequenz des Verman aber von einem Vergleichssignal unabhängig gleichssignals kann von einem Quarzoszillator abgesein. leitet werden, der gegen Temperaturschwankungen Der Erfindung liegt daher die Aufgabe zugrunde, 45 stabilisiert ist. In dem Fall, in dem das schematisch ein Zeitnormal der eingangs genannten Art zu schaf- in F i g. 1 dargestellte Zeitnormal in einer elektrofen, das eine automatische Einstellung der gewünsch- nischen Quarzuhr verwendet wird, wird eine das Verten Ausgangsfrequenz durch Vergleich mit einem fre- gleichssignal liefernde Einstellvorrichtung aufgebaut, quenzgenauen Vergleichssignal ermöglicht, wobei das die durch einen Quarzoszillator und eine Teilerkette Vergleichssignal nur kurze Zeit zur Verfügung stehen 50 gebildet ist, die ein Vergleichssignal mit einer Fremuß, der »Lern«-Vorgang also nur kurz ist. Die Ein- quenz von beispielsweise 0,5 Hz liefert. Die Einstelstellmittel sollen dabei weitgehend unabhängig von lung dieses Oszillators erfolgt mechanisch an dem Umwelteinflüssen sein. eingekapselten Quarz, und ein Trimmer ist in der Diese Aufgabe wird durch die im Patentanspruch 1 Schwingschaltung des Quarzes für den abschließenangegebene Erfindung gelöst. 55 den Abgleich und die Kompensation der Alte-Zweckmäßige Ausgestaltungen der Erfindung sind rung vorgesehen. Die Vorrichtung ist schließlich den Unteransprüchen zu entnehmen. gegen Temperaturschwankungen derart stabilisiert, Die Erfindung wird im folgenden an Hand der daß ein Ausgangssignal mit einer exakten Frequenz Zeichnungen noch näher erläutert. In der Zeichnung von 0,5 Hz erzielt wird, das ausreichend konstant zeigt 60 ist.
F i g. 1 ein Prinzipschaltbild einer Ausführungs- Das in F i g. 2 dargestellte Zeitnormal umfaßt fünf
form des Zeitnormals, binäre Teilerstufen 6, 7, 8, 9 und 10, wobei die Aus-
F i g. 2 eine erste Ausführungsform des Zeitnor- gärtge D1 bis D4 der Stufen 6, 7, 8 und 9 einerseits
mais nach Fig. 1, bei der der Frequenzvergleicher mit ersten Eingängen von vier Modulo-Zwei-Verglei-
und der Frequenzteiler kombiniert sind, 65 chergattern 11, 12, 13 und 14 und andererseits mit
Fig. 3 ein Zeitdiagramm zur Erläuterung der Be- ersten Eingängen von vier UND-Gattern 15, 16, 17,
triebsweise der Ausführungsform nach F i g. 2, 18 verbunden sind. Die Ausgänge der Gatter 11 bis
F i g. 4 eine schematische Darstellung einer gegen- 14 sind mit den Eingängen eines UND-Gatters 19
5 6
verbunden, dessen Ausgang mit einem monostabilen der Ausführungsform nach Fig. 4 ist die Betriebs-
Multivibrator 20 verbunden ist, der seinerseits mit weise einer Temperaturkompensation dargestellt,
einem ersten Eingang eines ODER-Gatters 21 ver- Die Zeitbasis ist ein Quarz, von dem bekannt ist,
bunden ist. Der Ausgang dieses ODER-Gatters 21 daß sich die Frequenz in Abhängigkeit von der Tem-
ist mit den Null-Rückstelleingängen RZ der fünf 5 peratur ändert.
Teilerstufen 6 bis 10 verbunden. Der Ausgang D5 Es ist möglich, das Teilerverhältnis des beschrie-
der Stufe 10 ist direkt mit dem Gatter 19 ver- benen Systems so zu kompensieren, daß unabhängig
bunden. von dieser Tatsache eine weitgehend konstante Aus-
Die Ausgänge der UND-Gatter 15 bis 18 sind mit gangsfrequenz erzielt wird.
einem Speicher verbunden, der durch vier RS-Flip- io Es ist eine Temperaturmeßeinrichtung erforder-
Flop-Schaltungen 22, 23, 24 und 25 gebildet ist, lieh, die in binärer Weise entweder die Temperatur-
deren Ausgänge direkt mit zweiten Eingängen der abweichung gegenüber einer festen Temperatur oder
Modulo-Zwei-Gatter 11 bis 14 verbunden sind. Eine direkt die Abweichung der Frequenz des Quarzes ge-
zum Empfang des Vergleichssignals bestimmte genüber seiner Frequenz bei einer festen Temperatur
Klemme X ist einerseits mit einer monostabilen MuI- 15 oder wiederum die Änderung (Verringerung) des Tei-
tivibratorschaltung 26 verbunden, deren Ausgang T lerv erhältnisses angibt, die erforderlich ist, um eine
mit zweiten Eingängen der UND-Gatter 15 bis 18 vorgegebene Ausgangsfrequenz zu erzielen, und zwar
verbunden ist und andererseits mit einem weiteren verglichen mit dem Teilerverhältnis, das bei der
monostabilen Multivibrator 27, dessen Ausgang R Nenntemperatur (Temperatur des Umkehrpunktes)
mit einem zweiten Eingang des ODER-Gatters 21 40 erforderlich ist.
und mit den O-Rückstelleingängen R der RS-Flip- In jedem dieser Fälle wird der gewonnene Binär-Flop-Stufen 22 bis 25 verbunden ist, die den Speicher wert einem Rechner zusammen mit den Werten/., bilden. zugeführt, die gespeichert wurden, um so den end-Die erste Teilerstufe umfaßt wiederum einen Ein- gültigen Wert des Teilerverhältnisses zu gewinnen, gang 1, der im Fall einer Verwendung in einer elck- 25 Der Rechner besteht im letzteren Fall aus einem bitronischen Uhr mit einer Zeitbasis, beispielsweise nären Subtraktionselement. Dieses Element ist in einem Quarzoszillator verbunden ist, und die letzte F i g. 4 in Form eines Blockes dargestellt.
Teilerstufe umfaßt einen Ausgang S, der mit einer Das übrige Zeitnormal arbeitet in einer Weise, die Anzeigevorrichtung verbunden ist. dem Zeitnormal nach F i g. 2 entspricht.
Die Wirkungsweise des Zeitnormals, nach F i g. 2 30 Es ist jedoch erforderlich, die automatische Einist folgende: stellung mit Hilfe des Einganges X bei der Nenn-
Wenn das Vergleichssignal nicht an den An- temperatur (Umkehrpunkt) durchzuführen, damit die
Schluß X angelegt ist, so zählt der durch die Stufen 6 Temperaturkompensationsvorrichtung keinen Ein-
bis 10 gebildete Frequenzteiler die Eingangsimpul«e fluß auf die Einstellung mit Hilfe des Vergleichs-
bis zu dem Zeitpunkt, an dem die Zählung identisch 35 signals hat und damit sich der Quarz auf der festen
mit der Binärziffer (»1«, L4, L3, Lt, L1) ist, die in Temperatur befindet.
dem durch die RS-Flip-Flop-Stufen 22 bis 25 gebil- Es ist weiterhin möglich, eine Zeitbasis zu schafdeten Speicher enthalten ist. Zu diesem Zeitpunkt fen. die mit der unter Bezugnahme auf F i g. 2 bewirkt die durch die Modulo-Zwei-Gatter 11 bis 14 schriebenen Zeitbasis vergleichbar ist, die jedoch im gebildete Vergieicherschaltung auf den Frequenz- 40 Sperrbetrieb arbeitet.
teiler ein und stellt diesen auf 0 zurück. Das Teiler- Dieses Zeitnormal ist schematisch in F i g. 5 dar-
verhältnis ist somit gleich (»1«, L4, L3, L2, L1) und gestellt. Die Wirkungsweise dieses Zeitnormals ist
damit nicht modifiziert. Die Ausgänge R und T der folgende:
monostabilen Multivibratoren 26 und 27 befinden Wenn der Eingang X für das Vergleich«signal
sich auf »Null« (»0«). 45 gleich »Null« ist, so haben R, T den Wert »Null«.
Wenn das Vergleichssignal X angelegt wird, erfol- und es werden weder die Speicher noch die Frequenz-
gen drei aufeinanderfolgende Vorgänge: teilerkette beeinflußt. Das System arbeitet als einstell-
Wenn X von »Null« auf »Eins« übergeht, werden barer Teiler, der mit den Speichern verbunden ist, die
die Speicher and die Frequenzteiler auf 0 gestellt. die Sperrung steuern.
Während X gleich »Eins« ist, zählen die Teiler se Wenn der Eingang X für das Vergleichssignal auf
die Impulse I und übernehmen damit die Aufgabe »EINS« übergeht, so werden die Speicher aod die
eines Frequenzvergleichers. Teiler auf »Null« zurückgestellt uad dann zählt, wäh-
Wenn X von »Eins« auf »Null« übergeht, wird der rend X den Wert »EINS« aufweist, die Zählerkette Inhalt der Teiler mit Hilfe der UND-Gatter in die die Impulse/ in ihrer Gesamtheit (es erfolgt keine Speicher überführt, worauf die Teilerkette auf 0 zu- SS Sperrung, weil die Speieber auf »Nafl« zaröckgeröckgestellt wird. Der Inhalt der Teiler, der in die stellt sind), und die Teilerkette erfüllt somh die Auf-Speicher übertragen wird, ist gleich der Anzahl der gäbe eines Freqnenzvergleichers. Impulse I, die während der Dauer des Vergleichs- Wenn die Dauer des Impulses gleich der Periode signals auftraten. Dies ist genau der Wert des ge- des gewünschten Ausgangssignals ist aod kein Imwünscbten Teilerverhältnisses. Ge puls / gesperrt wurde, so durchläuft die Tetlerkette
Ib Fig. 3 ist die Wirkungsweise an Hand des Ver- einen vollständigen Arbeitszyklus and beginnt einen
laufs der Spannuagen an des Einganges end Aus- neuen Zyklus beim Verschwinden des Impulses ΛΓ.
gangen der wesentlichen Elemente des Zeoih Der Inhalt dieser Teilerkette ist danrit genau gleich
nach Fig. 2 dargestellt. der Anzahl der bei jeder Aosgaagsperiode zu sper-
Die automatische Regeleng in Abhängigkeit von 65 renden Impulse. Dieser Inhalt wird dann vs <tie Spei-
etnera Vergleichssignal kann durch eine Korrektur eher übertragen, und zwar mit Hilfe der UND-Gatter,
des Teilerverhältnisses in Abhängigkeit von ver- die durch T gesteuert werden,
scsiedenen Parametern vervollständigt werden. In Es ist nicht erforderlich, diesen Wert vollständig
zu übertragen, wenn man weiß, in welchen Grenzen Der gewünschte Wert des Teilerverhältnisses muß
er liegen kann. In dem Beispiel der Fig. 2 ist die zwischen
Dauer des Vergleichssignals eine Sekunde, und die 258 048-4= 1032192 und
Eingangsfrequenz liegt zwischen 16 und 31 Hz, 202 144 -4 = 1048 576
woraus sich ergibt, daß der letzte Teiler Ds während 5
der Übertragung den Wert »EINS« aufweist. Es ist liegen.
daher unnötig, einen Speicher für den Wert dieses
letzteren Teilers vorzusehen. Die Anzahl der Regelschritte ist:
In dem folgenden praktischen Beispiel seien fol- 1048 576 — 1032192=16 348.
gende Zahlenwerte, die auftreten können, ange- to Die Anzahl der erforderlichen Speicher ist log2
nommen: (16 384)=14.
Eingangsfrequenz /: liegt zwischen 258 048 Hz Dies bedeutet, daß die letzten Stufen der Kette der und 262144 Hz 20 Teiler sich auf »EINS« befinden, nachdem sie die Ausgangsfrequenz S: 0,5 Hz Impulse / gezählt haben, die während der Regel-Genauigkeit der Ausgangsfrequenz: 10~e l5 periode von 4 Sekunden auftraten.
Die Anzahl der Teiler der Kette muß zwanzig sein, Die Schaltung dieses Beispiels umfaßt 20 Teilerdamit sich von einem diskreten Wert zum andern das stufen, 14 RS-Flip-Flop-Speicher, 14 UND-Uber-Teilerverhältnis um ΙΟ"6 ändert (2*> = 10e). tragungsgatter und eine Schaltung, die den Vergleich
_M des Zustandes der 20 Teiler im Zustand 111111,
Die Regelperiode muß - =4 see dauern. ao Lu · · · Lt> Li ermöglicht (L1 bis L14) sind die vier-
262144Hz zehn gespeicherten Werte).
Hierzu 1 Blatt Zeichnungen

Claims (5)

1 2 Patentansprüche: &asis' *? **** m Teilerverhältnis einstellbaren Fre- v quenzteiler steuert.
1. Zeitnormal, insbesondere für elektronische ' Der Abgleich der Zeitbasis eines Zeitnormal ist Uhren, mit einer Zeitbasis, die einen im Teilung!.- schwierig durchzuführen und ruft eine Wechselwirverhältnis einstellbaren Frequenzteiler steuert, 5 kung zwischen dem Abgleichsystem und der Zeitgekennzeichnet durch einen bezüglich basis hervor, wodurch die Stabilität der letzteren verseines Inhalts über einen Einschreibeingang elek- schlechter!: wird. Wenn die Zeitbasis beispielsweise frisch änderbaren Speicher (4), der rait dem Fre- ein Schwingharz ist, ist es erforderlich, für jeden quenzteiler (1) zur Steuerung des Teilungsverhält- Quarz getrennt einen mechanischen Abgleichvorgang nisses desselben entsprechend dem über seinen ία sowie einen Feinabgleich an dem eingekapselten Einschreibeingang eingeschriebenen Wert verbun- Schwingquarz durchzuführen. Dazu ist ein Trimmer den ist, einen Freqnenzvergleicher (5)„ der einer- in der Schwingschaltung erforderlich, um einen Endseits nut dem Ausgang d?s Frequenzteilers (1) abgleich und die Kompensation der Alterung durchverbundsn ist und andererseits eine Eingangs- führen zu können. Dieser Trimmer befindet sich klemme (X) für ein während des Einstdjwagangs iS außerhalb der integrierten Schaltung und ist daher des Teilungsverhältnisses anzuschaltenden Ver- gegenüber verschiedenen Parametern, wie z. B. gleichssignal aufweist, und der am Ausgang mit Feuchtigkeit, empfindlich.
dem Einschreibeingang des Speichers (4) verbun- Es ist bereits ein Zeitnormal der eingangs genann-
den ist und Mittel zum Vergleich der Frequenz ten Art bekannt (deutsche Offenlegungsschritt des Vergleichssignals mit der Frequenz des Aus- ao ] 946 166), bei dem der Abgleich durch Rückwirgangssignals des Frequenzteilers (1) und /um Ab- kung auf eine Sperrschaltung oder auf den Frequenzleiten eines aus diesem Vergleich resultierenden teiler erfolgt, so daß kein mechanischer Abgleich der Signals, dessen Wert in den Einschreibeingang Zeitbasis erforderlich ist und die Stabilität der Eindes Speichers (4) einzuschreiben ist und über die- heit nicnt beinflußt wird. Bei diesem Zeitnormal steusen das Teilungsverhältnis des Frequenzteilers 35 en eine Zeitbasis einen im Teilerverhältnis einstellso festlegt, daß die Frequenz des Ausgangs- baren Frequenzteiler, der durch mehrere binäre Teisignals gleich der Frequenz des Vergleichssignals lerstufen gebildet ist, denen eine Sperrschaltung vorist (Fig. 1). geschaltet ist, die durch eine Steuerschaltung ge-
2. Zeitnormal nach Anspruch 1, dadurch ge- steuert ist, die mit den Teilern verbunden ist, derart, kennzeichnet, daß der einstellbare Frequenzteiler 30 daß eine besimmte Anzahl von Impulsen gesperrt (1) ein Zähler ist, der durch mehrere binäre Tei- werden. Hierbei ist es weiterhin bekannt, vor den lerstufen (6 bis 10) gebildet ist, deren Ausgänge Steuereingang des einstellbaren Frequenzteilers eine mit einem Vergleicher (11 bis 14, 19) verbunden Temperaturkompensationseinrichtung einzuschalten, sind, der weiterhin mit dem Speicher (22 bis 25) um so die Ausgangsfrequenz des Frequenzteilers unverbunden ist und mit seinem Ausgang an die 35 abhängig von der Frequenzänderung der Zeitbasis in Null-Rückstelleingänge der Teiler (6 bis 10) an- Abhängigkeit von der Temperatur zu machen. Dieser geschaltet ist, derart, daß, wenn der Inhalt der bekannte Lösungsweg erfordert jedoch entweder eine Speicher (22 bis 25) gleich dem der Teiler (6 bis Analogschaltung, die die Regelung der Rückwirkung 10) ist, diese auf Null zurückgestellt werden. ermöglicht, oder ein mit Schaltkontakten veränder-
3. Zeitnormal nach Anspruch 1, dadurch ge- 40 bares Verbindungssystem für die Schaltungen miteinkennzeichnet, daß der einstellbare Teiler durch ander, das sich außerhalb der integrierten Schaltung mehrere binäre Teilerstufen gebildet ist, denen befindet und eine digitale Regelung der Rückkoppeine Sperrschaltung vorgeschaltet ist, die durch lung ermöglicht.
eine Steuerschaltung gesteuert ist, die einerseits Im ersten Fall ist der Regelbereich durch die Gemit den Teilern und andererseits mit dem Spei- 45 nauigkeit und Präzision des Analogelementes becher derart verbunden ist, daß bei jeder Periode grenz», und dieses außerhalb der integrierten Schaldes Ausgangs des Teilers eine Zahl von Ein- tung angeordnete Element weist wiederum eine Empgangsimpulsen, die gleich der im Speicher ent- findlichkeit gegen Feuchtigkeit usw. auf. Im zweiten haltenen Zahl ist, gesperrt werden. Fall ist der Regelbereich durch die Kompliziertheit
4. Zeitnormal nach einem der Ansprüche 1 S« des Verbindungssystems, insbesondere durch die Anbis 3, dadurch gekennzeichnet, daß eine Tem- zahl der erforderlichen Schaltkontakte beschränkt. peratur-Kompensationseinrichtung zwischen dem Die Einstellung des Teilerverhältnisses erfolgt hier Speicher und dem einstellbaren Teiler derart ein- zudem nicht automatisch.
geschaltet ist, daß das Teilerverhältnis derart Weiterhin wurde bereits vorgeschlagen (deutsche
inderbar ist, daß die Ausgangsfrequenz des Tei- SS Offenlegungsschrift 2 219 493) ein Zeitnormal der
lers unabhängig von der Frequenzänderung der eingangs genannten Art so auszubilden, daß der ein-
Zeitbasis in Abhängigkeit von der Temperatur stellbare Frequenzteiler ein Zähler ist, der durch
konstant ist. mehrere binäre Teilerstufen gebildet ist, deren Aus-
5. Zeitnormal nach einem der Ansprüche 1 gänge mit einem Vergleicher verbunden sind, der bis 4, dadurch gekennzeichnet, daß der Frequenz- 6° weiterhin mit einem Speicher verbunden ist und mit teiler zugleich die Aufgabe des Frequenzver- seinem Ausgang an die Null-Rückstelleingänge der gleichers erfüllt, wenn das Vergleichssignal mit Teiler angeschaltet ist, derart, daß, wenn der Inhalt der Eingangsklemme (X) verbunden ist. des Speichers gleich dem der Teiler ist, diese auf Null
zurückgestellt werden. Damit diese Schaltung richtig
65 funktioniert, muß sichergestellt sein, daß die gesamte Ausbreitungszeit vom Eingang der ersten Tei-
Die Erfindung bezieht sich auf ein Zeitnormal, ins- lerstufe bis zur Stufe, die mit deitn Vergleicher verbesondere für elektronische Uhren, mit einer Zeit- bunden ist, sehr kurz ist. Es müssen nämlich
DE2250389A 1971-10-15 1972-10-13 Zeltnormal, insbesondere für elektronische Uhren, mit einer einen einstellbaren Frequenzteller steuernden Zeitbasis Expired DE2250389C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH1511871A CH570651A (fr) 1971-10-15 1971-10-15 Garde-temps comprenant un divisuer de frequence au rapport de division ajustable par des moyens l'etalonnage externes et procede de mise en action de ce garde temps.

Publications (3)

Publication Number Publication Date
DE2250389A1 DE2250389A1 (de) 1973-04-19
DE2250389B2 DE2250389B2 (de) 1974-07-11
DE2250389C3 true DE2250389C3 (de) 1975-02-20

Family

ID=4406480

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2250389A Expired DE2250389C3 (de) 1971-10-15 1972-10-13 Zeltnormal, insbesondere für elektronische Uhren, mit einer einen einstellbaren Frequenzteller steuernden Zeitbasis

Country Status (8)

Country Link
US (1) US3914706A (de)
JP (1) JPS5617632B2 (de)
BE (1) BE789976A (de)
CH (2) CH570651A (de)
DE (1) DE2250389C3 (de)
FR (1) FR2156368B1 (de)
GB (1) GB1412779A (de)
NL (1) NL7213910A (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH610473B5 (en) * 1972-08-24 1979-04-30 Dynacore Sa Generator of isochronous reference periods which can be used for measuring time and can be readjusted, and use of this generator
JPS5646115B2 (de) * 1973-07-13 1981-10-30
JPS49114858A (de) * 1973-02-28 1974-11-01
DE2400394C3 (de) * 1974-01-05 1981-09-03 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung zur digitalen Frequenzteilung
CH589886B5 (de) * 1974-10-14 1977-07-29 Centre Electron Horloger
JPS5186350A (ja) * 1975-01-27 1976-07-28 Suwa Seikosha Kk Shuhasuondohoshosochi
GB1570660A (en) * 1976-06-30 1980-07-02 Suwa Seikosha Kk Electronic timepiece
FR2484103A1 (fr) * 1980-06-04 1981-12-11 Suisse Horlogerie Procede pour ajuster le rapport de division d'un diviseur de frequence et garde-temps adapte a ce procede
DE3021863C2 (de) * 1980-06-11 1985-03-21 Vdo Adolf Schindling Ag, 6000 Frankfurt Elektronische Uhr mit einer Zeitbasis und einer Temperaturkompensationsschaltungsanordnung
CH643106B (fr) * 1980-11-26 Suisse Horlogerie Garde-temps comprenant une chaine de diviseurs au rapport de division ajustable.
US4400093A (en) * 1981-07-06 1983-08-23 Omega Louis Brandt & Frere S.A. Method for inspecting the running of a timepiece and timepiece adapted for such method
GB2111269B (en) * 1981-11-25 1986-04-09 Plessey Co Plc Adjustable ratio divider
JPS6123152U (ja) * 1984-07-14 1986-02-10 市光工業株式会社 多方向切換スイツチ
JPS6154649U (de) * 1984-09-14 1986-04-12
CH665082GA3 (de) * 1986-03-26 1988-04-29
US4799003A (en) * 1987-05-28 1989-01-17 Tu Xuan M Mechanical-to-electrical energy converter
FR2629608B1 (fr) * 1988-03-31 1992-01-10 Peugeot Procede et dispositif de synchronisation en reception d'une horloge locale d'une station d'un reseau de communication, notamment d'un vehicule automobile
US5204845A (en) * 1988-12-19 1993-04-20 Alcatel N.V. Clock synchronization
US5272650A (en) * 1990-09-25 1993-12-21 Honeywell Inc. Self correcting time base for inaccurate oscillators
EP1014230B1 (de) * 1998-12-15 2009-12-09 Piguet, Frédéric S.A. Zeitmessgerät mit Generator zur Erzeugung elektrischer Energie
GB2358490B (en) * 1999-12-29 2004-08-11 Nokia Mobile Phones Ltd A clock
EP2738629A1 (de) * 2012-11-30 2014-06-04 EM Microelectronic-Marin SA Elektronisches Hochpräzisionsuhrwerk, und Verfahren zur Einstellung einer Zeitbasis

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3364439A (en) * 1966-10-07 1968-01-16 Tele Signal Corp Frequency corrected digital clock with memory in phase control loop

Also Published As

Publication number Publication date
CH1511871A4 (de) 1975-05-30
JPS4848059A (de) 1973-07-07
US3914706A (en) 1975-10-21
BE789976A (fr) 1973-02-01
GB1412779A (en) 1975-11-05
FR2156368A1 (de) 1973-05-25
DE2250389A1 (de) 1973-04-19
NL7213910A (de) 1973-04-17
JPS5617632B2 (de) 1981-04-23
CH570651A (fr) 1975-12-15
DE2250389B2 (de) 1974-07-11
FR2156368B1 (de) 1977-01-14

Similar Documents

Publication Publication Date Title
DE2250389C3 (de) Zeltnormal, insbesondere für elektronische Uhren, mit einer einen einstellbaren Frequenzteller steuernden Zeitbasis
DE2854980C2 (de) Impulsgenerator
DE2400394C3 (de) Schaltungsanordnung zur digitalen Frequenzteilung
DE2625545A1 (de) Automatische taktimpuls-abgleichvorrichtung
DE2220878A1 (de) Schaltungsanordnung zur digitalen frequenzmessung
DE2164007B2 (de) Schaltung zur digitalen Frequenzeinstellung eines in seiner Frequenz geregelten Oszillators
DE2364866C2 (de) Automatischer Belichtungszeitsteuerstromkreis
DE2421992C2 (de) Vorrichtung zum Voreinstellen eines elektrischen Impulszählers
DE2609526C3 (de) Elektronische Uhr
DE2936250C2 (de) Digitaler Frequenz-Synthesizer
DE2812325A1 (de) Elektronisches zuendsteuersystem
DE2163971B2 (de) Schaltung zur digitalen Frequenzeinstellung eines Oszillators
DE2064513A1 (de) Nach dem Impulszahlverfahren arbei tender, selbsteichender Analog Digital Umsetzer
DE2616398B1 (de) Schaltungsanordnung zur regelung der impulsfolgefrequenz eines signals
CH631846A5 (de) Zaehlschaltung zur ermittlung der empfangsfrequenz bzw. des empfangskanals in einem hochfrequenzueberlagerungsempfaenger.
DE2613930C3 (de) Digitaler Phasenregelkreis
DE2700359C3 (de) Elektronische Uhr
DE2543342A1 (de) Schaltungsanordnung und verfahren zur messung der genauigkeit eines zeitmessers
DE2704317A1 (de) Gangmessgeraet fuer uhren
DE3324919C2 (de)
DE2531945C3 (de) Schaltung zur Erzeugung von Gleichspannungen
DE2400285C2 (de) Auswerteeinrichtung für frequenz- oder periodendaueranaloge Meßsignale
DE2331457A1 (de) Analog-digital-umsetzer
DE2919994C2 (de) Digitaler Frequenz-Synthetisierer
DE2362116C3 (de) Auf einstellbare Frequenzwerte rastbarer Steuergenerator

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977