DE2163971B2 - Schaltung zur digitalen Frequenzeinstellung eines Oszillators - Google Patents

Schaltung zur digitalen Frequenzeinstellung eines Oszillators

Info

Publication number
DE2163971B2
DE2163971B2 DE2163971A DE2163971A DE2163971B2 DE 2163971 B2 DE2163971 B2 DE 2163971B2 DE 2163971 A DE2163971 A DE 2163971A DE 2163971 A DE2163971 A DE 2163971A DE 2163971 B2 DE2163971 B2 DE 2163971B2
Authority
DE
Germany
Prior art keywords
oscillator
counter
frequency
digital
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2163971A
Other languages
English (en)
Other versions
DE2163971A1 (de
DE2163971C3 (de
Inventor
Karl 8033 Planegg Schlosser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2163971A priority Critical patent/DE2163971C3/de
Priority to JP47125762A priority patent/JPS4871867A/ja
Priority to IT32951/72A priority patent/IT971902B/it
Priority to US00315504A priority patent/US3806825A/en
Priority to FR7244766A priority patent/FR2164641B1/fr
Priority to GB5883472A priority patent/GB1409290A/en
Publication of DE2163971A1 publication Critical patent/DE2163971A1/de
Publication of DE2163971B2 publication Critical patent/DE2163971B2/de
Application granted granted Critical
Publication of DE2163971C3 publication Critical patent/DE2163971C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/181Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a numerical count result being used for locking the loop, the counter counting during fixed time intervals

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Electronic Switches (AREA)

Description

Die Erfindung bezieht sich auf eine Schaltung zur digitalen Frequenzeinstellung eines in einer Regelschleife liegenden Oszillators, bei der die zum Zählen einer vorgegebenen Soll-Schwingungszahl erforderliche, über einen voreinstellbaren ersten Frequenzzähler ermittelbare Zählzeit mit einem Soll-Zeitintervall verglichen wird und als Vergleichsergebnis eine Regelspannung entsteht, die einem Frequenzsteuereingang des Oszillators zugeführt wird, bei der ferner ein zweiter, als Vor-Rückwärts-Zähler ausgebildeter Frequenzzähler vorgesehen ist, von dem die außerhalb der Zählzeit des ersten Frequenzzählers, jedoch noch innerhalb des Sollzeitintervalls auftretenden Oszillatorschwingungen in der einen Zählrichtung, die innerhalb der Zählzeit des ersten Frequenzzählers, jedoch bereits außerhalb des Soll-Zeitintervalls auftretenden Oszillatorschwingungen dagegen in der anderen Zählrichtung gezählt werden und bei der die erreichte Endstellung des Vor-Rückwärts-Zählers über einen Digital-Analog-Wandler zur Bildung der Regelspannung dient.
Eine derartige Schaltung ist aus der DE-OS 20 36 368 bekannt
Aus der DE-PS 11 59 043 ist eine Schaltung zur Frequenzeinstellung bekannt, bei der das Vergleichsergebnis als eine Impulsspannungsfolge anfällt, die dann in einer Integrationsstufe zu einer Regelspannung inte- f>5 griert wird. Damit ist jedoch der Nachteil verbunden, daß einerseits eine gewisse Zeitspanne benötigt wird, um das Integrationsergebnis zu bilden, und daß andererseits dieses Ergebnis, d. h. die richtig bemessene Regelspannung, nicht beliebig speicherbar ist. Daraus folgt, daß der eigentliche Stellvorgang am Oszillator weder sofort nach Beendigung des Zeitvergleichs noch in einem größeren zeitlichen Abstand vom Integrationsvorgang erfolgen darf, wenn die Frequenz exakt nachgeregelt werden soll.
In der US-PS 35 29 232 ist ein Regelkreis beschrieben, der einen Generator in seiner Frequenz derart nachregelt, daß er im Zeitraum zwischen zwei aufeinanderfolgenden Ausgangsimpulsen des Differentiators gerade eine eingestellte Zahl von Impulsen liefert. Damit ist ein Frequenzumsetzungsfaktor einstellbar, der die Relation zwischen der Frequenz der von einer Aufnahmeeinrichtung gelieferten Schwingung und der Ausgangsfrequenz des Generators angibt.
Der Erfindung liegt die Aufgabe zugrunde, den Aufwand bei einer Schaltung zur digitalen Frequenzeinstellung gering zu halten.
Gemäß der Erfindung, welche sich auf eine Schaltung der eingangs genannten Art bezieht, wird dies dadurch erreicht, daß der erste Frequenzzähler in der Weise voreinstellbar ist, daß das Koinzidenzsignal als Überlaufsignal gebildet wird, daß durch eine Zusatzschaltung die ersten η Koinzidenzsignale unterdrückt werden, daß dem Vorwärts-Rückwärts-Zähler eine Torschaltung vorgeschaltet ist, die die Oszillatorschwingungen zwischen dem Auftreten des (n+1)-ten Überlaufsignals und einem das Ende des Sollzeitintervalls definierenden
Signals durchläßt
Der mit der Erfindung erzielbare Vorteil liegt insbesondere darin, daß der zur Nachregelung des Oszillators auf seine Sollfrequenz erforderliche Zähler in seiner Zählkapazität wesentlich verringert werden kann. Dies fällt vor allem für höherfrequente Oszillatoren sehr ins Gewicht Darüber hinaus ist unabhängig von der Oszillatorfrequenz (z. B. bei stufenweise umschaltbaren Oszillatoren) die Möglichkeit gegeben, den Zähler und die Zählzeit beizubehalten und zur Anpassung nur die Zahl der zu unterdrückenden Koinzidenzsignale zu verändern.
Die Erfindung wird nachfolgend anhand der in der Zeichnung dargestellten., bevorzugten Ausführungsbeispiele näher erläutert Dabei zeigt
F i g. 1 ein erstes Ausführungsbeispiel,
F i g. 2 eine Teilschaltung von F i g. 1,
F i g. 3 ein anderes Ausführungsbeispiel mit kürzerer Einstellzeit der Sollfrequenz und
F i g. 4 eine Teilschaltung von F i g. 1 und F i g. 3.
In Fig. 1 ist ein Oszillator 1 dargestellt, der in seiner Frequenz einstellbar und auf den jeweils eingestellten Wert nachregelbar ist. Ein Teil seiner an der Klemme 2 abgreifbaren Ausgangsspannung der Frequenz fx wird über einen weiteren Ausgang A'dem Eingang A einer steuerbaren Torschaltung 3 zugeführt, die neben A die weiteren Eingänge B und C sowie die Ausgänge V", Z' und R' aufweist. Z'ist mit dem Eingang Z eines ersten Frequenzzählers 4 verbunden, der beim Erreichen einer an ihm einstellbaren Soll-Schwingungszahl über eine Ausgangsklemme 5 ein Koinzidenzsignal K abgibt. Ein zweiter Frequenzzähler 6 ist als Vor-Rückwärts-Zähler ausgebildet und dementsprechend mit zwei Eingängen versehen, von denen der mit V bezeichnete für die Vorwärtszählung und der mit R bezeichnete für die Rückwärtszählung eingerichtet ist. Die Eingänge V und R sind jeweils mit den Ausgängen V und R' der gesteuerten Torschaltung 3 verbunden. Die Zählerausgänge 6a des Zählers 6 sind mit entsprechenden Eingängen eines Digital-Analog-Wandlers 7 beschaltet, der eine dem digitalen Zählergebnis entsprechende Ausgangsspannung Ur bildet, die sodann dem Frequenzsteuereingang 8 des Oszillators I als Regelspannung zugeführt wird und beispielsweise die Kennwerte eines frequenzbestimmenden Elements der Oszillatorschaltung, z. B. einer Kapazitätsdiode, beeinflußt.
Die Arbeitsweise der Schaltung nach F i g. 1 ist wie folgt: Die Frequenzablage des Oszillators 1 vor. seinem Sollwert wird durch einen Zeitvergleich der zum Abzählen der vorgegebenen Soll-Schwingungszahl durch den Frequenzzähler 4 erforderlichen Zählzeit mit einem dieser Zahl zugeordneten Soll-Zeitintervall ermittelt, welches durch die Länge des positiven Impulses P eines Taktsignals 7o definiert wird. 7J wird der gesteuerten Torschaltung 3 über den Eingang B zugeführt und veranlaßt die Durchschaltung des Eingangs A auf den Ausgang Z", so daß die Oszillatorschwingungen über A, Z' und Z dem Frequenzzähler 4 zugeführt werden. Dieser gibt nach Erreichen der Soll-Schwingungszahl über einen Ausgang 5 ein Koinzidenzsignal K ab, welches dem Eingang Cder Torschaltung 3 mitgeteilt wird. Die Torschaltung 3 ist so ausgebildet, daß die von 1 gelieferten Oszillatorschwingungen oder von ihnen abgeleitete Impulssignale während des Zeitraumes vom Eintreffen des Koinzidenzsignals K bis zum Ablauf des Soll-Zeitintervalls, d. h. bis zum Auftreten der negativen Flanke von P, an den Ausgang V durchgeschaltet werden. Andererseits werden diese Signale für den Fall, daß P vor dem Auftreten von K beendet ist, während des Zeitraumes vom Ablauf des Soll-Zeitintervalls bis zum Eintreffen des Koinzidenzsignals K vom Eingang A auf den Ausgang R 'durchgeschaltet
Tritt dabei das Koinzidenzsignal K früher auf als die negative Flanke von To, so bedeutet dies, daß der Oszillator 1 die Soll-Schwingungszahl früher erreicht als dies dem Soll-Zeitintervall entsprechen würde, so daß er
ίο eine zu hohe Frequenz abgibt, wobei eine der bestehenden Frequenzablage proportionale Anzahl von Schwingungen in den Frequenzzähler 6 in Vorwärtsrichtung eingezählt wird Tritt dagegen (bei Einstellung von 1 auf eine zu niedrige Frequenz fx) das Koinzidenzsignal K erst nach dem Auftreten der negativen Flanke von 7o auf, so wird eine der Frequenzablage proportionale Anzahl von Schwingungen in den Frequenzzähler 6 in Rückwärtsrichtung eingezählt Der jeweils neue Zählerstand von 6 wird von den Ausgängen 6a über entsprechende Ausgabeleitungen dem Digital-Analog-Wandler 7 zugeführt und in eine neue analoge Regelspannung Ur umgewandelt
Betrachtet man den Regelvorgang ausgehend von einem Anfangszustand, bei dem der Zähler 4 durch einen Rückstellimpuls Ri auf Null gestellt wird und der nicht rückgestellte Zähler 6 sich selbsttätig auf einen beliebigen Wert einstellt, so zeigt sich folgendes: Der Oszillator 1 folgt dem Zählerstand von 6 und stellt sich selbsttätig auf eine entsprechende Frequenz ein. Das im Zähler 6 in Abhängigkeit von der eingestellten Soll-Schwingungszahl anfallende Zählergebnis wird sodann in eine Regelspannung umgeformt, die den Oszillator 1 auf die Sollfrequenz einstellt Bei nachträglicher Änderung der Oszillatorfrequenz kann dann der Regelvorgang nach vorheriger Rückstellung des Zählers 4 beim Auftreten eines weiteren Impulses P wiederholt werden.
Tritt P periodisch auf, so wird in regelmäßigen Zeitabständen ein Vergleich zwischen der zum Abzählen der Soll-Schwingungszahl notwendigen Zählzeit und dem Soll-Zeitintervall erfolgen, wobei die nach jedem Vergleichsvorgang gebildete Regelspannung Clr zur schrittweisen Nachstellung des Oszillators 1 verwendet werden kann.
Mit besonderem Vorteil ist der Frequenzzähler 4 als setzbarer Zähler ausgeführt und auf eine solche Zahl voreinstellbar, daß das Koinzidenzsignal K beispielsweise aus dem beim Erreichen der vollen Zählkapazität auftretenden Überlaufsignal besteht. Das bedeutet bei einer dekadischen Ausführung, daß der Zähler 4 in der niedrigsten Dekade auf das lOer-Komplement und in c ? übrigen Dekaden auf das 9er-Komplement voreingestellt wird.
F i g. 2 zeigt ein bevorzugtes Ausführungsbeispiel der gesteuerten Torschaltung 3. Dabei sind die Eingänge B und Cmit den Zähleingängen zweier 7/C-Flipflops 9 und 10 verbunden, deren Eingänge / jeweils mit einer logischen »1«, abgeleitet von ihren gegenseitigen (^-Ausgängen, und deren Eingänge K jeweils mit einer
bo logischen »0«, d. h. mit Masse, beschaltet sind. Die Ausgänge Q von 9 und 10 liegen im Ruhezustand auf »0«, während ihre Ausgänge Q mit einer logischen »1« belegt sind. Trifft im Falle einer zu hohen Frequenzlage des Oszillators 1 ein Koinzidenzsignal K ein, bevor die
f>5 negative Flanke von P erreicht ist, so gibt das am Eingang /gesetzte Flipflop 10 die logische »1« an den Ausgang Q weiter. Damit wird der Eingang / eines nachgeschalteten /K-Flipflops 12 mit einer logischen
»1« belegt, die dann beim Auftreten der ersten negativen Flanke der Oszillatorschwingung f, oder einer von ihr abgeleiteten Impulsspannung, die über die Eingangsklemme A zugeführt wird, an den Ausgang Q von 12 und damit an den ersten Eingang des NAND-Gatters 13 weitergegeben wird. Damit wird dieses Gatter geöffnet und läßt die Impulse von /, zum Ausgang V durch. Dieser Ausgang wird erst dann wieder geschlossen, wenn mit dem Auftreten der negativen Flanke des Impulses P am Eingang B ein Rücksetzen des yK-Flipflops 10 in die Ruhestellung erfolgt und durch das Abschalten der logischen »1« vom Ausgang Q beim Auftreten der nächstfolgenden negativen Flanke von fx auch das //C-Flipflop 12 in die Ruhelage zurückkippt und somit die logische »1« vom Eingang des NAND-Gatters 13 abschaltet.
In analoger Weise wird der Ausgang R' über die /X-Flipflops 9 und 11 für die Impulse von fx geöffnet, wobei in diesem Fall das Kippen von 9 und 11 durch die zeitlich zuerst auftretende negative Flanke von Perfolgt und das Rücksetzen mittels des K.oinzidenzsignals K.
Der Ausgang Z' der Torschaltung wird über ein NAND-Gatter 15 angesteuert, das über ein weiteres NAND-Gatter 16 und einen Negator 17 in Abhängigkeit von P geöffnet wird, wobei für den Zeitraum nach dem Auftreten der negativen Flanke von P die weitere öffnung von 15 mittels der am Ausgang Q von 9 anliegenden, logischen »1« erzielt wird, die über den Negator 18 das NAND-Gatter 16 zur Abgabe einer öffnenden Spannung veranlaßt.
Fig.3 zeigt ein weiteres Ausführungsbeispiel der Erfindung. Der Regelkreis des Oszillators 1, der die Schaltungsteile 3,6,7 und 8 enthält, arbeitet dabei in der gleichen Weise wie in F i g. 1. Lediglich das Koinzidenzsignal K wird in anderer Weise erzeugt. Zu diesem Zweck werden die Ausgänge 4a des Frequenzzählers 4 mit den entsprechenden Eingängen eines digitalen Komparators 19 verbunden, an dessen zweite Eingänge 19a ein die Soll-Schwingungszahl festlegendes, digitales Signal angeschaltet ist. Sobald die Zählerausgänge 4a in der Weise markiert sind, daß der Komparator 19 eine Übereinstimmung mit der vorgegebenen Soll-Schwingungszahl feststellt, gibt er das Koinzidenzsignal K an den Eingang Cder Torschaltung 3 ab.
An diesem Beispiel sei nun eine Weiterbildung des Erfindungsgedankens erklärt, die auch bei dem in F i g. 1 dargestellten Ausführungsbeispiel angewendet werden kann. Hierzu ist ein weiterer Digital-Analog-Wandler 20 vorgesehen, der diejenigen Größen, die die Soll-Schwingungszahl im Bereich der höherwertigen Stufen des Frequenzzählers 4 definieren, insbesondere also die den entsprechenden Eingängen 19a zugeführten digitalen Signale, in eine analoge Stellspannung LZ1 umwandelt, die dann einem weiteren Frequenzsteuereingang 8' des Oszillators 1 zugeführt wird und eine Voreinstellung desselben in die Nähe seiner Sollfrequenz bewirkt. Selbstverständlich läßt sich diese Maßnahme auch anwenden, wenn der Frequenzzähler 4 ohne einen digitalen Komparator 19 arbeitet und beispielsweise das Koinzidenzsignal als Überlaufimpuls bildet. In diesem
ίο Fall wird dem Digital-Analog-Wandler 20 ein digitales Signal zugeführt, das den am Zähler eingestellten, höherwertigen Stellen der Soll-Schwingungszahl entspricht. Die Anwendung einer solchen Maßnahme zur Voreinstellung des Oszillators 1 hat neben einer Verkürzung der Nachregelzeit auch eine Reduzierung der erforderlichen Zählkapazität des Frequenzzählers 6 zur Folge.
Bei der Schaltung zur digitalen Frequenzeinstellung wird dem Eingang C der Torschaltung 3 eine Zusatzschaltung vor- oder nachgeschaltet, die jeweils eine bestimmte Zahl η von Koinzidenzsignalen K unterdrückt und erst das erste darauf folgende also (n+ l)-te Koinzidenzsignal durchläßt. Dadurch kann das volle Regelvolumen auch bei einer Verringerung der Zählkapazität des Zählers 4 um den Wert η aufrechterhalten werden, was insbesonders bei höheren Frequenz lagen des Oszillators 1 von Bedeutung ist.
Zur Steigerung der Treffsicherheit der Nachregelung können der Digital-Analog-Wandler 7 und/oder der
)" Digital-Analog-Wandler 20 entsprechende F i g. 4 ausgebildet sein. Danach besteht z. B. der Wandler 7 aus einer den Zählerausgängen 6a entsprechenden Anzahl von Stufen 7i bis 74, die untereinander gleichartig aufgebaut sind und demzufolge analoge Ausgangsspannungen gleichartiger Abstufung liefern. Diese werden sodann in nachgeschaheten, den Stufen 7i bis 7t individuell zugeordneten Spannungsteilern STi bis S entsprechend dem Stellenwert der einzelnen Zählerstufen bewertet, so daß sie nur mit dem ihrem Stellwert
-in entsprechenden Teil in einer Summiervorrichtung SVzu der Regelspannung t/rbzw. im Falle des Digital-Analog Wandlers 20 zu der Stellspannung U, zusammengesetzt werden.
Um zu vermeiden, daß die während des Einzählens der Oszillatorschwingungen in den Vor-Rückwärts-Zähler 6 erfolgende Markierung der Zählerausgänge 6a die Regelspannung Ur beeinflußt, wird zweckmäßigerweise ein Zwischenspeicher 6b vorgesehen, der den nach Beendigung des Einzählens erhaltenen Zählerstand abspeichert und nur diesen an den Digital-Analog-Wandler 7 überträgt
Hierzu 2 Blatt Zeichnungen

Claims (5)

21 63 97! Patentansprüche:
1. Schaltung zur digitalen Frequenzeinstellung eines in einer Regelschleife liegenden Oszillators, bei der die zum Zählen einer vorgegebenen Soll-Schwingungszahl erforderliche, über einen voreinstellbaren ersten Frequenzzähler ermittelbare Zählzeit mit einem Soll-Zeitintervall verglichen wird und als Vergleichsergebnis eine Regelspannung entsteht, die einem Frequenzsteuereingang des Oszillators zugeführt wird, bei der ferner ein zweiter, als Vor-Rückwärts-Zähler ausgebildeter Frequenzzähler vorgesehen ist, von dem die außerhalb der Zählzeit des ersten Frequenzzählers, jedoch noch innerhalb des Sollzeitintervalls auftretenden Oszilla- ι s torschwingungen in der einen Zählrichtung, die innerhalb der Zählzeit des ersten Frequenzzählers, jedoch bereits außerhalb des Soü-Zemntervalls auftretenden Oszillatorschwingungen dagegen in der anderen Zählrichtung gezählt werden und bei der die erreichte Endstellung des Vor-Rückwärts-Zählers über einen Digital-Analog-Wandler zur Bildung der Regelspannung dient, dadurch gekennzeichnet, daß der erste Frequenzzähler (4) in der Weise voreinstellbar ist, daß das Koinzidenzsignal (K) als Überlaufsignal gebildet wird, daß durch eine Zusatzschaltung die ersten η Koinzidenzsignale unterdrückt werden, daß dem Vorwärts-Rückwärts-Zähler (6) eine Torschaltung (3) vorgeschaltet ist, die die Oszillatorschwingungen zwischen dem Auftreten des (n-fl)-ten Oberlauf signals und einem das Ende des Sollzeitintervalls definierenden Signal (T0) durchläßt.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß von den die Soll-Schwingungszahl im Bereich der höheren Stellenwerte definierenden digitalen Signalen unter Verwendung eines weiteren Digital-Analog-Wandlers (20) eine Stellspannung (U1) abgeleitet wird, die zur Voreinstellung des Oszillators (1) dient
3. Schaltung nach einem der Ansprüche 1 und 2, dadurch gekennzeichnet, daß wenigstens einer der Digital-Analog-Wandler (7, 20) aus untereinander gleichartig aufgebauten Stufen (7i bis 74) besteht, deren Ausgangsspannungen ihre den individuell zugeordneten Zählerstufen entsprechenden Wertigkeiten durch geeignet bemessene, den einzelnen Stufen nachgeschaltete Spannungsteiler (ST\ bis 57;) erhalten.
4. Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß sämtliche Ausgänge der Torschaltun? (3) durch Gatter (13,14, 15) gebildet werden, deren ersten Eingängen jeweils die Oszillatorschwingung (fx) oder eine von ihr abgeleitete Impulsspannung zugeführt wird, und daß der zweite Eingang des dem zweiten Ausgang der Torschaltung zugeordneten Gatters (13, 14) durch Torimpulse angesteuert wird, die von einer Kippstufe (9, 10, 11, 12) gebildet werden, die vom Koinzidenzsignal gesetzt und vom Taktsignal wieder rückgesetzt wird.
5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Ausgänge (4a) des ersten Frequenzzählers (4) mit den ersten Eingängen eines das Koinzidenzsignal (K) liefernden, digitalen Komparator (19) verbunden sind, an dessen zweite Eingänge (19a) ein die Soll-Schwingungszahl festlegendes, digitales Signal angeschaltet ist.
DE2163971A 1971-12-22 1971-12-22 Schaltung zur digitalen Frequenzeinstellung eines Oszillators Expired DE2163971C3 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE2163971A DE2163971C3 (de) 1971-12-22 1971-12-22 Schaltung zur digitalen Frequenzeinstellung eines Oszillators
JP47125762A JPS4871867A (de) 1971-12-22 1972-12-14
IT32951/72A IT971902B (it) 1971-12-22 1972-12-15 Circuito per la definizione digi tale della frequenza di un oscil latore
US00315504A US3806825A (en) 1971-12-22 1972-12-15 Digital circuit for adjusting the frequency of a variable frequency oscillator
FR7244766A FR2164641B1 (de) 1971-12-22 1972-12-15
GB5883472A GB1409290A (en) 1971-12-22 1972-12-20 Automatic frequency controlled oscillator circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2163971A DE2163971C3 (de) 1971-12-22 1971-12-22 Schaltung zur digitalen Frequenzeinstellung eines Oszillators

Publications (3)

Publication Number Publication Date
DE2163971A1 DE2163971A1 (de) 1973-06-28
DE2163971B2 true DE2163971B2 (de) 1978-11-16
DE2163971C3 DE2163971C3 (de) 1979-07-12

Family

ID=5828911

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2163971A Expired DE2163971C3 (de) 1971-12-22 1971-12-22 Schaltung zur digitalen Frequenzeinstellung eines Oszillators

Country Status (6)

Country Link
US (1) US3806825A (de)
JP (1) JPS4871867A (de)
DE (1) DE2163971C3 (de)
FR (1) FR2164641B1 (de)
GB (1) GB1409290A (de)
IT (1) IT971902B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4108129A1 (de) * 1991-03-13 1992-09-17 Deutsche Forsch Luft Raumfahrt Einrichtung zum messen und konstanthalten der phasen von unterschiedlichen frequenzen

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3991382A (en) * 1974-06-11 1976-11-09 Sansui Electric Co., Ltd. Oscillation frequency control device for a local oscillator
JPS52150924A (en) * 1976-06-09 1977-12-15 Sharp Corp Frequency control unit
DE2723766C2 (de) * 1977-05-26 1982-12-16 Rohde & Schwarz GmbH & Co KG, 8000 München Schaltung zur digitalen Frequenzeinstellung eines phasengeregelten insbesondere oberwellensynchronisierten Oszillators
US4218657A (en) * 1978-05-11 1980-08-19 Rca Corporation Hangup corrector useful in locked loop tuning system
JPS594900B2 (ja) * 1979-09-03 1984-02-01 日本電気株式会社 クロック再生回路
DE2940858C2 (de) * 1979-10-09 1982-09-16 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum kombinierten Nachregeln der Frequenz und Phase eines plesiochron arbeitenden Oszillators
GB2090413B (en) * 1979-11-09 1984-07-18 Krautkraemer Gmbh Ultrasonic testing
US4520327A (en) * 1981-06-16 1985-05-28 Roland Myers Oscillator having manual and automatic frequency control
DE3166166D1 (en) * 1981-06-24 1984-10-25 Itt Ind Gmbh Deutsche Colour television receiver comprising at least one integrated circuit for the digital processing of the fbas signal
US4494079A (en) * 1981-12-09 1985-01-15 The United States Of America As Represented By The Secretary Of The Army Microprocessor controlled phase locked loops
JPH0754907B2 (ja) * 1985-12-04 1995-06-07 富士通株式会社 マイクロ波広帯域発振回路
US20090207022A1 (en) * 2008-02-19 2009-08-20 M/A-Com, Inc. RFID Asset Tracking Method and Apparatus

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3185938A (en) * 1962-02-27 1965-05-25 Louis V Pelosi Vfo control for generating stable discrete frequencies

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4108129A1 (de) * 1991-03-13 1992-09-17 Deutsche Forsch Luft Raumfahrt Einrichtung zum messen und konstanthalten der phasen von unterschiedlichen frequenzen

Also Published As

Publication number Publication date
US3806825A (en) 1974-04-23
JPS4871867A (de) 1973-09-28
IT971902B (it) 1974-05-10
GB1409290A (en) 1975-10-08
FR2164641B1 (de) 1976-10-29
FR2164641A1 (de) 1973-08-03
DE2163971A1 (de) 1973-06-28
DE2163971C3 (de) 1979-07-12

Similar Documents

Publication Publication Date Title
DE2164007C3 (de) Schaltung zur digitalen Frequenzeinstellung eines in seiner Frequenz geregelten Oszillators
DE2250389C3 (de) Zeltnormal, insbesondere für elektronische Uhren, mit einer einen einstellbaren Frequenzteller steuernden Zeitbasis
DE1259462B (de) Einrichtung zur digitalen Anzeige einer analogen Eingangsspannung
DE2163971C3 (de) Schaltung zur digitalen Frequenzeinstellung eines Oszillators
DE1466218C3 (de) Elektronischer Frequenzteller
DE2364866C2 (de) Automatischer Belichtungszeitsteuerstromkreis
DE1491975A1 (de) Einstellbarer Frequenzteiler
EP0137948A1 (de) Schaltungsanordnung zum Überprüfen des zeitlichen Abstands von Rechtecksignalen
DE1276736B (de) Schaltung zur Verstaerkungssteuerung
DE2632025C3 (de) Abstimmschaltung für Hochfrequenzempfangsgeräte mit einem Überlagerungsoszillator
DE3031342A1 (de) Breitbanddigitaldiskriminator
DE2201939A1 (de) Delta-Codierer mit automatischem Ladungsabgleich
DE1516769A1 (de) Verfahren zum Frequenz- und Phasenabgleich eines Oszillators auf eine Sollfrequenz
DE2735053B2 (de) Digitaler Phasenregelkreis
DE3135228C2 (de) Schaltungsanordnung zum Abgleich einer Pulsfrequenz einer quarzgesteuerten Uhr
DE2719147A1 (de) Programmierbarer teiler
DE2722981A1 (de) Digitales filter fuer binaere signale
DE2363873A1 (de) Anordnung zur dichtebestimmung
DE3324919C2 (de)
DE2400285C2 (de) Auswerteeinrichtung für frequenz- oder periodendaueranaloge Meßsignale
DE4001555C2 (de) Digitaler Oszillator
DE3130126C2 (de)
DE2531945C3 (de) Schaltung zur Erzeugung von Gleichspannungen
DE3643947C2 (de) Schaltungsanordnung zum Abgleich der Frequenz eines Oszillators
DE2831723C2 (de) Elektrische Schaltungsanordnung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
EHJ Ceased/non-payment of the annual fee