DE3324919C2 - - Google Patents
Info
- Publication number
- DE3324919C2 DE3324919C2 DE19833324919 DE3324919A DE3324919C2 DE 3324919 C2 DE3324919 C2 DE 3324919C2 DE 19833324919 DE19833324919 DE 19833324919 DE 3324919 A DE3324919 A DE 3324919A DE 3324919 C2 DE3324919 C2 DE 3324919C2
- Authority
- DE
- Germany
- Prior art keywords
- input
- output
- counter
- gate
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000011159 matrix material Substances 0.000 claims description 19
- 230000000903 blocking effect Effects 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 5
- 239000010453 quartz Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 239000013256 coordination polymer Substances 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
- H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal
- H03L7/148—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal said digital means comprising a counter or a divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Die Erfindung geht aus von einem Phasenregelkreis gemäß dem Oberbegriff des Anspruchs 1.
Phasenregelkreise werden z. B. in Taktgeneratoren bei TF-Systemen
eingesetzt.
Aus US-PS 43 80 742 ist ein Phasenregelkreis der eingangs
genannten Art bekannt. Dabei ist der Ausgang mit dem einen
Eingang eines digitalen Phasenvergleichers verbunden,
an dessen anderem Eingang ein Signal mit einer Referenzfrequenz
anliegt. Als Speicher für die Stellgröße dient
ein Zähler, dessen Ausgänge mit den Eingängen einer
Schaltmatrix (Digital-Analog/Wandler) verbunden sind. Das
Ausgangssignal der Schaltmatrix ist das Steuersignal für
den spannungsgesteuerten Oszillator. Bei dem Zähler handelt
es sich um einen Vorwärts-Rückwärts-Zähler, der seine
Zählimpulse über einen steuerbaren Umschalter erhält,
dessen Schaltstellung durch das Ausgangssignal des digitalen
Phasenvergleichers festgelegt ist. Der Zähler wird
dabei mit der Referenzfrequenz bzw. einem aus der Referenzfrequenz
abgeleiteten Signal getaktet und je nach
Stellung des Umschalters dem Vorwärts- oder dem Rückwärts-Zähleingang
zugeleitet. Wegen der Taktung des Zählers
mit der Referenzfrequenz wird der Stand des Zählers
pro Periodendauer des Referenzsignals um eine Einheit
herauf- oder herabgesetzt, wodurch die Regelgenauigkeit
eingeschränkt wird.
Aus der DE-AS 24 28 495 ist ein Phasenregelkreis mit einem
Speicher- und einem Blockierkreis bekannt.
Der Ausgang eines Phasenvergleichers ist über ein Filter
mit dem Eingang des Speicherkreises verbunden, dessen
Ausgang an den Eingang eines spannungsgesteuerten Oszillators
angeschlossen ist. Über einen Frequenzteiler wird die Regelgröße
am Ausgang des Oszillators auf den einen Eingang
des Phasenvergleichers zurückgeführt, während an
dessen anderem Eingang als Führungsgröße ein Synchronisiersignal
anliegt. Parallel zum Speicherkreis, der im
folgenden näher beschrieben wird, liegt der Blockierkreis.
Im Speicherkreis sind die Ausgänge eines Zählers mit den
Eingängen eines Digital-Analog-Wandlers verbunden. Der
Ausgang des Digital-Analog-Wandlers ist mit dem einen
Eingang eines ersten Differenzverstärkers verbunden,
dessen Ausgang sowohl mit dem spannungsgesteuerten Oszillator
als auch mit dem einen Eingang eines als Komparator
dienenden zweiten Differenzverstärkers verbunden
ist. Dem anderen Eingang des Komparators wird die
Ausgangsspannung des Filters zugeführt. Der Ausgang des
Komparators ist mit dem einen Eingang eines Taktimpulsgenerators
verbunden, dessen anderer Eingang mit dem
Blockierkreis und dessen Ausgang mit dem Eingang des
Zählers verbunden ist. Der Taktimpulsgenerator, der
Zähler und der Komparator bilden einen Analog-Digital-Wandler,
in dem die Analogspannung am Ausgang des Filters
in eine numerische Information umgesetzt wird. Wenn
die Spannung am Ausgang des Komparators von Null verschieden
ist, werden dem Zähler vom Taktimpulsgenerator
Taktimpulse zugeführt, sodaß der Zähler vorwärts
oder rückwärts zählt, je nachdem, ob die Spannung am
Ausgang des Digital-Analog-Wandlers kleiner oder größer
als die Spannung am Ausgang des Filters ist. Solange
diese beiden Spannungen jedoch gleich groß sind,
bleibt der Zähler stehen, es stimmen dann Soll- und
Istfrequenz überein.
Mit dem Blockierkreis kann dann der Taktimpulsgenerator
bei einer Störung, z. B. bei Ausfall der Versorgungsspannung,
angehalten werden. Weil der Zähler ebenfalls
stehen bleibt, wenn der Taktimpulsgenerator angehalten
wird und keine Taktimpulse mehr abgibt, ist im Zähler
jeweils der letzte vor einer Störung am Eingang des
Oszillators anstehende Wert der Steuerspannung digital
gespeichert. Am Eingang des Oszillators liegt deshalb
dieselbe Steuerspannung wie vor der Störung an.
Ist die Störung beseitigt, so gibt der Blockierkreis
den Zähler wieder frei. Der Phasenregelkreis arbeitet
nun wieder in üblicher Weise.
Neben der zum eigentlichen Regelkreis gehörenden Rückkopplungsschleife,
die vom Ausgang des Oszillators zum
einen Eingang des Phasenvergleichers führt, liegt im
Speicherkreis eine weitere Rückkopplungsschleife. Sie
führt vom Ausgang des Digital-Analog-Wandlers zum einen
Eingang des Taktimpulsgenerators und enthält zwei
Differenzverstärker. Der eine der beiden Differenzverstärker
dient als Komparator, denn er vergleicht die
analoge Ausgangsspannung des Filters mit der analogen
Spannung am Ausgang des Phasenvergleichers.
Wegen des Filters und wegen der beiden Differenzverstärker
im Speicherkreis ist der Aufwand an Bauteilen
in dem bekannten Phasenregelkreis relativ groß. Ferner
ist das Filter aus analogen Bauteilen aufgebaut, denn
an seinem Ein- und Ausgang liegen analoge Spannungen
an. Damit wird auch das Filter selbst zu einem aufwendigen
Bauteil, dessen Zeitkonstante außerdem wegen seiner
analogen Technik begrenzt ist.
Aus GB-PS 14 82 089 ist eine Frequenzregeleinrichtung
(AFC=Automatic Frequency Control) bekannt. Dabei wird
eine Referenzfrequenz und eine Nominalfrequenz einem Frequenzkomparator
zugeführt, der ein Signal liefert, welches
das Vorzeichen der Frequenzdifferenz zwischen dem
Referenzsignal und dem Eingangssignal anzeigt. Dazu wird
die Referenzfrequenz einem ersten und die Nominalfrequenz
einem zweiten Zähler zugeführt, wobei die Zähler vor jeder
Zählperiode mit Hilfe eines Rücksetzsignals zurückgesetzt
werden. Das Signal am Ausgang des Frequenzkomparators
wird einem Vor-Rück-Zähler zugeführt, der in Abhängigkeit
dieses Signals vor oder zurück zählt. Der Ausgang
des Vor-Rück-Zählers ist mit einem Digital-Analog-Wandler
verbunden, dessen Ausgangssignal die Frequenz eines Oszillators
regelt.
Der Erfindung liegt die Aufgabe zugrunde, einen Phasenregelkreis
der eingangs genannten Art so zu verbessern, daß
er eine wesentlich höhere Regelgenauigkeit aufweist.
Außerdem sollen hohe Zeitkonstanten des Phasenregelkreises
ermöglicht werden.
Diese Aufgabe wird bei einem Phasenregelkreis der Eingangs
genannten Art durch die im kennzeichnenden Teil des
Anspruchs 1 angegebenen Merkmale gelöst.
In den Unteransprüchen sind vorteilhafte Ausgestaltungen
der Erfindung angegeben.
Es zeigen die Fig. 1 und 2 Ausführungsbeispiele der
Erfindung.
In der Fig. 1 ist der Ausgang des Pulsgenerators T über
einen steuerbaren Schalter S mit dem Eingang des steuerbaren
Umschalters U verbunden, dessen einer Ausgang mit
dem Vorwärtszähleingang V und dessen anderer Ausgang mit
dem Rückwärtszähleingang R des Zählers Z verbunden ist.
Die Ausgänge Q1 bis QN des Zählers Z sind mit den Eingängen
E1 bis EN der Schaltmatrix M verbunden, die z. B.
als Widerstands- oder Kapazitätsmatrix ausgebildet ist.
Der Ausgang der Schaltmatrix M ist mit dem Eingang des
spannungsgesteuerten Oszillators O verbunden, dessen
Ausgang an den einen Eingang des digitalen Phasenvergleichers
P angeschlossen ist, während dem anderen Eingang
des digitalen Phasenvergleichers P das Signal mit
der Referenzfrequenz f zugeführt wird. Der Ausgang des
digitalen Phasenvergleichers P ist mit dem Steuereingang
des Umschalters U verbunden. Der Steuereingang des
Schalters S ist mit dem Ausgang eines Blockierkreises B
verbunden. Die Frequenz des Oszillators O ist über die
Schaltmatrix M in Stufen einstellbar.
Anhand des Ausführungsbeispieles in Fig. 2 soll die Erfindung
nun erläutert werden.
Der erste Eingang eines Und-Gatters G3 ist mit dem Ausgang
des Pulsgenerators T verbunden. Der zweite Eingang
des Und-Gatters G3, das den steuerbaren Schalter S darstellt,
ist mit dem Blockierkreis B verbunden. Der Ausgang
des Und-Gatters G3 ist mit dem ersten Eingang eines
Und-Gatters G1 und dem ersten Eingang eines Und-Gatters
G2 verbunden. Der Ausgang des digitalen Phasenvergleichers
P ist an den zweiten Eingang des Und-Gatters
G1 und über einen Inverter I an den zweiten Eingang
des Und-Gatters G2 angeschlossen. Der Inverter I
und die Und-Gatter G1 und G2 bilden den steuerbaren Umschalter
U. Der Ausgang des Und-Gatters G1 ist mit dem
Vorwärtszähleingang V, der Ausgang des Und-Gatters G2
dagegen mit dem Rückwärtszähleingang R des Zählers Z
verbunden. Die Ausgänge Q1 bis QN des Zählers Z sind
mit den Eingängen eines Rechenwerkes W verbunden. Dessen
Ausgänge sind mit den Eingängen E1 bis EN der Schaltmatrix
M verbunden, die gleichzeitig die Steuereingänge
steuerbarer Schalter S1 bis SN darstellen, die über Kapazitäten
C1 bis CN parallel auf Bezugspotential (Masse)
schaltbar sind. Der gemeinsame Knoten aller Kapazitäten
C1 bis CN bildet den Ausgang der Schaltmatrix M
und ist mit dem Eingang des spannungsgesteuerten Oszillators
O verbunden, der folgendermaßen aufgebaut ist:
Am Eingang des spannungsgesteuerten Oszillators O sind
der eine Anschluß eines Schwingquarzes Q und einer Kapazität
CO, deren anderer Anschluß auf Bezugspotential
liegt, angeschlossen. Der andere Anschluß des Schwingquarzes
Q, der über eine Reihenschaltung aus zwei Kapazitäten
CP und CQ auf Bezugspotential liegt, ist mit
der Basis eines Transistors TR verbunden, dessen Kollektor
ebenfalls auf Bezugspotential liegt. Der Emitter
des Transistors TR, der den Ausgang des spannungsgesteuerten
Oszillators O bildet, ist mit dem Verbindungspunkt
der beiden Kapazitäten CP und CQ verbunden und
liegt außerdem über einer Stromquelle QS an einer Versorgungsspannung
UB. Am Ausgang des spannungsgesteuerten
Oszillator O liegt ein Verstärker VR, von dessen
Ausgang die Rückkopplungsschleife zum einen Eingang des
digitalen Phasenvergleichers P führt. Wie in Fig. 1
wird dem anderen Eingang des digitalen Phasenvergleichers
P das Signal mit der Referenzfrequenz f zugeführt.
Im störungsfreien Betrieb ist der Und-Gatter G3
durchgeschaltet, sodaß der Zähler Z vom Pulsgenerator T
Zählimpulse erhält. Je nachdem wie der Vergleich im Phasenvergleicher
P ausfällt, zählt der Zähler Z entweder
vorwärts bei positiver Phase oder rückwärts bei negativer
Phase. Die Stellung der steuerbaren Schalter S1 bis
SN der Schaltmatrix M entspricht dabei jeweils dem augenblicklichen
Zählerstand. Weil der Schwingquarz Q des
spannungsgesteuerten Oszillators O unmittelbar von der
Schaltmatrix M angesteuert wird und keine Kapazitätsdiode
im spannungsgesteuerten Oszillator O vorhanden
ist, wird die Schleifenverstärkung erhöht und damit das
Regelverhalten verbessert. Durch das Rechenwerk W wird
die Kennlinie des Phasenregelkreises linearisiert.
Während einer Störung, z. B. bei Ausfall der Synchronisation,
kann mit dem Blockierkreis B das Und-Gatter G3
gesperrt werden. Weil der Zähler Z bei gesperrtem Und-Gatter
G3 keine Taktimpulse mehr erhält, bleibt er stehen.
Deshalb liegt am Eingang des spannungsgesteuerten
Oszillators O dieselbe Steuerspannung wie vor der Störung
an. Nach dem Ende der Störung schaltet der Blockierkreis
B das Und-Gatter G3 durch und gibt damit den Zähler
Z wieder frei.
Weil der Speicherkreis des erfindungsgemäßen Phasenregelkreis,
zu dem der Pulsgenerator T, der Schalter S,
der Umschalter U, der Zähler Z und die Schaltmatrix M
gehören, keinen Analog-Digital-Wandler mit Rückkopplungsschleife
und mit Differenzverstärkern mehr enthält
und weil zwischen dem digitalen Phasenvergleicher P
und dem Speicherkreis kein Filter mehr liegt, ist der
Aufwand an Bauteilen gegenüber dem bekannten Phasenregelkreis
verringert.
Weil die Filterfunktion durch den Pulsgenerator realisiert
wird, sind im Gegensatz zu einem analogen Filter
beliebig große Zeitkonstanten erzielbar.
Claims (7)
1. Phasenregelkreis mit einem spannungsgesteuerten Oszillator
(O), dessen Ausgang mit dem einen Eingang eines digitalen
Phasenvergleichers (P) verbunden ist, an dessen
anderem Eingang ein Signal mit einer Referenzfrequenz (f)
anliegt, mit einem als Speicher für die Stellgröße dienenden
Zähler (Z) mit einem Vorwärtszähleingang (V) und
einem Rückwärtszähleingang (R), mit einem steuerbaren Umschalter
(U), dessen einer Ausgang mit dem Vorwärtszähleingang
(V) und dessen anderer Ausgang mit dem Rückwärtszähleingang
(R) des Zählers (Z) und dessen Steuereingang
mit dem Ausgang des Phasenvergleichers (P) verbunden ist und
mit einer Schaltmatrix (M), wobei der Zähler (Z) und die
Schaltmatrix (M) in Reihe zwischen dem Ausgang des Phasenvergleichers
(P) und dem Eingang des spannungsgesteuerten
Oszillators (O) liegen und die Ausgänge
(Q1, Q2 . . . QN) des Zählers (Z) mit den Eingängen
(E1, E2 . . . EN) der Schaltmatrix (M) verbunden sind,
dadurch gekennzeichnet,
daß zum Takten des Zählers (Z) ein Pulsgenerator (T) vorgesehen
ist, dessen Ausgang mit dem Eingang des steuerbaren
Umschalters (U) verbunden ist, und daß zwischen dem
Pulsgenerator (T) und dem steuerbaren Umschalter (U) ein
steuerbarer Schalter (S) einschaltbar ist, dessen Steuereingang
mit einem Blockierkreis (B) verbunden ist.
2. Phasenregelkreis nach Anspruch 1, dadurch gekennzeichnet,
daß der erste Eingang eines ersten Und-Gatters
(G1), der mit dem ersten Eingang eines zweiten
Und-Gatters (G2) verbunden ist, den Eingang des
steuerbaren Umschalters (U) bildet, daß der zweite
Eingang des ersten Und-Gatters (G1) den Steuereingang
des steuerbaren Umschalters (U) bildet und mit dem
Eingang eines Inverters (I) verbunden ist, dessen
Ausgang mit dem zweiten Eingang des zweiten Und-Gatters
(G2) verbunden ist und daß der Ausgang des
ersten und der Ausgang des zweiten Und-Gatters (G1,
G2) die beiden Ausgänge des steuerbaren Umschalters
(U) bilden.
3. Phasenregelkreis nach Anspruch 1 oder 2, dadurch
gekennzeichnet, daß die Schaltmatrix (M) als Kapazitätsmatrix
ausgebildet ist.
4. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch
gekennzeichnet, daß die Schaltmatrix (M) als Widerstandsmatrix
ausgebildet ist.
5. Phasenregelkreis nach Anspruch 1, 2, 3 oder 4, dadurch
gekennzeichnet, daß der Eingang des spannungsgesteuerten
Oszillators (O) vom einen Anschluß eines
Schwingquarz (Q), der über eine erste Kapazität
(CO) auf Bezugspotential liegt, gebildet wird,
daß der andere Anschluß des Schwingquarzes (Q) über
eine Reihenschaltung aus einer zweiten und einer
dritten Kapazität (CP, CQ) ebenfalls auf Bezugspotential
liegt und mit der Basis eines Transistors
(TR) verbunden ist, daß der Kollektor des Transistors
(TR) auf Bezugspotential liegt und daß der
Emitter des Transistors (TR), der mit dem Verbindungspunkt
der zweiten und dritten Kapazität (CP,
CQ) verbunden ist und über eine Stromquelle (QS)
an einer Versorgungsspannung (UB) liegt, den Ausgang
des spannungsgesteuerten Oszillators (O) bildet.
6. Phasenregelkreis nach einem der vorangehenden Ansprüche,
dadurch gekennzeichnet,
daß der steuerbare Schalter (S) durch ein drittes Und-Gatter
(G3) mit zwei Eingängen realisiert ist.
7. Phasenregelkreis nach einem der vorangehenden Ansprüche,
dadurch gekennzeichnet,
daß zwischen den Zähler (Z) und die Schaltmatrix (M) ein
Rechenwerk (W) geschaltet ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19833324919 DE3324919A1 (de) | 1983-07-09 | 1983-07-09 | Phasenregelkreis |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19833324919 DE3324919A1 (de) | 1983-07-09 | 1983-07-09 | Phasenregelkreis |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3324919A1 DE3324919A1 (de) | 1985-01-17 |
DE3324919C2 true DE3324919C2 (de) | 1991-11-21 |
Family
ID=6203661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19833324919 Granted DE3324919A1 (de) | 1983-07-09 | 1983-07-09 | Phasenregelkreis |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3324919A1 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3441226A1 (de) * | 1984-11-10 | 1986-05-15 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Phasenregelkreis |
DE3540178A1 (de) * | 1985-11-13 | 1987-05-21 | Telefonbau & Normalzeit Gmbh | Schaltungsanordnung zur phasenregelung |
DE3920008A1 (de) * | 1989-06-20 | 1991-01-10 | Philips Patentverwaltung | Phasenregelkreis |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT986172B (it) * | 1973-06-18 | 1975-01-20 | Fatme Spa | Dispositivo di sincronizzazione automatica per un oscillatore in particolare per impianti di tele comunicazione |
GB1482089A (en) * | 1975-04-11 | 1977-08-03 | Post Office | Automatic frequency control |
US4380742A (en) * | 1980-08-04 | 1983-04-19 | Texas Instruments Incorporated | Frequency/phase locked loop circuit using digitally controlled oscillator |
-
1983
- 1983-07-09 DE DE19833324919 patent/DE3324919A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
DE3324919A1 (de) | 1985-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3116603C2 (de) | ||
DE3232155C2 (de) | Schaltungsanordnung zur Regelung der Phasendifferenz zwischen einem Eingangssignal und einem Ausgangssignal | |
EP0135121B1 (de) | Schaltungsanordnung zum Erzeugen von Rechtecksignalen | |
DE2250389C3 (de) | Zeltnormal, insbesondere für elektronische Uhren, mit einer einen einstellbaren Frequenzteller steuernden Zeitbasis | |
DE9216205U1 (de) | Kontinuierliche Filterabstimmung mit einer verrasteten Verzögerungsschleife in Massenspeichersystemen oder ähnlichen Systemen | |
DE2164007C3 (de) | Schaltung zur digitalen Frequenzeinstellung eines in seiner Frequenz geregelten Oszillators | |
DE3022746A1 (de) | Digitale phasenkomparatorschaltung | |
DE2216123A1 (de) | Verfahren und Anordnung zur Analog Digital Umsetzung unter mehrfacher Inte gration | |
DE2836723A1 (de) | Zeitsteuerschaltung | |
DE2648560C2 (de) | Synchronisierung von Taktsignalen mit Eingangssignalen | |
DE2014034C3 (de) | Digital-Analog-Umwandler | |
DE2163971C3 (de) | Schaltung zur digitalen Frequenzeinstellung eines Oszillators | |
EP0137948A1 (de) | Schaltungsanordnung zum Überprüfen des zeitlichen Abstands von Rechtecksignalen | |
DE2543943A1 (de) | Schnelle stabilitaetswiedergewinnungsschaltung fuer einen frequenzsynthetisierer | |
EP0166749B1 (de) | Phasenregelkreis | |
EP0415490B1 (de) | Schaltungsanordnung zum Speisen einer Last | |
DE3125250A1 (de) | Analog/digital-umsetzer | |
DE3324919C2 (de) | ||
DE2946000A1 (de) | Integrierende analog-digitalwandlerschaltung | |
DE3719512A1 (de) | Schaltungsanordnung zum kompensieren des ruhestromes eines pufferverstaerkers, insbesondere in einem saegezahngenerator | |
DE3113800A1 (de) | Frequenzmodulator | |
DE1277321B (de) | Spannungs-Frequenz-Wandler mit Rueckkopplungszweig | |
DE2641501C3 (de) | Abstimmbarer Oszillator hoher Frequenzgenauigkeit und Konstanz | |
DE1474392A1 (de) | Steuerschaltung fuer einen Speicher mit wahlfreiem Zugriff | |
DE2718472A1 (de) | Abstimmschaltung fuer einen hochfrequenz-ueberlagerungsempfaenger mit gleichspannungsgesteuerter abstimmung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8120 | Willingness to grant licenses paragraph 23 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |