DE2641501C3 - Abstimmbarer Oszillator hoher Frequenzgenauigkeit und Konstanz - Google Patents

Description

Die Erfindung bezieht sich auf einen abstimmbaren Oszillator hoher Frequenzgenauigkeit und Konstanz mit einem den Frequenz-Istwert periodisch kontrollierenden Zähler, durch dessen Zählerstände der Zählerstufe kleinster Wertigkeit jeweils eines von zwei logischen Signalen gebildet wird, und zwar das erste beim Auftreten einer Zahl ius einer ersten, zusammenhängenden, eine Frequenzablage vorn Sollwert in einer ersten Richtung angebenden Zahlenfolge und das zweite beim Auftreten einer Zahl aus einer zweiten, zusammenhängenden, eine Frequenzablage vom Soll- (,5 wert in der entgegengesetzten Richtung angebenden Zahlenfolge, wobei diese logischen Signale direkt oder indirekt zum Umladen eines Kondensators benutzt werden, dessen Ladespannung eine die Frequenzdrift reduzierende Regelspannung darstellt

Ein Oszillator dieser Art ist aus der AT-PS 2 81 115 bekannt Bei der zugehörigen Schaltung wird die Einstellung des Zählers dadurch verändert daß zwischen ihm und dem Oszillator ein UND-Gatter eingefügt ist dessen Torimpuls in seiner Länge veränderbar ist Als Torimpulsgenerator wird eine bistabile Kippstufe verwendet deren Zeitglied aus einem Kondensator und einem einstellbaren Widerstand besteht Der die Nachstimmung des frequenzbestimmenden Teiles des Oszillators bewirkende Integrator ist dagegen in seiner Zeitkonsante nicht veränderlich. Unterschiedlich schnelle oder langsame Regelzeitkonstanten sind bei dieser Schaltung somit nicht vorhanden.

Die erwähnten Maßnahmen erlauben es zwar, einen solchen Oszillator hinsichtlich seiner auf unerwünschte Kennwerteschwankungen der Schaltungselemente zurückgehenden Frequenzdrift zu stabilisieren, doch ist es hierzu erforderlich, daß im Zeittakt der einzelnen Zählvorgänge kleinere Frequenzänderungen erfolgen, die jeweils Unstetigkeitsstellen seiner Frequenz-Zeitfunktion darstellen. Derartige Änderungen des Frequenz-Istwertes stören aber das Frequenzverhalten des Oszillators besonders -dann, wenn der Regelkreis so ausgelegt ist, daß die Regelspannungsänderungen und damit die Frequenzänderungen in der Zeiteinheit ein bestimmtes Maß übersteigen. Reduziert man aber die Regelspannungsänderungen in der Zeiteinheit was zur Erzielung einer gleichmäßigen Ausgangsfrequenz wünschenswert wäre, so kann andererseits ein schnelles Driften des Oszillators, beispielsweise beim Einschalten des Gerätes durch den hierbei auftretenden raschen Temperaturanstieg oder bei anderen raschen Änderungen der Umgebungstemperatur, dazu führen, daß der Regelbereich verlassen wird und der Oszillator wieder frei driftet.

Bei einstellbaren ÄC-Generatoren ist es allgemein bekannt durch einen Schalter im Umladekreis des Kondensators eine Umschaltung der Lade- bzw. Entladekonstante herbeizuführen.

Durch die DE-OS 23 58 482 ist eine Frequenzregelschaltung für einen Einseitenband-Empfänger bekannt, bei dem ein von der Restträgerschwingung mitgezogener Oszillator vorgesehen ist. Durch einen Phasenvergleich in einer Phasenbrücke zwischen der über ein Trägerfilter ausgefilterte Trägerschwingung und der Oszillatorschwingung wird eine Regelspannung abgeleitet, die den mitgezogenen Oszillator mittels einer steuerbaren Reaktanz nachregelt. Dabei ist ein als Speicher wirkender Kondensator vorgesehen, der eine kleine Lade- und eine große Entladezeitkonstantc aufweist. Dies hat den Zweck, daß bei Unterbrechung der Trägerschwingung durch selektiven Schwund der Regelzustand erhalten bleibt. Um diesen Zustand des selektiven Schwundes festzustellen, ist eine eigene Trägererkennungsschaltung vorgesehen, von der aus ein elektronischer Schalter betätigt wird.

Aus »IEEE Trans. Broadc. Tel. Rec.« Oktober 1969, Seiten 277 bis 284, ist ein IC für Fernsehempfänger bekannt wobei die Oszillatorfrequenz über ein Filternetzwerk auf einen gewünschten Synchronisationswert nachgeregelt werden soll. Da einerseits zur Unterdrükkung von Rauschanteilcn die Zeitkonslantc des Regelkreises groß gehalten werden soll, während andererseits dadurch der Fangbereich verkleinert wird, ist eine Umschaltung der Zeitkonstante des Oszillatorkreises vor-

gesehen. Hierzu ist ein Ladekondensator vorhanden, der über einen Schalter wahlweise überbrückt oder an eine Spannung angelegt werden kann. Als Schalter dienen dabei zwei mit ihren Emitter-Kollektorstrecken in Serie geschaltete Transistoren. An den einen Basisanschiuß wird das Synehronisationssignal angelegt, während dem anderen Basisanscnluß das Oszillatorsignal zugeführt wird Wenn beide Signale gleichzeitig auftreten (Koinzidenz), dann ist der den Kondensator überbrückende Schalter, welcher durch die Basis-Emitterstrecken der beiden Transistoren gebildet wird, geschlossen. Wenn dagegen keine Koinzidenz vorhanden ist, bleibt der Schalter offeti und es tritt dementsprechend an dem Kondensator eine andere Spannung auf, so daß die Zeitkonstante des Regelkreises entsprechend verändert wird.

Durch die DE-OS 23 62 116 ist ein auf einstellbare Frequenzwerte rastbarer Steuergenerator bekannt, bei dem im Frequenzregelkreis ein Kondensator vorgesehen ist und für die Bestimmung der Frequenz ein Frequenzzähler benutzt wird. Ober zwei elektronische Schalter können wahlweise zwei verschiedene Spannungsquellen an den Kondensator angeschaltet werden. Die Betätigung dieser Schalter erfolgt mittels besonderer Steuerleitungen so, daß je nach dem Vorzeichen der Regelabweichung einer der Schalter für kurze Zeit geschlossen wird Dieses Schließen geschieht mit jedem Zählzyklus einmal. Tritt keine Regelabweichung auf, bleiben die Schalter geöffnet. Eine derartige Umsteuerung der Kondensatorspannung setzt hochwertige Spannungsquellen voraus, wobei die auftretenden Umladevorgänge in der notwendigerweise kurzen Zeit nur schwer zuverlässig zu bewältigen sind.

Der Erfindung liegt die Aufgabe zugrunde, die durch eine feste Regelzeitkonstante bedingten Schwierigkeiten bei Oszillatoren der eingangs genannten Art zu beseitigen.

Das wird erfindungsgemäß mit den im Patentanspruch 1 aufgeführten kennzeichnenden Merkmalen erreicht.

Der mit der Erfindung erzielbare Vorteil ist insbesondere darin zu sehen, daß trotz einer dem normalen Driftverhalten des Oszillators angepaßten Auslegung des Regelkreises und damit optimal gleichmäßiger Ausgangsfrequenz auch gelegentlich auftretende schnellere Driftvorgänge sicher ausgeregelt werden können.

Die Erfindung wird nachfolgend anhand einiger in der Zeichnung dargestellter, bevorzugter Ausführungsbeispiele näher erläutert. Dabei zeigt

F i g. 1 das Prinzipschaltbild eines ersten Ausführungsbeispiels,

Fig.2 ein Frequenz-Zeit-Diagramm zur Erläuterung der F i g. t und

F i g. 3 den von F i g. 1 abweichenden Teil des Prinzipschaltbildes eines zweiten Ausführungsbeispieles.

In F i g. 1 wird der Istwert der Ausgangsfrequenz f„ eines in seiner Frequenz einstellbaren Oszillators 1 periodisch in einem Zähler 2 gezählt. Zu diesem Zweck 6Ό werden diie Schwingungen des Oszillators 1 dem Zähler 2 über eine Torschaltung 3 zugeführt, die während des Auftretens von Torimpulsen 4 geöffnet ist. Jedes einzelne Zählergebnis entspricht dann derjenigen Anzahl von Schwingungen, die innerhalb der Dauer des dem betreffenden Zählvus gang zugrundegelegten Torimpulses 4 auftreten. Die Torimpulse 4 werden von einem Torimpulsgenerator 5 erzeugt. Von den rückseitigen Flanken der Torimpulse 4 werden über eine Differenzierschaltung 6 und eine nachfolgende impulsformerstufe 9 Triggerimpulsc 7 abgeleitet.

Die Ausgänge der Zählerstufc la kleinster Wertigkeit sind mit 2a 1 bis 2a 4 bezeichnet Ober diese werden logische Signale in binärcodierter Form abgegeben, die den jeweiligen Zählstand der Stufe 2a kennzeichnen. Eine logische Schaltung 8 wertet die logischen Signale in der Weise aus, daß beim Auftreten der Zählerstände 9,8,7 oder 6 ein erster Ausgang 8a mit einer logischen »1« belegt wird während beim Auftreten der Zählerstände 1,2,3,4 oder 5 ein zweiter Ausgang 8b mit einer logischen »1« beschaltet wird Über den jeweils nicht mit einer logischen »1« belegten Ausgang wird dabei ein logisches »(^Signal abgegeben. Das an 8a auftretende Signal steuert ein /^-Flip-Flop FFl, das über 86 abgegebene Signal ein zweites /K-Flip-Flop FF2. Die Taktimpulse 7 werden nun den Triggereingängen von FFl und FFl über den Anschlußpunkt A gerade dann zugeführt, wenn die endgültigen Zähli,'^inde von 2 am Ende jedes Zählvorganges erreicht sind Damit wird dann beim Auftreten einer der Zahlenwerte 1, 2, 3. 4 oder 5 das FFl an seinem Ausgang Q auf »1« und das FF2 an seinem Ausgang φ auf »0« geschaltet, während beim Auftreten einer die Zahlenwerte 9,8,7 oder 6 das FFl an seinem Ausgang Q auf »0« und das FF 2 an seinem Ausgang Q auf »1« geschaltet wird. Beim Auftreten des Zahlenwertes 0 wird sowohl FFl als auch FF2 an seinem jeweiligen Q-Ausgang auf i gesetzt Das über FFl abgegebene »0«-Signal steuert über einen den Pegel anpassenden Verstärker 10 einen ersten Feldeffekttransistor FETl in den leitenden Zustand und schließt damit für einen Kondensator C einen Umladestromkreis, der über die ohmschen Widerstände Ri und R2 zum positiven Pol der Betriebsspannung + LJ verläuft Ein anderer Umiadestromkreäs ergibt sich für Cbeim Umschalten des Füp-Flops FF2 am Ausgang Q von »1« auf »0«, da dieses letztere Signal über eäien pegelanpassenden Verstärker 11 einen zweiten Feldeffekttransistor FET2 in den leitenden Zustand aussteuert und somit den oberen Anschluß von C über R1 und einen weiteren ohmschen Widerstand A3 mit Masse verbindet Der Kondenstor C der mit seinem unteren Anschluß an Masse geschaltet ist und vor Beginn der Frequenzregelung über einen geschlossenen Schalter 51 an einer Spannung + Ul liegt, die kleiner ist als + U, wird zu Beginn der Regelvorgänge durch öffnen von S1 von + Ui abgeschaltet und erfährt beim Aussteuern von F£T1 eine weitere Aufladung auf einen größeren Spannungswert, der 7on dem zeitlichen Abstand der Taktimpulse 7 abhängt während er beim Aussteuern von F£T2 wieder auf einen kleineren Spannungswert entladen wird. Damit folgt seine Ladespannung U_c bei abwechselndem Auftreten von Zahlenwerten aus der ersten und der zweiten Zahlenfolge einer Zeiffunktion, die im jeweiligen Abstand der Taktimpulse 7 zwischen zwei festen Grenzwerten abwechselnd in aufsteigender und absteigender Pachtung verläuft und somit eine Dreiecksspannung darstellt. U_c stellt dann eine den Oszillator 1 in seiner Frequenz stabilisierende Regelspannung dar, die über einen als Impedanzwandler geschalteten Verstärker 12 einem Frequenzsteuereingang 13 von 1 zugeführt wird.

Der Sollwert der /\i>sgangsfrequenz /_Λ auf dem der Oszillator 1 unter Berücksichtigung eines gewissen Toleranzbereichs gehalten wird, ist bei dem Ausführungsbeispiel nach F i g. 1 durch den Zahlenwert »0« der Zählerstufe ?.a gekennzeichnet. Daraus ergibt sich aber,

daß es sich wegen der Unbestimmtheit der übrigen Stellen des Zahlergebnisses um eine ganze Folge von Sollwerten handelt, die zueinander einen Frequenzabstand aufweisen, der einem Zählschritt der vorletzten Zählerstufe des Zählers entspricht. Die Auswahl unter den einzelnen Sollwerten, die man auch als Raststellen bezeichnen kann, wird durch ein entsprechendes Einstellen der Abstimmittel des Oszillators 1 getroffen. Selbstverständlich kann die logische Schaltung 8 auch so ausgebildet sein, daß der Oszillator 1 statt auf »0« auf irgendeinen anderen Zahlenwert der Zählerstufe 2a nachgeregelt wird.

Neben dem zuvor beschriebenen dreieckförmigen Verlauf der Regelspannung U_c zwischen zwsi festen Grenzwerten, der nur bei einem streng alternierenden Auftreten der in der Zählerstufe 2a erhaltenen Zahlenwerte aus den beiden Zahlenfolgen erreicht wird, können bei kurzzeitigen Frequei^abweichungen, die innerhalb eines Taktimpulsabstandes größer sind als der auf die gleiche Zeitspanne bezogene Regelhub, auch mehrere Änderungen von U_c im gleichen Sinne hintereinander erfolgen. Werden aber die Frequenzabweichungen noch größer, so gelingt es mit der bisher beschriebenen Schaltung nicht mehr, die Stabilisierung des Oszillators 1 aufrechtzuerhalten. Dieser Zustand wird um so eher erreicht, je kleiner der Änderungsbetrag der Spannung U_c und damit der Regelhub der Schaltung innerhalb eines Taktimpulsabstandes sind.

Um auch solche Frequenzänderungen des Oszillators 1 ausregeln zu können, ist ein aus einem FET3 bestehender Schalter dem Widerstand R 1 parallelgeschaltet, der diesen wahlweise überbrückt und damit die Zeitkonstante des Lade- bzw. Entladekreises von C reduziert. Gesteuert wird dieser Schalter in Abhängigkeit von den an den Ausgängen Qder Flip-Flops FFi und FF2 auftretenden logischen Signalen, die über ein NAND-Gatter 14 und eine Verzögerungsschaltung 15 sowie einem den Pegel anpassenden Verstärker 16 zugeführt werden. Im einzelnen arbeitet der letztgenannte Schaltungsteil so. daß beim gleichzeitigen Auftreten von »!«-Zuständen an den ^-Ausgängen der FFi und FF2, was den Soilzustand der Oszillatorfrequenz anzeigt, die Verzögerungsschaltung 15 in ihren Ausgangszustand geschaltet wird. Der Ausgang von 15 liegt dann auf »I« und über die Pegelanpassungsschaltung 16 wird der FET3 in den nicht leitenden Zustand geschaltet. Wird nun einer der ^-Ausgänge der FFi und FF2 in den »O«-Zustand geschaltet, so beginnt die Verzögerungsschaltung 15 zu arbeiten und schaltet nach einer bestimmten, vorgebbaren Zeit den FET3 in den leitenden Zustand. Wird vor Ablauf dieser Verzögerungszeit über beide ^Ausgänge der FFi und FF2 wieder ein »1 «-Signa! abgegeben, so wird die Verzögerungsschaltung in den Ausgangszustand zurückversetzt, ohne daß der Transistor FET3 leitend geschaltet wird.

Nach einer weiteren Ausbildung der Schaltung kann der Schalter FET3 auch mittels logischer »lw-Signale betätigt werden, die einem weiteren Ausgang 8c der logischen Schaltung 8 entnommen und über den pegelanpassenden Verstärker 16 zugeführt werden. Die logische Schaltung 8 ist dabei so ausgelegt, daß die »1 «-Signale an 8c dann auftreten, wenn in 2a die Zahlenwerte 2, 3. 4, 5, 8, 7 und 6 erhalten werden. Mit anderen Worten: Beträgt die Frequenzablage von f, gegenüber dem Sollwert f_2o mehr als zwei Zählschritte der Zählerstufe 2a in beliebiger Richtung, so wird der Schalter FET3 über die Signale an 8c durchgeschalteL Bei dieser Schaltungsversion entfallen dann das NAND-Gatter 14 und die Ver/ögerungsschaltung 15.

Zur Verdeutlichung der Xegclvorgänge sei auf F i g. 2 verwiesen. Hier sind in einem Frequcnz-Zcit-Diagramm über der Zeitachsc /die Frequenzabweichungen Af_ü von der Sollfrequenz (_lo in Zahlenwerien der letzten Zähierstelle 2a aufgetragen. In den Zeitpunkten t1 bis f 6 usw. treten jeweils Taktimpulse 7 (vgl. Fig. 1) auf, die die Ausgangszustände der Flip-Flops in Abhängigkeit von den Zählergebnissen umschalten. Die sich wegen der Drift des Oszillators 1 zunächst ergebende Frequenzkurve ist strichpunktiert eingezeichnet. Unter der Annnahme, daß sie zum Zeitpunkt I₀ durch den Sollwert f_ao verläuft und etwa bis zu einem Kurvenpunkt 17 langsam ansteigt, wird zum Zeitpunkt t1 erstmalig eine Frequcnzablage von +1 festgestellt. Von diesem Zeitpunkt an wird durch die Wirkung des Frequenzregelkreises eine zusätzliche Frequenzänderung gemäß der gestrichelten Kurve hervorgerufen. Die Ausgangs frequenz f, folgt dann der Summenkurve, die voll

JO ausgezogen ist. Die Summenkurve stimmt danach von f 0 bis /1 mit der strichpunktierten Kurve überein und weicht dann unter dem Einfluß des von /1 bis f2 verlaufenden Astes der gestrichelten Kurve, dessen Steilheit durch die Zeitkonstante im Umladekreis des Kondensators Cbestimmt ist. in Richtung der Zeitachse ab. In /2 liegt /"» knapp unter dem Wert von /]„„ was zu einem aa^r;eigenden Ast der gestrichelten Kurve zwischen 12 und f 3 führt. Eine Frequenzablage von + I im Zeitpunkt f 3 veranlaßt dann wieder einen absteigenden Ast der gestrichelten Kurve zwischen 13 und 14. Da in den Zeitpunkten /4, r5 und ?S jeweils positive Frequenzablagen_festgestellt werden und demzufolge am Ausgang Q von FF2 ein während dreier Taktimpulsabstände anhaltendes »O«-Signal auftritt.

wird FET3 über die Schaltungsteile 14 bis 16 durchgeschaltet, so daß sich die Zeitkonstante des Umladekreises von C durch die Überbrückung von R 1 reduziert. Als Folge hiervon ergibt sich ein steilerer Abfall der gestrichelten Kurve bei 18, der die ausgezogene Kurve wieder dem Sollwert /J_n annähert. Erst wenn die tatsächliche Ausgangsfrequenz f_a wieder unterhalb von f_ao liegt, wird die Zeitkonstante des Umladekreises von C durch eine Sperrung von FET3 wieder erhöht, so daß der sich anschließende ansteigende Ast 19 der gestrichelten Kurve die gleiche Steigung aufweist wie der zwischen i2 und r3 liegende Ast. Damit ist jedoch die sich im Teil 20 der strichpunktierten Kurve ausdrückende schnelle Drift des Oszillators 1 ausgeregelt.

Gemäß der beschriebenen weiteren Ausbildung ucr Schaltung würde im Zeitpunkt /6 von der logischen Schaltung 8 eine Frequenzablage von +2 festgestellt werden, die dazu benutzt würde, um über den Ausgang 8c ein »1«-Signal abzugeben, das den Schalter FET3 durchschaltct. Beim Absenken der ausgezogenen Kurve auf den Ablagewert + 1 im Zeitpunkt 17 würde dann die Zeitkonstante wieder erhöht werden, so daß sich in diesem Fall nach dem Zeitpunkt / 7 ein fortwährendes Ansteigen und Abfallen der Ausgangsfrequenz /L

«ι zwischen den Ablagewerten +1 und +2 ergeben würde.

Fig.3 zeigt ein anderes Ausführungsbeispiel der Erfindung, bei dem die Ausgänge 2a 1 bis 2a 4 der Zählstufe 2a mit den Eingängen einer logischen Schaltung 21 verbunden sind. Beim Auftreten der Zahlenwerte 1, 2,3,4 und 5 in 2a wird über einen ersten Ausgang 21a ein »1 «-Signal abgegeben, beim Auftreten der Zahlenwerte 0. 9. 8. 7 und 6 ein »0«-Sisnal. Das

»!«-Signal scl/l ein nachgcschaltelfs/ZC-Flip-l'lop FF3, das dann beim Auftreten des nächsten über A dem Zähleingang zugeführten Taktimpulses 7 den Ausgang Q auf »0« umschaltet. Das »O«-Signal durchläuft einen pcgclanpassenden Verstärker 11 und steuert den Schalter FF.T2 in den leitenden Zustand. Liegt an 21a das »O«-Signal an, so wird FF3 nicht gesetzt, wobei das Signal ^ Γ« am Ausgang ζ)erhalten bleibt. In diesem Fall bleibt FFT2 gesperrt. Der Schalter Fl-Ti. der ja über den komplementären Ausgang C> von FF3 gesteuert wird, nimmt jeweils den entgegengesetzten Schaltzustand zu FET2 ein. Die über FET\ und FET2 gesteuerten Lade- und Entladevorgänge von C laufen ebenso ab wie anhand von Fig. 1 beschrieben. Zur Ausregelung von schnellen Driftvorgängen ist die logische Schaltung 21 so ausgebildet, daß sie beim erreichen der Zahlenwerte 2, 3, 4, 5, 9, 8, 7 und 6 in der Zählerstufe 2a über einen Ausgang 21 b ein »1 «-Signal abgibt, das über einen pegeianpassenaen Verstärker 22 den Schalter FET3 durchschallet und damit die Zcitkonstantc für die Umladevorgänge von C wieder reduziert.

Hierzu 2 Blatt Zeichnungen

.10

35

40

45

50

55

65

Claims (2)

Patentansprüche:

1. Abstimmbarer Oszillator hoher Frequenzgenauigkeit und Konstanz mit einem den Frequenz-Istwert periodisch kontrollierenden Zähler, durch dessen Zählerstände der Zählerstufe kleinster Wertigkeit jeweils eines von zwei logischen Signalen gebildet wird, und zwar das erste beim Auftreten einer Zahl aus einer ersten, zusammenhängenden, eine Frequenzablage vom Sollwert in einer ersten Richtung angebenden Zahlenfolge und das zweite beim Auftreten einer Zahl aus einer zweiten, zusammenhängenden, eine Frequenzablage vom Soilwert in der entgegengesetzten Richtung angebenden Zahlenfolge, wobei diese logischen Signale direkt oder indirekt zum Umladen eines Kondensators benutzt werden, dessen Ladespannung eine die Frequenzdrift reduzierende Regelspannung darstellt dadurch gekennzeichnet, daß im Umladekreis des Kondensators (C) ein Widerstand (R l)vorhanden ist, dem ein Feldeffekttransistor (FET3) mit seiner Source-Drain-Strecke parallel geschaltet ist, wobei das Gate des Feldeffekttransistors (FET3) mit einer Spannung angesteuert wird, die über eine Verzogerungsschaltung (15) und ein logisches Verknüpfungsglied (14) in Abhängigkeit von den Ausgangssignalen zweier bistabiler Schaltungen (FFl, FF2) gewonnen werden, von denen die erste (FFl) über eine mit den Ausgängen (2a 1 bis 2a 4) der Zählerstufe (2a) kleinster Wertigkeit verbundene (ogische Schaltung (8) gesetzt wird, sobald eine Zahl der ersten Zahlenfolge auftritt, während die i. jveite (FF2) über die logische Schaltung (8) gesetzt wird, sobald eine Zahl der zweiten Zahlenfolge auftritt, und daß mit der Umschaltung des Feldeffekttransistors (FET3) eine für sich gesehen bekannte Umschaltung der Lade- bzw. Entladezeitkonstanten herbeiführbar ist

2. Abstimmbarer Oszillator nach Anspruch 1, dadurch gekennzeichnet, daß eine Verbindung zwischen einem weiteren Ausgang (Sc) der logischen Schaltung (8) und dem Feldeffekttransistor (FET3) unter Umgehung der bistabilen Schaltungen (FFi, FF2) besteht sodaß beim Auftreten von solchen Zahlenwerten aus den Folgen, die mehr als eine vorgegeben Anzahl von Zählschritten in beliebiger Richtung vom Sollwert abliegen, der Feldeffekttransistor (FET3) geschaltet wird.

50