DE2735011C2

DE2735011C2 -

Info

Publication number: DE2735011C2
Application number: DE19772735011
Authority: DE
Inventors: Rainer Dr.-Ing. 8000 Muenchen Lueder
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1977-08-03
Filing date: 1977-08-03
Publication date: 1978-11-02
Also published as: DE2735011B1

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Oberwachen von Eingangssignalen eines Phasenregelkreises, bei dem ein Phasendetektor die der jeweiligen Phasendifferenz zwischen den Eingangssignalen und in einem Oszillator erzeugten Ausgangssignalen zugeordneten Regelabweichung ermittelt und bei dem eine Filteranordnung vorgesehen ist, die in Abhängigkeit von den Regelabweichungen die Regelgröße darstellende Signale an den Oszillator abgibt.

Phasenregelkreise werden üblicherweise eingesetzt, um Signale frequenz- und phasenmäßig zu synchronisieren. Am Eingang des Phasenregelkreises liegen Eingangssignale an, und der Phasenregelkreis erzeugt mit Hilfe eines Oszillators Ausgangssignale, deren Folgefrequenz gleich ist der Folgefrequenz der Eingangssignale oder ein definiertes Verhältnis zur Folgefrequenz der Eingangssignale besitzt und die eine konstante Phasendifferenz gegenüber den Eingangssignalen aufweisen. Phasenschwankmngcn der Eingangssignale wirken sich üblicherweise auf die Ausgangssignale nicht störend aus, da diese Phasenschwankungen durch den Phasenregelkreis ausgeregelt und entsprechend seinen Regelzeitkonstanten gedämpft werden.

Falls jedoch die Eingangssignale Störungen wie Phasensprünge und/oder einen Frequenzversatz erleiden und der Phasenregelkreis diesen Störungen folgt, kann eine Phasenverschiebung zwischen der Phase der Ausgangssignale und dem Sollwert der Phase der Eingangssignale auftreten. Während sich ein Frequenzversatz der Eingangssignale in jedem Fall störend auf die Ausgangssignale auswirkt, wirkt sich ein Phasensprung um η ■ 2n nur dann aus, wenn die Eingangssignale über einen Frequenzteiler einem im Phasenregelkreis vorgesehenen Phasendetektor zugeführt werden.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zum Überwachen der Eingangssignale eines Phasenregelkreises anzugeben, die solche Störungen erkennt, die zu einer Phasenverschiebung der Ausgangssignale führen können und die dafür sorgt, daß der Phasensynchronismus zwischen der Sollphase der Eingangssignale und der Phase der Ausgangssignale trotz gestörter Eingangssignale erhallen bleibt.

Erfindungsgemäß wird die Aufgabe bei der Schal-

H¹J tungsanordnung der eingangs genannten Art gelöst durch eine Schaltstufe, die die Phasendifferenzen und/oder die Frequenzdifferenzen zwischen den Eingangssignalen und den Ausgangssignalen ermittelt und

die ein den Regelvorgang sperrendes Sperrsignal an die Filteranordnung abgibt, wenn die Phasen- und/oder die Frequenzdifferenzen vorgegebene Grenzwerte überschreiten.

Die Schaltungsanordnung gemäß der vorliegenden Erfindung hat den Vorteil, daß bei Phasensprüngen und/oder einem Frequenzversatz der gestörten Eingangssignale die Ausgangssignale nicht gestört werden und damit zwischen der Phase der Ausgangssignale und der Sollphase der im Idealfall ungestörten Eingangssignale keine Phasenverschiebung auftrtL Dies wird insbesondere dann erreicht, wenn nach dem Auftreten des Sperrsignals die Filteranordnung an den Oszillator ein gefiltertes Regelsignal abgibt, das dem Mittelwert der Folgefrequenzen der zuietzt abgegebenen Ausgangssignale zugeordnet ist. Die Meßzeiten für die Ermittlung der Phasen- und der Frequenzdifferenzen und die Grenzwerte werder deiart gewählt, daß übliche Phasenschwankungen nicht als Störungen angezeigt werden. Vor dem Wiedereinsetzen der Regelung werden die Anfangsbedingungen der Regelabweichung eeeienet eingestellt und die Einstellung wird derart überwacht, daß die Störung ohne verbleibenden Restfehler ausgeblendet wird.

Falls die Eingangssignale und/oder die Ausgangssignale dem im Phasenregelkreis vorgesehenen Phasendetektor über Frequenzteiler zugeführt werden, ist es von Vorteil, wenn das Sperrsignal an mindestens einem der Frequenzteiler anliegt und den Frequenzteiler derart zurücksetzt, daß nach dem Ende des Sperrsignals der Mittelwert der Phasendifferenzen sich innerhalb der vorgegebenen Grenzwerte bewegt

Ein einfacher Aufbau der Schaltungsanordnung wird erreicht, wenn die Schaltstufe eine die Phasendifferenzen ermittelnde erste Meßstufe, die Phasenfehlersignale erzeugt, wenn die Phasendifferenzen die vorgegebenen Grenzwerte überschreiten, eine die Frequenzdifferenzen ermittelnde zweite Meßstufe, die Frequenzfehlersignale erzeugt, wenn die Frequenzdifferenzen die vorgegebenen Grenzwerte überschreiten, und eine Auswertestufe enthält, an der die Phasenfehlersignale und die Frequenzfehlersignale anliegen und die das Sperrsignal erzeugt.

Die Schaltstufe erfordert einen geringen Aufwand, wenn die erste Meßstufe einen ersten Zähler enthält, der durch Taktimpulse fortgeschaltet wird und der während vorgegebener Meßzeiten in Abhängigkeit von der Regelabweicung aufwärts oder abwärts gezählt wird und der an seinen Ausgängen den Phasendifferenzen zugeordnete Phasensignale abgibt.

Die Frequenzdifferenz zwischen den Eingangssignalen und den Ausgangssignalen wird auf einfache Weise ermittelt, wenn die zweite Meßstufe einen zweiten Zähler und einen dritten Zähler enthält, die in Abhängigkeit von der Regelabweichung in jeweils einander entgegengesetzter Zählrichtung aufwärts oder abwärts gezählt werden, wenn die Ausgänge des zweiten Zählers mit den Stelleingängen des dritten Zählers verbunden sind, wenn am Setzeingang des dritten Zählers ein Setzsignal anliegt, das zu jeweils vorgegebenen Zeitpunkten den Zählerstand des zweiten Zählers in den dritten Zähler einspeichert, der an seinen Ausgängen den Frequenzdifferenzen zugeordnete Frequenzsignale abgibt.

Um die Phasendifferenzen mit den vorgegebenen Grenzwerten zu vergleichen, ist es günstig, wenn die erste Meßstufe einen ersten Vergleicher enthält, an dessen ersten Eingängen die Phasensignale anliegen, an dessen zweiten Eingängen den vorgegebenen Grenzwerten zugeordnete Grenzwertsignale anliegen und der die Phasenfehlersignale abgibt

In ähnlicher Weise ist es zum Vergleich der Frequenzdifferenzen mit den vorgegebenen Grenzwerten zweckmäßig, wenn die zweite Meßstufe einen zweiten Vergleicher enthält, an dessen ersten Eingängen die Frequenzsignale anliegen, an dessen zweiten Eingängen den vorgegebenen Grenzwerten zugeordnete weitere Grenzwertsignale anliegen und der die Frequenzfehlersignale abgibt

Im folgenden wird ein Ausführungsbeispiel der Schaltungsanordnung gemäß der vorliegenden Erfindung anhand von Zeichnungen beschrieben. Es zeigt Fig. 1 ein Blockschaltbild eines Phasenregelkreises, der mit einer der Überwachung dienenden Schaltstufe versehen ist,

F i g. 2 ein Schaltbild der Schaltstufe.

Der in F i g. 1 dargestellte Signalgeber SG gibt ideale

Bezugssignale BS ab, denen auf dem Übertragungsweg UE durch Stövquellen SQ verschiedene Phasenstörsignale ST wie beispielsweise Phase.-cprünge oder Frequenzversatz überlagert werden. Der PKasenregelkreis PR, dem die Eingangssignale ES als Summe der Bezugsignale BS und die Störsignale ST zugeführt werden, hat die Aufgabe, die an seinem Ausgang abgegeben _ιΊ Ausgangssignale AS mit Hilfe der Eingangssignale ES so nachzuregeln, daß trotz der Störsignale ST die Ausgangssignale AS die gleiche

JO Folgefrequenz aufweisen wie die Bezugssignale BS und

die Phasendifferenz zwischen den Ausgangssignalen AS und Bezugssignalen SSstets begrenzt bleibt.

Der Phasenregelkreis PR enthält einen Phasendetektor PD, der die Phasendifferenzen zwischen den Ji Eingangssignalen ES und den Ausgangssignalen AS ermittelt. Die Eingangssignale ES und die Ausgangssignale ASv.erden bei dem dargestellten Ausführungsbeispiel über Frequenzteiler TEi bzw. TE 2 dem Phasendetektor PD zugeführt Derartige Frequenzteiler TEi und TEI sind beispielsweise dann erforderlich, wenn die Nennwerte der Folgefrequenzen der Eingangssignale ESund der Ausgangssignale AS voneinander verschieden sind. An seinem Ausgang gibt der Phasendetektor PD ein die Regelabweichung darstellendes Signal /?£an eine Filteranordnung FA ab Diese Regelabweichung ist proportional der jeweiligen Phasendifferenz zwischen den Eingangssignalen ESund den Ausgangssignalen AS. An ihrem Ausgang gibt die Filteranordnung FA die Regelgröße darstellende V) Signale RC ab, die einem Oszillator OS zugeführt werden. Der Oszillator OS erzeugt die Ausgangssignale AS, die einerseits dem Signalverbraucher SV und andererseits über den Frequenzteiler TEl dem Phasendetektor PD zugeführt werden. Die Folgefrev > quenz ..'.er Ausgangssignale AS hängt von dem Momentanwert der Regelgröße ab, und die Änderungen der Folgefrequenz der Ausgangssignale AS sind beispielsweise proportional den Änderungen der Regelgröße.

ho Der Phasenregelkreis PR ist mit einer Schaltstufe SS verbunden, die beim Auftreten von Störsignalen STden Regelvorgang sperrt. Die Schaltstufe muß dazu solche Störsignale ST irn Eingangssignal ES erkennen, dit die Phasenlage zwischen den Ausguiigssignalen /iSund den iv> Bezugssignalen BS bleibend zu ändern in der Lage sind. Dazu stehen nur die Eingangssignale ES und die nachgeregelten Ausgangssignaie AS, nicht jedoch die Bezugssignale ÖS zur Verfügung. Die Schaltstufe SS

ermittelt daher mit Hilfe der Regelabweichung innerhalb einer vorgegebenen ersten MeOzeit die mittlere Phasendifferenz zwischen den Eingangssignalen ES i und den Ausgangssignalen AS 1. Außerdem ermittelt sie während einer zweiten Meßzeit die mittlere relative Frequenzdifferenz der Eingangssignale ESi und der Ausgangssignale ,451. Falls die mittlere Phasendifferenz und/oder die mittlere relative Frequenzdifferenz vorgegebene Grenzwerte überschreiten, wird eine Phasenstörung als sicher betrachtet und gemeldet und die Schaltstufe 55 gibt ein Sperrsignal SP einerseits an die Filteranordnung FA und andererseits an den Frequenzteiler TE 1 ab. Die Meßzeiten werden dabei so gewählt, daß übliche Phasenschwankungen mit einem Mittelwert nahe 0 der Eingangssignale ES nicht als Phasenstörung angezeigt werden.

Wenn eine Phasenstörung erkannt wird, so wird der Regelvorgang während einer vorgegebenen Zeitdauer unterbrochen. Die Filteranordnung FA gibt beispielsweise in diesem Fall eine Regelgröße mit einem konstanten Wert ab, der der mittleren Folgefrequenz der zuletzt abgegebenen Ausgangssignale AS zugeordnet ist. Wit Hilfe des Sperrsignals SPwird außerdem der Frequenzteiler TEX derart eingestellt, daß nach dem Ende der Sperrung die Phasendifferenz innerhalb eines vorgegebenen Wertbereichs um ihren Soll-Mittelwert liegt. Wenn — wie üblich — in den Eingangssignalen ES nur Phasenänderungen von 2;r oder ganze Vielfache von 2.T auftreten und wenn nach einem aufgetretenen Frequen ^.versatz die Phase der Eingangssignale ES um ganze Vielfache von 2-Ύ verschoben ist, können die Störungen bei gemeinsamem oder getrenntem Auftreten dann ohne Rastfehler ausgeblendet werden, wenn der vorgegebene Wertebereich der Phasendifferenz um den Soll-Mittelwert den Wert 2-τ geteilt durch den Teiliingsfaktor des Teilers TE 1 besitzt.

Die in F i g. 2 dargestellte Schaltstufe S5 enthält eine aus einem Zähler ZX und einem Vergleicher VCl gebildete erste Meßstufe M X zum Messen der mittleren Phasendifferenz, eine aus zwei Zählern Z2 und Z3 und einem Vergleicher VG 2 gebildete zweite Meßstufe M 2 zum Messen der mittleren relativen Frequenzdifferenz, einen Taktgeber TG und eine ans einem UND-Glied U und einem ODER-Glied Dgebildete Auswertestufe AS.

Der Zähler ZX dient zur Digitalisierung und Mittelung der Phasendifferenzen zwischen den Eingangssignalen £51 und den Ausgangssignalen ASX. Der Zähler Z X wird ebenso wie die Zähler Z2 und Z3 durch an einem Takteingang ^anliegende Taktimpulse Ti forgeschaltet. An einem Steuereingang 5. der die Zählrichtung des Zählers ZI festlegt, liegen oie Signale RE in. Wenn die Signale RE den Binärwert i haben, wird der Zähler ZX aufwärts gezählt und wenn sie den Binärwert 0 haben, wird der Zähler Z1 abwärts gezählt. Cs wird angenommen, daß die Regelabweichung in einem Phasendetektor PD erzeugt wird, der aus einem Flipflop gebildet wird. Am Setzeingang dieses Flipflops liegen die invertierten Eingangssignale ESX, während am Rücksetzeingang die Ausgangssignale AS X anliegen. Am Ausgang des Flipflops werden die Signale RE abgegeben, bei denen die Differenz zwischen der Impulsdauer und der Impulspause direkt proportional ist der jeweiligen Phasendifferenz zwischen den Eingangssignal! ES! und den Ausgangssignalen AS X. Diese Differenz wird auf einfache Weise mit Hilfe des Zählers ZI gebildet, der v/ährend der impulsdauer des Regelsignals RE aufwärts gezählt und während der Impulspause abwärts gezählt wird. Nach jeder Periodendauer der Signale RE wird somit die Phasendifferenz durch den Zählerstand des Zählers Z X angegeben. Der Zähler Zl enthält mehr Zählstufen als für die Ermittlung der Differenz erforderlich sind und er kann

"> damit gleichzeitig zur Mittelung der Phasendifferenzen verwendet werden. An den höherwertigen Ausgängen des Zählers Z1 werden dann Phasensignale P abgegeben, die den Mittelwerten der Phasendifferenzen zugeordnet sind. An einem Rücksetzeingang R des

ίο Zählers Zl liegen Taktimpulse T2 an, die ebenso wie die Taktimpulse Ti im Taktgeber TG erzeugt werden und die die Meßzeit festlegen, während der die Phasendifferenzen gemittelt werden. Mit jedem Taktimpuls T2 wird der Zähler Z1 zurückgesetzt und nur während der vorgegebenen Meßzeit freigegeben.

Die Phasensignale /'liegen an ersten Eingängen des Vergleichers Vl an und werden kurz vor dem Rücksetzsignal 7"2 durch ein Taktsignal 73 abgefragt. An zweiten Eingängen des Vergleichers V1 liegen zwei

2«) Grenzwerte G 1 und G 2 darstellende Grenzwertsignale G51 und G52 an. Wenn der erste Grenzwert G I bzw. der zweite Grenzwert G 2 überschritten wird, gibt der Vergleicher Vl mit dem Taktsignal 7"3 ein erstes Phasenfehlersignal PFi bzw. ein zweites Phasenfehler-

<"> signal PF2 an die Auswertestufe AS ab. Das Phasenfehlersignal PFi wird beispielsweise dann abgegeben, wenn der Betrag der mittleren Phasendifferenz größer ist als der Wert π dividiert durch den Teilungslaktor des Teilers 7Tl. Das Phasenfehlersignal

ίο PF2 wird beispielsweise dann abgegeben, wenn der Betrag der mittleren Phasendifferenz größer ist als der Wert 3-T dividiert durch den Teilungsfaktor des Teilers TEi.

Der Zähler Z2 wird in ähnlicher Weise wie der

r> Zähler Zl durch die Signale REund die Taktimpulse Ti angesteuert. An seinem Rücksetzeingang liegen Taktimpulse Tf> an. deren Periodendauer wesentlich größer ist, beispielsweise um den Faktor 16. als die Periodendauer der Taktimpulse 72. Mit Hilfe des Zählers Z2 wird somit die mittlere Phasendifferenz während einer vorgegebenen zweiten Meßzeit ermittelt, die um den Faktor 16 größer ist als die erste Meßzeit, mit der der Zähler Zl die mittlere Phasendifferenz ermittelt. Die Ausgänge des Zählers Z 2 sind mit den Stelleingängen des Zählers Z3 verbunden. Am Steuereingang 5 des Zählers Z3 liegen die Signale RE invertiert an, so daO die Zähler Z 2 und Z 3 jeweils in einander entgegengesetzter Zählrichtung zählen. Der Taktgeber TG gibi neben den Taktimpulsen Ti Taktimpulse 75 an einen Setzeingang SE des Zählers Z 3 ab. Mit jedem Auftreter eines Taktimpulses TS wird der an den Stelleingän»eti des Zählers Z 3 anliegende Zählerstand des Zählers ZI in den Zähler Z3 übernommen und danach der Zählet Z 2 durch den Taktimpuls 74 rückgesetzt. Da dei

ss Zähler Z3 jeweils in der entgegengesetzten Zählrichtung zählt, ermittelt er die Differenz der mittlerer Phasendifferenzen, also die mittleren relativen Frequenzdifferenzen zwischen den Eingangssignalen £51 und den Ausgangssignalen AS 1, während den jeweil«

Mi durch die Taktimpulse 74. 75 vorgegebenen Meßzei ten. Der Zähler Z 3 gibt an die ersten Eingänge de: Vergleichers V 2 Frequenzsignale F ab, die mit einerr Taktsignal 74 kurz vor dem Taktsignal 75 abgefragi werden und die den mittleren relativen Frequenzdiffe

L- renzen proportional sind. Der Taktimpuls 74 entsprichi jedem n-ten Taktimpuls 73, wobei η beispielsweise der Wert 16 besitzt. An zweiten Eingängen des Vergleichen V2 liegen zwei Grenzwerten G 3 und G 4 zugeordnete

Gren/wertsignale <7.S'3 und OW 4 an. Wenn die mittlere Frcquenzdifferenz den ersten Grenzwert O'3 bzw. den zweiten Grenzwert C; 4 überschreitet, gibt der Vergleicher K 2 ein erstes Freqiienzfehlersignal /'Fl bzw. ein zweites Freqiienzfehlersignal /⁷F2 an die Atiswertestufe AS ab. Das Grenzwertsignal FFI wird beispielsweise dann cvjubI. wenn der Betrag der mittleren Frequenzdifferenz größer ist als 6 ■ 10 ^s und das zweite Freqiienzfehlersignal F5 2 wird beispielsweise abgegeben, wenn der Betrag der mittleren Frequenzdiffcreirz großer ist als 1-10 '.

Das Phasenfehiersignal /'.V2 wird abgegeben, wenn eine größere Phasensiörung auftritt, und das treqtienzfehlersignal /-F2 wird erzeugt, wenn ein größerer Freqiicn/versatz der Eingangssignal ES auftritt oder wenn die Eingangssignal FS einen Phasensprung aufweisen. Die Signale FF2 und FF2 werden übjr das ODER-Glied D der Ausweitestufe AS als Sperrsignal SP abgegeben. Das Phasenfehlersignal Pf' 1 könnte üulIi dann abgegeben werden, wenn niederfrequente, nichtsiörende Ph.isenschwankungen auftreten. Dies wird daher nur dann als Sperrsignal SP über das ODER-Glied D fortgeschaltet, wenn gleichzeitig das Frequenzfehlersignal FFI vom Vergleicher V2 abgegeben wird. Das Phasenfehlersignal FFI und das Frcquenzfehlcrsignal FFl werden daher durch das UND-Glied f'miteinander verknüpft.

Falls als Filteranordnung FA ein digitales Filter vorgesehen ist, das einen Speicher zum Speichern der Regelgröße enthält, wird mit Hilfe des Sperrsignals SP verhindert, daß während der Sperrung des Regelvorgangs die gespeicherten Momentanwerte geändert werden. Falls die Filteranordnung FA als analoges Filter ausgebildet ist, das beispielsweise einen Kondensator zum Speichern der Momentanwerte der Regelgröße enthalt, wird mit Hilfe des Sperrsignals SP verhindert, daß andere Momentanwerte in den Kondensator eingespeichert werden.

Da die mittlere Phasendifferenz bei hier betrachteten Regelkreisen wahrend des Regelvorgangs nahezu 0 ist, wird während der Sperrung des Regelvorgang.s der Frequenzteiler 77:1 und/oder der Frequenzteiler TE2 fortlaufend auf einen Wert zurückgesetzt, der sicherstellt, daß die mittlere Phasendifferenz am Ausgang des Phasendetektors PD dem Wert 0 möglichst nahe kommt. Bei größerem Phasenjitter der Eingangssignale ES kann der Frequenzteiler TE I bei einer momentanen Phasenspitze zurückgesetzt werden, so daß der Betrag des Mittelwerts der Phasendifferenzen nicht kleiner als der Grenzwert ist. Vor dem Ende des Sperrsignals Sl' wird daher in der Schaltstufe SSgeprüft, ob der Betrag der mittleren Phasendifferenz kleiner als der Grenzwert C 1 ist. Andernfalls wird das Sperrsignal SP noch nicht beendet und der Frequenzteiler TE 1 wird erneut so lange zurückgesetzt, bis der Betrag der mittleren Phasendifferenz kleiner als der Grenzwert C 1 ist.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Schaltungsanordnung zum Oberwachen von Eingangssignalen eines Phasenregelkreises, bei dem ein Phasendetektor die der jeweiligen Phasendifferenz zwischen den Eingangssignalen und in einem Oszillator erzeugten Ausgangssignalen zugeordnete Regelabweichung ermittelt und bei dem eine Filteranordnung vorgesehen ist, die in Abhängigkeit von den Regelabweichungen die Regelgröße darstellende Signale an den Oszillator abgibt, gekennzeichnet durch eine Schaltstufe (SS), die die Phasendifferenz und/oder die Frequenzdifferenzen zwischen den Eingangssignalen (ES, ES 1) und den Ausgangssignalen (AS, AS 1) ermittelt und die ein den Regelvorgang sperrendes Sperrsignal (SP) an die Filteranordnung (FA) abgibt, wenn die Phasen- und/oder die Frequenzdifferenzen vorgegebene Grenzwerte (Gl, G2 bzw. G3. G4) überschreiten.

2. Schaltungsanordnung nach Anspruch 1, für einen Phasenregelkreis, bei dem die Eingangssignale und/oder die Ausgangssignale über Frequenzteiler dem Phasendetektor zugeführt werden, dadurch gekennzeichnet, daß das Sperrsignal (Sp) an mindestens einem der Frequenzteiler (TEl, TE2) anliegt und den Frequenzteiler (TEl, TE2) derart zurücksetzt, daß nach dem Ende des Sperrsingais (SP) der Mittelwert der Phasendifferenzen sich innerhalb der vorgegebenen Grenzwerte (Gl, G2) bewegt.

3. Schaltungsanordnung nach Anspruch 1 oder Anspruch 2, dadurch ^ekenn iichnet, daß die Schaltstufe (SS) eine die Phasendifferenzen ermittelnde erste Meßstufe (M 1), die Plroenfehlersignale (PFl. PF2) erzeugt, wenn die Phasendifferenzen die vorgegebenen Grenzwerte (G 1, G2) überschreiten, eine die Frequenzdifferenzen ermittelnde zweite Meßstufe (M 2) die Frequenzfehlersignale (FFl, FF2) erzeugt, wenn die Frequenzdifferenzen die vorgegebenen Grenzwerte (G 3, GA) überschreiten, und eine Auswertestufe (AS) enthält, an der die Phasenfehlersignale (PFl₁ PF2) und die Frequenzfehlersignale (FFl, FF2) anliegen und die das Sperrsignal (SP) erzeugt.

4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die erste Meßstufe (M 1) einen ersten Zähler (Zl) enthält, der durch Taktimpulse (Tl) fortgeschaltet wird und der während vorgegebener Meßzeiten in Abhängigkeit von der Regelabweichung aufwärts oder abwärts gezählt wird und der an seinen Ausgängen den Phasendifferenzen zugeordnete Phasensignale (P) abgibt.

5. Schaltungsanordnung nach Anspruch 3 oder Anspruch 4, dadurch gekennzeichnet, daß die zweite Meßstufe (M2) einen zweiten Zähler (Z2) und einen dritten Zähler (Z3) enthält, die in Abhängigkeit von der Regelabweichung in jweils einander entgegengesetzte Zählrichtung aufwärt oder abwärts gezählt werden, daß die Ausgänge des zweiten Zählers (Z2) mit den Stelleingängen des dritten Zählers (li) verbunden sind, daß am Setzeingang (SE)des dritten Zählers (Z3) ein Taktimpuls (T5) anliegt, das zu jeweils vorgegebenen Zeitpunkten den Zählerstand des zweiten Zählers (Z2) in den dritten Zähler (Z3) einspeichert, der an seinen Ausgängen den Frequenzdifferenzen zugeordnete Frequenzsignale (F)

abgibt,

6. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die erste Meßstufe (WI) einen ersten Vergleicher (Vl) enthält, an dessen ersten Eingängen die Phasensignale (P) anliegen, an dessen zweiten Eingängen den vorgegebenen Grenzwerten (Gl, G 2) zugeordnete Grenzwertsignale (GSl, GS 2) anliegen und der die Phasenfehlersignale (PFl, PF2) abgibt

7. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die zweite Meßstufe (M2) einen zweiten Vergleicher (V2) enthält, an dessen ersten Eingängen die Frequenzsignale (F) anliegen, an dessen zweiten Eingängen den vorgegebenen Grenzwerten (G 3, G 4) zugeordnete weitere Grenzwertsignale (GS3, GS4) anliegen und der die Frequenzfehlersignale (FFl, FF2) abgibt.