DE4139117C1 - - Google Patents
Info
- Publication number
- DE4139117C1 DE4139117C1 DE4139117A DE4139117A DE4139117C1 DE 4139117 C1 DE4139117 C1 DE 4139117C1 DE 4139117 A DE4139117 A DE 4139117A DE 4139117 A DE4139117 A DE 4139117A DE 4139117 C1 DE4139117 C1 DE 4139117C1
- Authority
- DE
- Germany
- Prior art keywords
- phase
- circuit
- signal
- input
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
- H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
- H03D13/004—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means the logic means delivering pulses at more than one terminal, e.g. up and down pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Die Erfindung bezieht sich auf eine Phasendetektorschaltung
gemäß dem Oberbegriff des Patentanspruchs 1 sowie auf eine
PLL-Schaltung, die mit einer solchen Phasendetektorschaltung
ausgestattet ist.
Bei der Verarbeitung digitaler Signale gibt es Fälle, in de
nen ein Ausgangssignal benötigt wird, dessen Phasenlage exakt
mit der Phasenlage eines Eingangssignals übereinstimmt. Prin
zipiell kann zu diesem Zweck eine Phasenregelschleife verwen
det werden, die versucht, die Ausgangsphase stets in Überein
stimmung mit der Eingangsphase zu halten. Ein wesentlicher
Bestandteil einer solchen Phasenregelschleife ist dabei ein
Phasendetektor, der ein Regelsignal in Abhängigkeit von der
Abweichung der Ausgangsphase von der Eingangsphase erzeugt.
Dieses Regelsignal kann dann zur Korrektur der Phasenabwei
chung benutzt werden.
Aus der DD 1 49 273 ist eine Phasendetektorschaltung bekannt,
mit deren Hilfe die relative Lage zweier Impulsflanken bei
gleicher Frequenz erkannt werden kann. In dieser Schaltung
wird in jedem der beiden Schaltungszweige, in denen die digi
talen Signale Gatter-Schaltungen direkt und verzögert zuge
führt werden, ein Integrationsglied verwendet, in dem das
Ausgangssignal des betreffenden Schaltungszweigs in eine
Gleichspannung umgesetzt wird. Um ein genaues Ausgangssignal
zu erhalten, ist es unbedingt erforderlich, daß die beiden
Integrationsglieder sehr genau gleich arbeiten, was in der
Praxis nur schwer zu realisieren ist. Auch die Herstellung
der bekannten Schaltungsanordnung als integrierte Schaltung
stößt auf Probleme, da die in den Integrationsgliedern ver
wendeten Kondensatoren in dieser Ausgestaltung nicht groß
gemacht werden können, wie es unter Umständen erforderlich
ist.
Aus US 36 00 690 ist ein Phasendifferenz-Detektor bekannt,
bei dem beide Eingangssignale sowohl verzögert als auch un
verzögert verarbeitet werden. Die verzögerten Signale werden
jeweils invertiert und nicht invertiert weitergeleitet. Bei
diesem Detektor soll jedoch lediglich angezeigt werden, wenn
die Abweichung der Phasen der beiden Signale außerhalb eines
Sollbereichs liegt, während Phasenabweichungen innerhalb des
vorgegebenen Sollbereichs zu keiner Anzeige führen. Ein sol
cher Phasendetektor ist auch aus DE 28 42 279 C2 bekannt, bei
dem lediglich drei Anzeigezustände vorgesehen sind, nämlich
die Phasengleichheit, die Phasenvoreilung und die Phasennach
eilung.
Bei dem aus P.N. Nield "Remote measurement of phase angle" in
PROC.IEE, Vol. 119, No. 5, May 1972, S. 548-556 bekannten
Phasendetektor sind zwei Stromquellen vorhanden, die von Si
gnalen gesteuert werden, die von der Phasenverschiebung zwi
schen zwei Signalen abhängen. Das Erkennen der Phasenlage
erfolgt jedoch unter Verwendung eines Mono-Flops und eines
Flip-Flops. Die Schaltungszweige, denen die beiden Signale
zugeführt werden, sind unsymmetrisch aufgebaut und ermögli
chen keine exakte Anzeige des Zustandes der Phasenabweichung
Null.
Der Erfindung liegt die Aufgabe zugrunde, eine Phasendetek
torschaltung der eingangs angegebenen Art zu schaffen, mit
deren Hilfe eine offset-freie und jitter-freie Phasenregelung
zwischen einem Eingangssignal und einem Ausgangssignal er
reicht werden kann. Dies wird bei einer Phasendetektorschal
tung der obigen Art mit den Merkmalen des kennzeichnenden
Teils des Patentanspruchs 1 erreicht.
Die erfindungsgemäße Phasendetektorschaltung verarbeitet die
zu vergleichenden Eingangssignale in zwei Schaltungszweigen,
deren Ausgangssignale von der Phasenverschiebung zwischen
diesen beiden Signalen und von einer zusätzlichen Laufzeit
verzögerung abhängen, denen jeweils eines der Signale in je
dem der Schaltungszweige unterworfen wird. Die Ausgangssigna
le wirken dann bei der Erzeugung des Ausgangssignals der Pha
sendetektorschaltung in entgegengesetztem Sinne zusammen, so
daß die Auswirkungen der absichtlich herbeigeführten Lauf
zeitverzögerungen wieder kompensiert werden. Mit dem so er
zeugten Ausgangssignal kann eine Regelung auf die Phasenver
schiebung mit dem Wert 0 erzeugt werden, ohne daß die oben
geschilderten Nachteile auftreten.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unter
ansprüchen gekennzeichnet.
Die Erfindung wird nun anhand der Zeichnung beispielshalber
erläutert. Es zeigen:
Fig. 1 ein Schaltbild der erfindungsgemäßen Phasendetektor
schaltung,
Fig. 2 Diagramme, die den Verlauf der Signale an verschie
denen Punkten der Schaltung von Fig. 1 angeben, und
Fig. 3 ein Beispiel einer PLL-Schaltung mit einem Phasende
tektor gemäß der Erfindung.
Die in Fig. 1 dargestellte Phasendetektorschaltung 10 weist
einen Eingang 12 für den Empfang eines ersten digitalen Ein
gangssignals VE sowie einen weiteren Eingang 14 für den Emp
fang eines zweiten Eingangssignals VA auf. Die Phasendetek
torschaltung 10 gibt an einem Ausgang 16 ein analoges Signal
in Form einer Spannung VR ab, dessen Größe von der Phasenver
schiebung zwischen den beiden Eingangssignalen VE und VA ab
hängt.
Das Eingangssignal VE wird einem ersten Eingang 18 einer NOR-
Schaltung 20 über ein Verzögerungsglied 22 zugeführt, das,
wie in Fig. 1 ersichtlich, aus drei in Serie geschalteten
Negatoren besteht. Wegen dieses Aufbaus des Verzögerungs
glieds 22 ist das dem Eingang 18 der NOR-Schaltung 20 zuge
führte Signal gegenüber dem Eingangssignal VE nicht nur ver
zögert, sondern auch negiert.
Das Eingangssignal VE wird auch einem Eingang 24 einer NOR-
Schaltung 27 auf direktem Wege zugeführt.
Das über den Eingang 14 zugeführte digitale Eingangssignal VA
wird einem zweiten Eingang 26 der NOR-Schaltung 20 auf direk
tem Wege und einem Eingang 28 der NOR-Schaltung 27 über ein
weiteres Verzögerungsglied 30 zugeführt, das so aufgebaut
ist, wie das Verzögerungsglied 22. Dies bedeutet, daß dem
Eingang 28 der NOR-Schaltung 27 das Eingangssignal VA nicht
nur verzögert, sondern auch negiert zugeführt wird.
Die durch die Verzögerungsglieder 22 und 30 hervorgerufene
Verzögerung der den Eingängen 18 und 28 zugeführten Signale
beträgt jeweils τ.
Die NOR-Schaltungen 20 und 27 geben bekanntlich immer nur
dann ein Signal mit dem hohen Signalwert ab, wenn die Signale
an ihren Eingängen beide den niedrigen Signalwert haben. Mit
Hilfe der Ausgangssignale der beiden NOR-Schaltungen 20, 27
werden zwei Stromquellen S1 und S2 so gesteuert, daß diese
Stromquellen immer nur dann aktiv sind, wenn sie an ihren
Steuereingängen 32 bzw. 34 ein Signal mit dem hohen Signal
wert empfangen. Die Stromquelle S1 liefert im aktivierten
Zustand an den Schaltungspunkt 35 einen konstanten Strom I1,
während die Stromquelle S2 im aktivierten Zustand von diesem
Schaltungspunkt 35 einen ebenso großen konstanten Strom I2
ableitet. In der Ausgangsleitung 38 fließt daher zu einem
Speicherkondensator C der Summenstrom IS = I1-I2. Die Lade
spannung am Kondensator C kann als Ausgangsspannung VR am
Ausgang 16 abgegriffen werden.
Bei der anschließenden Beschreibung der Wirkungsweise der Pha
sendetektorschaltung von Fig. 1 wird auf Fig. 2 Bezug genom
men, in der der Verlauf der Signale an einzelnen Punkten der
Schaltung für drei Fälle dargestellt ist, nämlich für den
Fall, daß die Phase des Eingangssignals VE der Phase des Ein
gangssignals VA um Δϕ nacheilt, für den Fall, daß diese bei
den Eingangssignale die gleiche Phase haben und für den Fall,
daß die Phase des Eingangssignals VE der Phase des Eingangs
signals VA um Δϕ voreilt.
Im Schaltbild von Fig. 1 und im Diagramm von Fig. 2 sind die
jeweils angesprochenen Schaltungspunkte mit gleichen Kenn
zeichnungen angegeben.
Zunächst sei der Fall betrachtet, daß die Phase des Eingangs
signals VE der Phase des Eingangssignals VA um Δϕ nacheilt.
Wie zu erkennen ist, erscheint das an der Leitung A1 vorhan
dene Eingangssignal VE an der Leitung X1 durch die Wirkung
des Verzögerungsglieds 22 um τ verzögert und negiert. An der
Leitung B1 liegt das Eingangssignal VA an, so daß den Eingän
gen 18 und 26 der NOR-Schaltung 20 die Signale an der Leitung
X1 und an der Leitung B1 zugeführt werden. An der Leitung C1
tritt daher als Ausgangssignal der NOR-Schaltung 20 immer
dann ein Signal mit dem hohen Signalwert auf, wenn sowohl das
Signal an der Leitung X1 als auch das Signal an der Leitung
B1 einen niedrigen Signalwert haben. Für die Dauer des Aus
gangssignals an der Leitung C1 wird daher die Stromquelle S1
aktiviert, so daß sie für diese Dauer den Strom I1 zum Schal
tungspunkt 36 liefert.
Den Eingängen 28 und 24 der NOR-Schaltung 27 werden die glei
chen Eingangssignale, jedoch in umgekehrter Zuordnung zuge
führt, was bedeutet, daß in diesem Fall das Signal VA durch
das Verzögerungsglied 30 um τ verzögert und negiert wird,
während das Signal VE direkt an die NOR-Schaltung 27 angelegt
wird. An der Leitung C2 tritt ebenfalls nur für die Dauer,
während der beide Eingangssignale den niedrigen Signalwert
haben, ein Ausgangssignal mit hohem Signalwert auf, das die
Stromquelle S2 aktiviert. Für die Dauer dieser Aktivierung
leitet die Stromquelle S2 den Strom I2 von dem Schaltungs
punkt 36 ab. Dabei ist zu beachten, daß die Stromquellen S1
und S2 so aufgebaut sind, daß die Ströme I1 und I2 den glei
chen Betrag haben.
An der Leitung 38 ergibt sich somit der im Diagramm von Fig. 2
angegebene Summenstrom IS, der eine Aufladung des Kondensators
bewirkt, da die Dauer des von der Stromquelle S1 abgegebenen
Stroms I1 länger als die Dauer des von der Stromquelle S2 ab
geleiteten Stroms I2 ist.
Für den Fall der Phasengleichheit der Eingangssignale VE und
VA ergeben sich an den Leitungen C1 und C2 Signale von glei
cher Dauer, so daß die Stromquellen S1 und S2 jeweils für die
gleiche Dauer aktiviert werden. Dies hat zur Folge, daß der
Summenstrom IS auf Null zurückgeht, dem Kondensator C also
weder ein Ladestrom zugeführt noch ein Entladestrom entnommen
wird.
Im Falle einer Voreilung der Phase des Eingangssignals VE ge
genüber der Phase des Eingangssignals VA ergeben sich an den
Leitungen C1 und C2 Signale, die zur Folge haben, daß die
Stromquelle S1 für eine kürzere Zeitdauer als die Stromquelle
S2 aktiviert wird. Dadurch wird der Summenstrom IS negativ,
was schließlich zu einer Entladung des Kondensators C führt.
Die in den drei verschiedenen Fällen erhaltene Ausgangsspan
nung VR ist somit immer exakt ein Maß für die Phasenverschie
bung zwischen den Phasen der Eingangsspannungen VE und VA.
Unter der Voraussetzung, daß die Schaltungszweige mit dem
Verzögerungsglied 22 und der NOR-Schaltung 20 einerseits und
dem Verzögerungsglied 30 und der NOR-Schaltung 27 anderer
seits sowie die Stromquellen S1 und S2 jeweils exakt aneinan
der angepaßt sind und die gleichen Eigenschaften aufweisen,
kann mit dem erzeugten Ausgangssignal VR eine sehr genaue Re
gelung der Phase des Eingangssignals VE bezüglich der Phase
des Eingangssignals VA erreicht werden. Dies gilt vor allem
auch in dem kritischen Bereich, in dem die beiden Signale die
gleiche Phasenlage haben. Diese Anpassung der Schaltungszwei
ge und Stromquellen aneinander läßt sich ohne weiteres bei
Herstellung der Phasendetektorschaltung in Form einer inte
grierten Schaltung erreichen, da sich dann bei Anwendung der
gleichen Prozeßparameter während der Herstellung die gewünsch
ten gleichen Eigenschaften der Bestandteile der Schaltung er
geben.
Eine Abwandlung der Phasendetektorschaltung von Fig. 1 ergibt
sich, wenn anstelle der NOR-Schaltungen 20 und 27 mit jeweils
zwei Eingängen NOR-Schaltungen mit drei Eingängen benutzt wer
den. An die dritten Eingänge 40, 42 dieser NOR-Schaltungen
wird ein Signal VM angelegt, das bezüglich des Eingangssi
gnals VE um 180° phasenverschoben ist. Bei Anwendung dieser
Abwandlung wird erreicht, daß im Falle der Phasenvoreilung
und im Falle der Phasennacheilung jeweils nur eine der beiden
Stromquellen S1 oder S2 aktiv ist. Im Falle einer Anwendung
der Schaltung in einer Phasenregelschleife erfolgt das Ein
rasten der Phase des Ausgangssignals auf der Phase des Ein
gangssignals nur an den negativen Flanken des Eingangssignals.
Im Diagramm von Fig. 2 ist das zusätzliche Signal VM an der
Leitung M dargestellt, und es sind die Ausgangssignale an den
Leitungen C1 und C2 (gekennzeichnet jeweils durch den Index
M) dargestellt. Auch der Summenstrom ISM, der sich bei Ver
wendung dieses zusätzlichen Signals VM ergibt, ist zu erken
nen.
In Fig. 3 ist das Prinzip einer PLL-Schaltung dargestellt, in
der die beschriebene Phasendetektorschaltung eingesetzt wer
den kann. Diese PLL-Schaltung enthält einen spannungsgesteu
erten Oszillator 36, der in der Literatur häufig als VCO be
zeichnet wird. Dieser spannungsgesteuerte Oszillator erzeugt
das Ausgangssignal VA, dessen Phase der Phase des Eingangs
signals VE nachgeregelt werden soll. Die Phasendetektorschal
tung 10 empfängt an ihrem Eingang 14 das Ausgangssignal VA
des Oszillators 36 und am Eingang 12 das Eingangssignal VE.
Das Ausgangssignal VR am Ausgang 16 der Phasendetektorschal
tung 10 wird dem Eingang 28 des Oszillators 36 zugeführt. Da
das Ausgangssignal VR ein Maß für die Phasenabweichung zwi
schen den Signalen VA und VE ist, kann der spannungsgesteuer
te Oszillator 36 stets so eingestellt werden, daß sein Aus
gangssignal VA hinsichtlich der Phasenlage mit dem Eingangs
signal VE übereinstimmt.
Claims (3)
1. Phasendetektorschaltung zur Erzeugung eines von der Pha
sendifferenz zwischen zwei digitalen Signalen abhängigen ana
logen Signals, mit einer ersten Gatter-Schaltung mit einem
ersten Eingang, dem das eine der beiden digitalen Signale um
eine vorgegebene Laufzeit verzögert und negiert zugeführt
wird, und mit wenigstens einem weiteren Eingang, dem das an
dere der beiden digitalen Signale direkt zugeführt wird, ei
ner zweiten Gatter-Schaltung mit einem ersten Eingang, dem
das eine der beiden digitalen Signale direkt zugeführt wird,
und mit wenigstens einem weiteren Eingang, dem das andere der
beiden digitalen Signale um die gleiche vorgegebene Laufzeit
verzögert und negiert zugeführt wird, dadurch gekennzeichnet,
daß die erste Gatter-Schaltung eine NOR-Schaltung (20) ist,
deren Ausgangssignal eine erste Konstantstromquelle (S1)
steuert, die für die Dauer dieses Ausgangssignals einem Spei
cherkondensator (C) einen konstanten Ladestrom (I1) zuführt,
und daß die zweite Gatter-Schaltung ebenfalls eine NOR-Schal
tung (27) ist, deren Ausgangssignal eine zweite Konstant
stromquelle (S2) steuert, die für die Dauer dieses Ausgangs
signals vom Speicherkondensator (C) einen konstanten Entlade
strom (I2) ableitet, dessen Wert gleich dem von der ersten
Konstantstromquelle (S1) abgegebenen Ladestroms (I1) ist,
wobei die Ladespannung (VR) des Speicherkondensators (C) als
das analoge Signal abgreifbar ist.
2. Phasendetektorschaltung nach Anspruch 1, dadurch gekenn
zeichnet, daß die NOR-Schaltungen (20, 27) einen dritten Ein
gang (40, 42) aufweisen, an dem ein von einem der beiden di
gitalen Signale abgeleitetes, gegen dieses um 180° phasenver
schobenes Signal angelegt ist.
3. PLL-Schaltung mit einem spannungsgesteuerten Oszillator,
der vom Ausgangssignal eines Phasendetektors gesteuert wird,
wobei das Ausgangssignal des Oszillators dem Phasendetektor
zugeführt wird, der durch Vergleich der Phase dieses Ausgangs
signals mit der Phase eines ihm zugeführten Eingangssignals
ein Regelsignal für die Phasenlage des Ausgangssignals des
Oszillators erzeugt, dadurch gekennzeichnet, daß der Phasen
detektor eine Phasendetektorschaltung (10) gemäß Anspruch 1
oder 2 ist.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4139117A DE4139117C1 (de) | 1991-11-28 | 1991-11-28 | |
EP92118281A EP0544109B1 (de) | 1991-11-28 | 1992-10-26 | Phasendetektorschaltung und damit versehenes Phasenregelkreis |
DE69224158T DE69224158T2 (de) | 1991-11-28 | 1992-10-26 | Phasendetektorschaltung und damit versehenes Phasenregelkreis |
US07/980,822 US5440274A (en) | 1991-11-28 | 1992-11-24 | Phase detector circuit and PLL circuit equipped therewith |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4139117A DE4139117C1 (de) | 1991-11-28 | 1991-11-28 | |
US07/980,822 US5440274A (en) | 1991-11-28 | 1992-11-24 | Phase detector circuit and PLL circuit equipped therewith |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4139117C1 true DE4139117C1 (de) | 1993-06-09 |
Family
ID=25909568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4139117A Expired - Fee Related DE4139117C1 (de) | 1991-11-28 | 1991-11-28 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5440274A (de) |
EP (1) | EP0544109B1 (de) |
DE (1) | DE4139117C1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19818976C2 (de) * | 1997-07-21 | 2000-06-08 | Hewlett Packard Co | Phasenerfassungsvorrichtung und Phasenerfassungsverfahren |
DE10237120B3 (de) * | 2002-08-13 | 2004-04-15 | Infineon Technologies Ag | Phasendetektor |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4139117C1 (de) * | 1991-11-28 | 1993-06-09 | Texas Instruments Deutschland Gmbh, 8050 Freising, De | |
US5422529A (en) * | 1993-12-10 | 1995-06-06 | Rambus, Inc. | Differential charge pump circuit with high differential and low common mode impedance |
EP0665650A1 (de) * | 1994-01-31 | 1995-08-02 | STMicroelectronics S.A. | Hochgeschwindigkeitsniederspannungsphasendetektor |
WO1995022206A1 (en) | 1994-02-15 | 1995-08-17 | Rambus, Inc. | Delay-locked loop |
JPH10500260A (ja) | 1994-02-15 | 1998-01-06 | ランバス・インコーポレーテッド | 位相検出誤りが最小の位相検出器 |
US6642746B2 (en) | 1996-01-02 | 2003-11-04 | Rambus Inc. | Phase detector with minimized phase detection error |
US5825209A (en) * | 1997-02-27 | 1998-10-20 | Rambus Inc. | Quadrature phase detector |
KR100244466B1 (ko) * | 1997-04-26 | 2000-02-01 | 김영환 | 클럭 위상 비교기 |
KR100215889B1 (ko) * | 1997-05-06 | 1999-08-16 | 구본준 | 클럭 동기 회로 |
ATE466087T1 (de) * | 1999-06-04 | 2010-05-15 | Sumitomo Chemical Co | Esterase gene und verwendungen davon |
US6327218B1 (en) | 2000-03-07 | 2001-12-04 | Texas Instruments Incorporated | Integrated circuit time delay measurement apparatus |
TW578363B (en) * | 2003-01-23 | 2004-03-01 | Univ Nat Chiao Tung | Narrow control pulse phase frequency detector |
US6836153B2 (en) * | 2003-02-04 | 2004-12-28 | Cray, Inc. | Systems and methods for phase detector circuit with reduced offset |
US6992515B1 (en) | 2003-08-18 | 2006-01-31 | Cray, Inc. | Clock signal duty cycle adjust circuit |
JP4751932B2 (ja) * | 2006-07-28 | 2011-08-17 | 富士通株式会社 | 位相検出装置および位相同期装置 |
US7449962B2 (en) * | 2006-09-20 | 2008-11-11 | National Applied Research Laboratories | Phase-controlled current source for phase-locked loop |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3600690A (en) * | 1969-06-23 | 1971-08-17 | Marconi Co Ltd | Phase difference detectors |
DD149273A1 (de) * | 1980-02-19 | 1981-07-01 | Erich Haupt | Impulslagedetektor |
DE2842279C2 (de) * | 1978-09-28 | 1983-01-20 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur Bestimmung des Vorzeichens der gegenseitigen Phasenlage zweier zueinander in Beziehung zu setzender Flanken zweier Signale oder Impulse |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3614635A (en) * | 1969-12-31 | 1971-10-19 | Ibm | Variable frequency control system and data standardizer |
US3610954A (en) * | 1970-11-12 | 1971-10-05 | Motorola Inc | Phase comparator using logic gates |
FR2379847A1 (fr) * | 1977-02-07 | 1978-09-01 | Cii Honeywell Bull | Dispositif a comparateur de phases pour la commande d'un organe electrique |
US4122405A (en) * | 1977-10-21 | 1978-10-24 | National Semiconductor Corporation | Digital logic level signal indication of phase and frequency lock condition in a phase-locked loop |
SE413826B (sv) * | 1978-09-21 | 1980-06-23 | Ellemtel Utvecklings Ab | Sett att i ett telekommunikationssystem reglera fasleget hos en styrd signal i forhallande till en referenssignal samt anordning for genomforande av settet |
US4322643A (en) * | 1980-04-28 | 1982-03-30 | Rca Corporation | Digital phase comparator with improved sensitivity for small phase differences |
SU980248A1 (ru) * | 1981-02-11 | 1982-12-07 | Предприятие П/Я А-3327 | Импульсно-временной дискриминатор |
JPS6027222A (ja) * | 1983-07-22 | 1985-02-12 | Matsushita Electric Ind Co Ltd | 位相比較回路 |
JPH0826141B2 (ja) * | 1987-06-23 | 1996-03-13 | 旭化成工業株式会社 | ポリカ−ボネ−トの製造方法 |
JP2532740B2 (ja) * | 1989-10-18 | 1996-09-11 | 松下電器産業株式会社 | アドレス遷移検出回路 |
US4970475A (en) * | 1990-03-28 | 1990-11-13 | Motorola Inc. | Linearized three state phase detector |
EP0463243B1 (de) * | 1990-06-29 | 1997-04-23 | Koninklijke Philips Electronics N.V. | Integrierte Halbleiterschaltung mit einem Detektor |
DE4139117C1 (de) * | 1991-11-28 | 1993-06-09 | Texas Instruments Deutschland Gmbh, 8050 Freising, De |
-
1991
- 1991-11-28 DE DE4139117A patent/DE4139117C1/de not_active Expired - Fee Related
-
1992
- 1992-10-26 EP EP92118281A patent/EP0544109B1/de not_active Expired - Lifetime
- 1992-11-24 US US07/980,822 patent/US5440274A/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3600690A (en) * | 1969-06-23 | 1971-08-17 | Marconi Co Ltd | Phase difference detectors |
DE2842279C2 (de) * | 1978-09-28 | 1983-01-20 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur Bestimmung des Vorzeichens der gegenseitigen Phasenlage zweier zueinander in Beziehung zu setzender Flanken zweier Signale oder Impulse |
DD149273A1 (de) * | 1980-02-19 | 1981-07-01 | Erich Haupt | Impulslagedetektor |
Non-Patent Citations (1)
Title |
---|
P.N. Nield "Remote measurement of phase angle" in Proc. IEE, Vol. 119, No. 5, May 1972, S. 548-556 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19818976C2 (de) * | 1997-07-21 | 2000-06-08 | Hewlett Packard Co | Phasenerfassungsvorrichtung und Phasenerfassungsverfahren |
DE10237120B3 (de) * | 2002-08-13 | 2004-04-15 | Infineon Technologies Ag | Phasendetektor |
US7295640B2 (en) | 2002-08-13 | 2007-11-13 | Infineon Technologies Ag | Phase detector |
Also Published As
Publication number | Publication date |
---|---|
US5440274A (en) | 1995-08-08 |
EP0544109B1 (de) | 1998-01-21 |
EP0544109A1 (de) | 1993-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4139117C1 (de) | ||
DE3538856C2 (de) | Digitaler Phasendetektor | |
EP2162988B1 (de) | Zeit-amplituden-konverter-bauelement | |
DE2642397A1 (de) | Analog-frequenzwandler | |
DE2948330A1 (de) | Frequenzmessgeraet | |
EP0585806B1 (de) | Digitaler Phasenkomparator und Phasenregelkreis | |
DE1959162C3 (de) | Stufenweise nach einem Frequenzraster einstellbarer Frequenzgenerator | |
DE2406774C3 (de) | Elektronischer Frequenzzähler | |
DE1638582C3 (de) | Schaltungsanordnung zum Erzeugen eines Signales bei zwischen zwei Wechselspannungen auftretenden Frequenz unterschieden | |
EP0460274B1 (de) | Verfahren und Schaltungsanordnung für einen Phasenkomparator | |
EP0019798B1 (de) | Schaltungsanordnung zur Verbesserung der Zündwinkelsymmetrie der Zündimpulse eines Steuersatzes für einen mehrpulsigen Stromrichter | |
DE2429183C3 (de) | Schaltungsanordnung zum Erzeugen einer synchronisierten periodischen Spannung | |
DE2856397A1 (de) | Schaltungsanordnung zur erzielung eines gleichlaufs zwischen der oszillatorfrequenz und der resonanzfrequenz des eingangskreises eines ueberlagerungsempfaengers | |
DE3538858A1 (de) | PLL-Frequenzsynthesizer | |
DE2135565B2 (de) | Schaltungsanordnung zur zeitlich stabilisierten Verzögerung von Impulsen | |
DE102004046404A1 (de) | Schaltungsanordnung und Verfahren zum Bestimmen einer Frequenzdrift in einem Phasenregelkreis | |
DE1804813C3 (de) | Schaltung zum Nachregeln der Frequenz eines Oszillators | |
DE4204101C1 (de) | Phasendetektor zur Messung der Phasenverschiebung zwischen periodischen elektrischen Signalen | |
DE4109046C2 (de) | ||
DE2331457A1 (de) | Analog-digital-umsetzer | |
DE2413603A1 (de) | Verfahren und schaltung zum erkennen von frequenzen | |
DE2501115A1 (de) | Frequenzsteuerschaltung | |
DE2056808C (de) | Vorrichtung zur Anzeige von digitalen Signalen | |
DE2521019A1 (de) | Analog/digitalkonverter | |
DE3130036A1 (de) | Frequenzsensitiver, flankengetriggerter phasendetektor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of the examined application without publication of unexamined application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |