-
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung
zum Überwachen der Eingangssignale eines Phasenregelkreises anzugeben, die solche
Störungen erkennt, die zu einer Phasenverschiebung der Ausgangssignale führen können
und die dafür sorgt, daß der Phasensynchronismus zwischen der Sollphase der Eingangssignale
und der Phase der Ausgangssignale trotz gestörter Eingangssignale erhalten bleibt
Erfindungsgemäß wird die Aufgabe bei der Schaltungsanordnung der eingangs genannten
Art gelöst durch eine Schaltstufe, die die Phasendifferenzen und/oder die Frequenzdifferenzen
zwischen den Eingangssignalen und den Ausgangssignalen ermittelt und
die
ein den Regelvorgang sperrendes Sperrsignal an die Filteranordnung abgibt, wenn
die Phasen- und/oder die Frequenzdifferenzen vorgegebene Grenzwerte überschreiten.
-
Die Schaltungsanordnung gemäß der vorliegenden Erfindung hat den
Vorteil, daß bei Phasensprüngen und/oder einem Frequenzversatz der gestörten Eingangssignale
die Ausgangssignale nicht gestört werden und damit zwischen der Phase der Ausgangssignale
und der Sollphase der im Idealfall ungestörten Eingangssignale keine Phasenverschiebung
auftrtt. Dies wird insbesondere dann erreicht, wenn nach dem Auftreten des Sperrsignals
die Filteranordnung an den Oszillator ein gefiltertes Regelsignal abgibt, das dem
Mittelwert der Folgefrequenzen der zuletzt abgegebenen Ausgangssignale zugeordnet
ist. Die Meßzeiten für die Ermittlung der Phasen- und der Frequenzdifferenzen und
die Grenzwerte werder derart gewählt, daß übliche Phasenschwankungen nicht als Störungen
angezeigt werden. Vor dem Wiedereinsetzen der Regelung werden die Anfangsbedingungen
der Regelabweichung geeignet eingestellt und die Einstellung wird derart überwacht,
daß die Störung ohne verbleibenden Restfehler ausgeblendet wird.
-
Falls die Eingangssignale und/oder die Ausgangssignale dem im Phasenregelkreis
vorgesehenen Phasendetektor über Frequenzteiler zugeführt werden, ist es von Vorteil,
wenn das Sperrsignal an mindestens einem der Frequenzteiler anliegt und den Frequenzteiler
derart zurücksetzt, daß nach dem Ende des Sperrsignals der Mittelwert der Phasendifferenzen
sich innerhalb der vorgegebenen Grenzwerte bewegt.
-
Ein einfacher Aufbau der Schaltungsanordnung wird erreicht, wenn
die Schaltstufe eine die Phasendifferenzen ermittelnde erste Meßstufe, die Phasenfehlersignale
erzeugt, wenn die Phasendifferenzen die vorgegebenen Grenzwerte überschreiten, eine
die Frequenzdifferenzen ermittelnde zweite Meßstufe, die Frequenzfehlersignale erzeugt,
wenn die Frequenzdifferenzen die vorgegebenen Grenzwerte überschreiten, und eine
Auswertestufe enthält, an der die Phasenfehlersignale und die Frequenzfehlersignale
anliegen und die das Sperrsignal erzeugt.
-
Die Schaltstufe erfordert einen geringen Aufwand, wenn die erste
Meßstufe einen ersten Zähler enthält, der durch Taktimpulse fortgeschaltet wird
und der während vorgegebener Meßzeiten in Abhängigkeit von der Regelabweicung aufwärts
oder abwärts gezählt wird und der an seinen Ausgängen den Phasendifferenzen zugeordnete
Phasensignale abgibt.
-
Die Frequenzdifferenz zwischen den Eingangssignalen und den Ausgangssignalen
wird auf einfache Weise ermittelt, wenn die zweite Meßstufe einen zweiten Zähler
und einen dritten Zähler enthält, die in Abhängigkeit von der Regelabweichung in
jeweils einander entgegengesetzter Zählrichtung aufwärts oder abwärts gezählt werden,
wenn die Ausgänge des zweiten Zählers mit den Stelleingängen des dritten Zählers
verbunden sind, wenn am Setzeingang des dritten Zählers ein Setzsignal anliegt,
das zu jeweils vorgegebenen Zeitpunkten den Zählerstand des zweiten Zählers in den
dritten Zähler einspeichert, der an seinen Ausgängen den Frequenzdifferenzen zugeordnete
Frequenzsignale abgibt.
-
Um die Phasendifferenzen mit den vorgegebenen Grenzwerten zu vergleichen.
ist es günstig, wenn die erste Meßstufe einen ersten Vergleicher enthält, an dessen
ersten Eingängen die Phasensignale anliegen, an dessen zweiten Eingängen den vorgegebenen
Grenzwerten zugeordnete Grenzwertsignale anliegen und der die Phasenfehlersignale
abgibt.
-
In ähnlicher Weise ist es zum Vergleich der Frequenzdifferenzen mit
den vorgegebenen Grenzwerten zweckmäßig, wenn die zweite Meßstufe einen zweiten
Vergleicher enthält, an dessen ersten Eingängen die Frequenzsignale anliegen, an
dessen zweiten Eingängen den vorgegebenen Grenzwerten zugeordnete weitere Grenzwertsignale
anliegen und der die Frequenzfehlersignale abgibt.
-
Im folgenden wird ein Ausführungsbeispiel der Schaltungsanordnung
gemäß der vorliegenden Erfindung anhand von Zeichnungen beschrieben. Es zeigt F
i g. 1 ein Blockschaltbild eines Phasenregelkreises, der mit einer der Überwachung
dienenden Schaltstufe versehen ist, F i g. 2 ein Schaltbild der Schaltstufe.
-
Der in F i g. 1 dargestellte Signalgeber SG gibt ideale Bezugssignale
BS ab, denen auf dem Übertragungsweg UE durch Störquellen SQ verschiedene Phasenstörsignale
ST wie beispielsweise Phasensprünge oder Frequenzversatz überlagert werden. Der
Phasen regelkreis PR, dem die Eingangssignale ES als Sud nie der Bezugsignale BS
und die Störsignale ST zugeführt werden, hat die Aufgabe, die an seinem Ausgang
abgegebenen Ausgangssignale AS mit Hilfe der Eingangssignale ES so nachzuregeln,
daß trotz der Störsignale ST die Ausgangssignale AS die gleiche Folgefrequenz aufweisen
wie die Bezugssignale BS und die Phasendifferenz zwischen den Ausgangssignalen AS
und Bezugssignalen BSstets begrenzt bleibt.
-
Der Phasenregelkreis PR enthält einen Phasendetektor PD, der die
Phasendifferenzen zwischen den Eingangssignalen ES und den Ausgangssignalen AS ermittelt.
Die Eingangssignale ES und die Ausgangssignale AS werden bei dem dargestellten Ausführungsbeispiel
über Frequenzteiler TE 1 bzw. TE2 dem Phasendetektor PD zugeführt. Derartige Frequenzteiler
TE1 und TE2 sind beispielsweise dann erforderlich, wenn die Nennwerte der Folgefrequenzen
der Eingangssignale ES und der Ausgangssignale ASvoneinander verschieden sind. An
seinem Ausgang gibt der Phasendetektor PD ein die Regelabweichung darstellendes
Signal RE an eine Filteranordnung FA ab. Diese Regelabweichung ist proportional
der jeweiligen Phasendifferenz zwischen den Eingangssignalen ES und den Ausgangssignalen
AS. An ihrem Ausgang gibt die Filteranordnung FA die Regelgröße darstellende Signale
RG ab, die einem Oszillator OS zugeführt werden. Der Oszillator OSerzeugt die Ausgangssignale
AS, die einerseits dem Signalverbraucher SV und andererseits über den Frequenzteiler
TE2 dem Phasendetektor PD zugeführt werden. Die Folgefrequenz der Ausgangssignale
AS hängt von dem Momentanwert der Regelgröße ab. und die Änderungen der Folgefrequenz
der Ausgangssignale AS sind beispielsweise proportional den Änderungen der Regelgröße.
-
Der Phasenregelkreis PR ist mit einer Schaltstufe SS verbunden, die
beim Auftreten von Störsignalen STden Regelvorgang sperrt. Die Schaltstufe muß dazu
solche Störsignale ST im Eingangssignal ES erkennen, die die Phasenlage zwischen
den Ausgangssignalen AS und den Bezugssignalen BS bleibend zu ändern in der Lage
sind.
-
Dazu stehen nur die Eingangssignale ES und die nachgeregelten Ausgangssignale
AS, nicht jedoch die Bezugssignale BS zur Verfügung. Die Schaltstufe SS
ermittelt
daher mit Hilfe der Regelabweichung innerhalb einer vorgegebenen ersten Meßzeit
die mittlere Phasendifferenz zwischen den Eingangssignalen ES1 und den Ausgangssignalen
AS 1. Außerdem ermittelt sie während einer zweiten Meßzeit die mittlere relative
Frequenzdifferenz der Eingangssignale ES1 und der Ausgangssignale AS1. Falls die
mittlere Phasendifferenz und/oder die mittlere relative Frequenzdifferenz vorgegebene
Grenzwerte überschreiten, wird eine Phasenstörung als sicher betrachtet und gemeldet
und die Schaltstufe SS gibt ein Sperrsignal SP einerseits an die Filteranordnung
FA und andererseits an den Frequenzteiler TE 1 ab. Die Meßzeiten werden dabei so
gewählt, daß übliche Phasenschwankungen mit einem Mittelwert nahe 0 der Eingangssignale
ES nicht als Phasenstörung angezeigt werden.
-
Wenn eine Phasenstörung erkannt wird, so wird der Regelvorgang während
einer vorgegebenen Zeitdauer unterbrochen. Die Filteranordnung FA gibt beispielsweise
in diesem Fall eine Regelgröße mit einem konstanten Wert ab, der der mittleren Folgefrequenz
der zuletzt abgegebenen Ausgangssignale AS zugeordnet ist. Mit Hilfe des Sperrsignals
SPwird außerdem der Frequenzteiler TEI derart eingestellt, daß nach dem Ende der
Sperrung die Phasendifferenz innerhalb eines vorgegebenen Wertbereichs um ihren
Soll-Mittelwert liegt. Wenn - wie üblich - in den Eingangssignalen ES nur Phasenänderungen
von 2n oder ganze Vielfache von 2n auftreten und wenn nach einem aufgetretenen Frequenzversatz
die Phase der Eingangssignale ES um ganze Vielfache von 2n verschoben ist, können
die Störungen bei gemeinsamem oder getrenntem Auftreten dann ohne Rastfehler ausgeblendet
werden, wenn der vorgegebene Wertebereich der Phasendifferenz um den Soll-Mittelwert
den Wert 2n geteilt durch den Teilungsfaktor des Teilers TE 1 besitzt.
-
Die in F i g. 2 dargestellte Schaltstufe SS enthält eine aus einem
Zähler Z 1 und einem Vergleicher VG 1 gebildete erste Meßstufe Ml zum Messen der
mittleren Phasendifferenz, eine aus zwei Zählern Z2 und Z3 und einem Vergleicher
VG 2 gebildete zweite Meßstufe M 2 zum Messen der mittleren relativen Frequenzdifferenz,
einen Taktgeber 7G und eine aus einem UND-Glied U und einem ODER-Glied Dgebildete
Auswertestufe AS.
-
Der Zähler Z 1 dient zur Digitalisierung und Mittelung der Phasendifferenzen
zwischen den Eingangssignalen ES 1 und den Ausgangssignalen AS 1.
-
Der Zähler Z 1 wird ebenso wie die Zähler Z2 und Z3 durch an einem
Takteingang Tanliegende Taktimpulse T1 forgeschaltet. An einem Steuereingang 5,
der die Zählrichtung des Zählers Z 1 festlegt, liegen die Signale RE an. Wenn die
Signale RE den Binärwert 1 haben, wird der Zähler Z 1 aufwärts gezählt und wenn
sie den Binärwert 0 haben, wird der Zähler Z I abwärts gezählt Es wird angenommen,
daß die Regelabweichung in einem Phasendetektor PD erzeugt wird, der aus einem Flipflop
gebildet wird. Am Setzeingang dieses Flipflops liegen die invertierten Eingangssignale
ES1, während am Rücksetzeingang die Ausgangssignale AS 1 anliegen. Am Ausgang des
Flipflops werden die Signale RE abgegeben, bei denen die Differenz zwischen der
Impulsdauer und der Impulspause direkt proportional ist der jeweiligen Phasendifferenz
zwischen den Eingangssignalen ES 1 und den Ausgangssignalen AS 1.
-
Diese Differenz wird auf einfache Weise mit Hilfe des Zählers Z 1
gebildet, der während der Impulsdauer des Regelsignals RE aufwärts gezählt und während
der Impulspause abwärts gezählt wird. Nach jeder Periodendauer der Signale RE wird
somit die Phasendifferenz durch den Zählerstand des Zählers Z 1 angegeben.
-
Der Zähler Z1 enthält mehr Zählstufen als für die Ermittlung der
Differenz erforderlich sind und er kann damit gleichzeitig zur Mittelung der Phasendifferenzen
verwendet werden. An den höherwertigen Ausgängen des Zählers Z I werden dann Phasensignale
P abgegeben, die den Mittelwerten der Phasendifferenzen zugeordnet sind. An einem
Rücksetzeingang R des Zählers Z1 liegen Taktimpulse T2 an, die ebenso wie die Taktimpulse
Tl im Taktgeber TG erzeugt werden und die die Meßzeit festlegen, während der die
Phasendifferenzen gemittelt werden. Mit jedem Taktimpuls T2 wird der Zähler Z1 zurückgesetzt
und nur während der vorgegebenen Meßzeit freigegeben.
-
Die Phasensignale P liegen an ersten Eingängen des Vergleichers V1
an und werden kurz vor dem Rücksetzsignal T2 durch ein Taktsignal T3 abgefragt An
zweiten Eingängen des Vergleichers V 1 liegen zwei Grenzwerte G 1 und G 2 darstellende
Grenzwertsignale GS1 und GS2 an. Wenn der erste Grenzwert G1 bzw. der zweite Grenzwert
G 2 überschritten wird, gibt der Vergleicher V1 mit dem Taktsignal T3 ein erstes
Phasenfehlersignal PF 1 bzw. ein zweites Phasenfehlersignal PF2 an die Auswertestufe
AS ab. Das Phasenfehlersignal PF 1 wird beispielsweise dann abgegeben, wenn der
Betrag der mittleren Phasendifferenz größer ist als der Wert n dividiert durch den
Teilungsfaktor des Teilers Teil. Das Phasenfehlersignal PF2 wird beispielsweise
dann abgegeben, wenn der Betrag der mittleren Phasendifferenz größer ist als der
Wert 3n dividiert durch den Teilungsfaktor des Teilers TE1.
-
Der Zähler Z2 wird in ähnlicher Weise wie der Zähler Z 1 durch die
Signale REund die Taktimpulse Tl angesteuert. An seinem Rücksetzeingang liegen Taktimpulse
T6 an, deren Periodendauer wesentlich größer ist, beispielsweise um den Faktor 16,
als die Periodendauer der Taktimpulse T2. Mit Hilfe des Zählers Z2 wird somit die
mittlere Phasendifferenz während einer vorgegebenen zweiten Meßzeit ermittelt, die
um den Faktor 16 größer ist als die erste Meßzeit, mit der der Zähler Z1 die mittlere
Phasendifferenz ermittelt Die Ausgänge des Zählers Z2 sind mit den Stelleingängen
des Zählers Z3 verbunden. Am Steuereingang 5 des Zählers Z3 liegen die Signale RE
invertiert an, so daß die Zähler Z2 und Z3 jeweils in einander entgegenge.
-
setzter Zählrichtung zählen. Der Taktgeber TG gibt neben den Taktimpulsen
T1 Taktimpulse T5 an einen Setzeingang SEdes Zählers Z3 ab. Mit jedem Auftreten
eines Taktimpulses T5 wird der an den Stelleingängen des Zählers Z3 anliegende Zählerstand
des Zählers Z2 in den Zähler Z3 übernommen und danach der Zähler Z2 durch den Taktimpuls
T4 rückgesetzt. Da der Zähler Z3 jeweils in der entgegengesetzten Zählrichtung zählt,
ermittelt er die Differenz der mittleren Phasendifferenzen, also die mittleren relativen
Frequenzdifferenzen zwischen den Eingangssignalen ES 1 und den Ausgangssignalen
AS 1, während den jeweils durch die Taktimpulse T4, T5 vorgegebenen Meßzeiten. Der
Zähler Z3 gibt an die ersten Eingänge des Vergleichers V2 Frequenzsignale F ab,
die mit einem Taktsignal T4 kurz vor dem Taktsignal TS abgefragt werden und die
den mittleren relativen Frequenzdifferenzen proportional sind. Der Taktimpuls T4
entspricht jedem n-ten Taktimpuls T3, wobei n beispielsweise den Wert 16 besitzt.
An zweiten Eingängen des Vergleichers V2 liegen zwei Grenzwerten G3 und G4 zugeordnete
Grenzwertsignale
GS3 und GS4 an. Wenn die mittlere Frequenzdifferenz den ersten Grenzwert G3 bzw.
den zweiten Grenzwert G4 überschreitet, gibt der Vergleicher V2 ein erstes Frequenzfehlersignal
FFI bzw. ein zweites Frequenzfehlersignal FF2 an die Auswertestufe AS ab. Das Grenzwertsignal
FF1 wird beispielsweise dann erzeugt, wenn der Betrag der mittleren Frequenzdifferenz
größer ist als 6 10 -8 und das zweite Frequenzfehlersignal FS2 wird beispielsweise
abgegeben, wenn der Betrag der mittleren Frequenzdifferenz größer ist als 1 ~ 10-7.
-
Das Phasenfehlersignal PS2 wird abgegeben, wenn eine größere Phasenstörung
auftritt, und das Frequenzfehlersignal FF2 wird erzeugt, wenn ein größerer Frequenzversatz
der Eingangssignale ES auftritt oder wenn die Eingangssignale ES einen Phasensprung
aufweisen. Die Signale FF2 und FF2 werden über das ODER-Glied D der Auswertestufe
AS als Sperrsignal SP abgegeben. Das Phasenfehlersignal PFI könnte auch dann abgegeben
werden, wenn niederfrequente, nichtstörende Phasenschwankungen auftreten. Dies wird
daher nur dann als Sperrsignal SP über das ODER-Glied D fortgeschaltet, wenn gleichzeitig
das Frequenzfehlersignal FF1 vom Vergleicher V2 abgegeben wird. Das Phasenfehlersignal
PF 1 und das Frequenzfehlersignal FF 1 werden daher durch das UND-Glied Umiteinander
verknüpft.
-
Falls als Filteranordnung FA ein digitales Filter vorgesehen ist,
das einen Speicher zum Speichern der Regelgröße enthält, wird mit Hilfe des Sperrsignals
SP verhindert. daß während der Sperrung des Regelvorgangs die gespeicherten Momentanwerte
geändert werden. Falls die Filteranordnung FA als analoges Filter ausgebildet ist,
das beispielsweise einen Kondensator zum Speichern der Momentanwerte der Regelgröße
enthält. wird mit Hilfe des Sperrsignals SP verhindert, daß andere Momentanwerte
in den Kondensator eingespeichert werden.
-
Da die mittlere Phasendifferenz bei hier betrachteten Regelkreisen
während des Regelvorgangs nahezu 0 ist, wird während der Sperrung des Regelvorgangs
der Frequenzteiler TE1 und/oder der Frequenzteiler TE2 fortlaufend auf einen Wert
zurückgesetzt, der sicherstellt, daß die mittlere Phasendifferenz am Ausgang des
Phasendetektors PD dem Wert 0 möglichst nahe kommt. Bei größerem Phasenjitter der
Eingangssignale ES kann der Frequenzteiler TE 1 bei einer momentanen Phasenspitze
zurückgesetzt werden, so daß der Betrag des Mittelwerts der Phasendifferenzen nicht
kleiner als der Grenzwert ist. Vor dem Ende des Sperrsignals SP wird daher in der
Schaltstufe SS geprüft. ob der Betrag der mittleren Phasendifferenz kleiner als
der Grenzwert G list. Andernfalls wird das Sperrsignal SPnoch nicht beendet und
der Frequenzteiler TE1 wird erneut so lange zurückgesetzt, bis der Betrag der mittleren
Phasendifferenz kleiner als der Grenzwert G 1 ist.