DE102005051773B4

DE102005051773B4 - Vermeidung von Steady-State Oszillationen bei der Erzeugung von Taktsignalen

Info

Publication number: DE102005051773B4
Application number: DE102005051773A
Authority: DE
Inventors: Thomas Rickes; Ralf Schledz; Peter Gregorius; Martin Streibl
Original assignee: Qimonda AG
Current assignee: Qimonda AG
Priority date: 2005-10-28
Filing date: 2005-10-28
Publication date: 2008-10-02
Anticipated expiration: 2025-10-29
Also published as: US20070133730A1; US7817766B2; DE102005051773A1

Abstract

Digitaler Regelkreis zur Takterzeugung, umfassend:
– zumindest einen Phasendetektor (PD), welcher zumindest einen Referenztaktsignaleingang (10) zum Empfangen eines Referenztaktsignals (S_ref), einen Rückkopplungseingang (12) zum Empfangen eines Rückkopplungssignals (S_fb) und einen Korrektursignalausgang (14) aufweist, wobei der Phasendetektor (PD) ausgelegt ist, eine Phasenverschiebung des Rückkopplungssignals (S_fb) relativ zum Referenztaktsignal (S_ref) zu detektieren und am Korrektursignalausgang (14) ein Korrektursignal (X) in Abhängigkeit von der detektierten Phasenverschiebung auszugeben;
– zumindest einen Regelkreisfilter (DLF), der über einen Korrektursignaleingang (16) mit dem Korrektursignalausgang (14) des Phasendetektors (PD) zum Empfangen des Korrektursignals (X) in Signalverbindung steht, wobei der Regelkreisfilter (DLF) ausgelegt ist, in Abhängigkeit von dem Korrektursignal (X) über einen ersten Steuerausgang (18) ein erstes Steuersignal (Y) und über einen zweiten Steuerausgang (24) ein zweites Steuersignal (Z) auszugeben, welches sich vom ersten Steuersignal (Y) im Wesentlichen dadurch unterscheidet, dass im zweiten Steuersignal (Z) Oszillationen unterdrückt sind;
– zumindest einen ersten Phasengenerator (DL, PI1), welcher...

Description

Die Erfindung betrifft einen digitalen Regelkreis sowie ein Verfahren zur Erzeugung von Taktsignalen mit hoher Phasenstabilität.
Zur Erzeugung von Taktsignalen in integrierten Schaltungen wird oft eine Vielzahl von Taktsignalen mit unterschiedlichen Phasenlagen relativ zueinander benötigt. Zur Phasenerzeugung sowie zur Phasenregelung in der schnellen seriellen Datenübertragung werden analoge oder digitale Regelschleifen verwendet.
4A zeigt eine herkömmliche digitale Regelschleife, die die Phasenerzeugung, d. h. die Erzeugung von Taktsignalen mit unterschiedlichen Phasenlagen zueinander, durch Verwendung einer digital gesteuerten Verzögerungsleitung DL (delay line) erreicht. Die Regelschleife besteht aus einem Phasendetektor PD, einem digitalen Schleifenfilter DLF und der digital gesteuerten Verzögerungsleitung DL. Ausgehend von einem Referenztaktsignal S_ref mit einer Phase Φ_ref erzeugt die Verzögerungsleitung DL durch Laufzeitverzögerung ein neues Taktsignal S_out, das üblicherweise aus mehreren einzelnen Phasensignalen besteht, die über einzelne elektrische Leitungen bereitgestellt werden und unterschiedliche Phasenverschiebungen relativ zum Referenztaktsignal S_ref aufweisen. Die einzelnen Phasensignale sind wiederum Oszillationssignale, die als phasenverschobene Taktsignale ausgegeben werden. Typische Phasenverschiebungen für die einzelnen Taktsignale gegenüber der Referenzphase Φ_ref sind 45°, 90°, 135° und 180°.
Um die relative Phasenlage des erzeugten Taktsignals S_out bzw. der einzelnen Phasensignale konstant zu halten, weist die Regelschleife einen Rückkopplungspfad auf. Dabei wird ein Teil des Taktsignals S_out als Rückkopplungssignal S_fb mittels Phasendetektor PD mit dem Referenztaktsignal S_ref verglichen. Als Rückkopplungssignal S_fb wird dabei oft das 180° Phasensignal des erzeugten Taktsignals S_out verwendet. Abhängig von der relativen Phasenlage zwischen dem Referenztaktsignal S_ref und dem erzeugten Taktsignal S_out gibt der Phasendetektor PD ein digitales Korrektursignal X aus. Dieses meist binäre Korrektursignal X wird an den digitalen Schleifenfilter DLF übertragen, welcher ein digitales Steuersignal Y erzeugt. Das Steuersignal Y ist meist mehrere Bits breit und wird auch als Steuerwort Y bezeichnet. Das Steuerwort Y wird an die Verzögerungsleitung DL übertragen und steuert die in der digitalen Verzögerungsleitung DL bewirkte Verzögerungszeit. Durch diese Nachregulierung der Verzögerungszeit wird erreicht, dass die Phasenlage langfristig konstant bleibt.
Zur lokalen Phasenerzeugung kann nun das von der Regelschleife erzeugte digitale Steuersignal Y mehrfach verwendet werden. Das Steuersignal wird, wie in 4B gezeigt, zusammen mit dem Referenztaktsignal R_ref an mehrere über einen Chip verteilte Verzögerungsleitungen SDL (slave delay lines) übertragen. Diese erzeugen dann die lokal benötigten Phasen. Somit kann auf eine aufwendigere Verteilung aller Phasensignale über große Distanzen verzichtet werden, welche erhebliche Anpassungsprobleme mit sich führen würde. An Stelle dessen müssen lediglich das Referenztaktsignal S_ref und das Steuersignal Y über größere Distanzen verteilt werden. Die Regulierung der Phasenlage erfolgt dabei über die gemeinsame Regelschleife (Master DLL, Master Delay-Locked Loop).
Zur Regulierung der Phasenlage erzeugt der Phasendetektor PD üblicherweise ein binäres Korrektursignal X, d. h. er erzeugt in Abhängigkeit von der relativen Phasenlage des Rückkopplungssignals im Vergleich zum Referenztaktsignal eine Früh-Spät-Information in Form von digitalen Impulsen. Ein solcher Phasendetektor PD in Kombination mit einem integrierenden Schleifenfilter erfordert Prinzip bedingt bei konstanter Referenzphase Φ_ref im eingeschwungenen Zustand eine Oszillation der Rückkopplungsphase Φ_fb, damit die Anzahl der „früh" und „spät" Informationen des Korrektursignals X im zeitlichen Mittel konstant bleibt. Die damit verbundene Oszillation des Korrektursignals X wiederum führt zu einer Oszillation des Steuerwortes Y zwischen zwei Werten und somit wiederum zu Oszillationen der Ausgangsphasen bzw. der erzeugten Phasensignale. Dies entspricht einem inhärenten Rauschen der Regelschleife.
Als eine weitere Möglichkeit zur Erzeugung von Taktsignalen mit bestimmten bzw. bestimmbaren Phasenlagen zeigt 4C einen herkömmlichen Regelkreis welcher einen Phaseninterpolator PI umfasst. Diesem Phaseninterpolator wird ein erstes Phasenreferenzsignal S_i und ein zweites Phasenreferenzsignal S_q zugeführt. In Abhängigkeit von dem empfangenen Steuersignal Y gibt der Phaseninterpolator PI ein Taktsignal S_out aus, dessen Phase Φ_out zwischen der Phase Φ_i des ersten Phasenreferenzsignals S_i und der Phase Φ_q des zweiten Phasenreferenzsignals S_q liegt. Die genaue relative Phasenlage wird durch das Steuerwort Y gesteuert bzw. bestimmt. Die Erzeugung des Steuersignals Y erfolgt dabei analog zu den vorher gezeigten Beispielen.
Durch Verwendung von Phaseninterpolatoren können noch feinere Abstufungen in der relativen Phasenlage erreicht werden.
Dadurch wirken sich allerdings Schwankungen bzw. Oszillationen der relativen Phasenlage um so schwerwiegender auf die Unterscheidbarkeit der einzelnen Taktsignale aus. Insbesondere wenn mehrere Regelkreise hintereinander geschaltet werden, um beispielsweise zuerst eine grobe Abstufung der Phasen durch Verzögerungsleitungen und basierend auf den dabei erhaltenen Taktsignalen eine feinere Abstufung der Phasenlage durch Phaseninterpolatoren zu erreichen, können sich Oszillationen in der Phase der Taktsignale akkumulieren. Dadurch ist die Feinheit der Abstufung für noch unterscheidbare Phasenlagen auf eine minimale Abstufung beschränkt, die größer sein muss als die Amplitude der Oszillationen der Phasenlagen.
WO 02/087086 A1 beschreibt einen Clock-Generator, welcher eine Master-Verzögerungsschleife (master DLL) und eine Slave-Verzögerungsschleife (slave DLL) umfasst. Die Slave-Verzögerungsschleife erzeugt ein Slave-Ausgangssignal auf Basis eines Clock-Signals. Die Master-Verzögerungsschleife erfasst das Slave-Ausgangssignal und kompensiert Variationen der Verzögerung von Daten- und Clock-Signalen um ein Erfassungs-Clock-Signal zu erzeugen. Wenn die Master- und Slave-Verzögerungsschleife eingeregelt sind, ist das Erfassungs-Clock-Signal genau am Datensignal ausgerichtet.
Es ist Aufgabe der vorliegenden Erfindung, einen digitalen Regelkreis und ein Verfahren zur Takterzeugung bereitzustellen, mit denen eine verbesserte Stabilität der Phasenlage eines erzeugten Taktsignals erreicht wird.
Diese Aufgabe wird gelöst durch einen digitalen Regelkreis mit den in Anspruch 1 sowie ein Verfahren mit den in Anspruch 9 aufgeführten Merkmalen. Bevorzugte Ausführungsformen sind Gegenstand der abhängigen Ansprüche.
Somit wird gemäß der vorliegenden Erfindung ein digitaler Regelkreis zur Takterzeugung bereitgestellt, welcher umfasst:

– zumindest einen Phasendetektor, welcher zumindest einen Referenztaktsignaleingang zum Empfangen eines Referenztaktsignals, insbesondere eines Clock-Signals, einen Rückkopplungseingang zum Empfangen eines Rückkopplungssignals und einen Korrektursignalausgang aufweist, wobei der Phasendetektor ausgelegt ist, eine Phasenverschiebung des Rückkopplungssignals relativ zum Referenztaktsignal zu detektieren und am Korrektursignalausgang ein Korrektursignal in Abhängigkeit von der detektierten Phasenverschiebung auszugeben;
– zumindest einen Regelkreisfilter, der über einen Korrektursignaleingang mit dem Korrektursignalausgang des Phasendetektors zum Empfangen des Korrektursignals in Signalverbindung steht, wobei der Regelkreisfilter ausgelegt ist, in Abhängigkeit von dem Korrektursignal über einen ersten Steuerausgang ein erstes Steuersignal und über einen zweiten Steuerausgang ein zweites Steuersignal auszugeben, welches sich vom ersten Steuersignal im wesentlichen dadurch unterscheidet, dass im zweiten Steuersignal Oszillationen unterdrückt sind;
– zumindest einen ersten Phasengenerator, welcher zumindest einen Steuereingang zum Empfangen des ersten Steuersignals und zumindest einen ersten Phasenreferenzeingang zum Empfangen eines ersten Phasenreferenzsignals aufweist, wobei der erste Phasengenerator ausgelegt ist, in Abhängigkeit vom ersten Steuersignal und vom ersten Phasenreferenzsignal über einen ersten Taktsignalausgang ein erstes Taktsignal auszugeben, wobei der erste Taktsignalausgang zumindest teilweise mit dem Rückkopplungseingang des Phasendetektors in Signalverbindung steht und das erste Taktsignal zumindest teilweise als Rückkopplungssignal an den Phasendetektor übertragen wird; und
– zumindest einen zweiten Phasengenerator, welcher zumindest einen Steuereingang zum Empfangen des zweiten Steuersignals und zumindest einen ersten Phasenreferenzeingang zum Empfangen des ersten Phasenreferenzsignals aufweist, wobei der zweite Phasengenerator im wesentlichen funktionsgleich zum ersten Phasengenerator ist und ausgelegt ist, in Abhängigkeit vom zweiten Steuersignal und vom ersten Phasenreferenzsignal über einen zweiten Taktsignalausgang ein zweites Taktsignal auszugeben.

Somit ist der erfindungsgemäße Regelkreis ausgelegt, ein periodisches erstes Phasenreferenzsignal, welches vorzugsweise ein Clock-Signal einer digitalen Schaltung ist, zu empfangen und ein erstes und ein zweites periodisches Taktsignal auszugeben. Dabei weisen das erste und das zweite Taktsignal im Wesentlichen dieselbe Frequenz auf wie das erste Phasenreferenzsignal. Auch das am Referenztaktsignaleingang bereitgestellte Referenztaktsignal ist vorzugsweise ein Clock-Signal einer digitalen Schaltung und weist ebenfalls im Wesentlichen dieselbe Frequenz auf. Als Referenztaktsignal und/oder als Referenztaktsignal dient vorzugsweise zumindest teilweise ein Taktsignal, das durch einen vorgeschalteten Regelkreis gemäß der vorliegenden Erfindung erzeugt wurde.
Besonders bevorzugt ist das Referenztaktsignal und/oder das erste Phasenreferenzsignal ein im wesentlichen rechteckförmiges, periodisches Spannungssignal. Am meisten bevorzugt ist der erste und der zumindest eine zweite Phasengenerator ausgelegt, das erste bzw. zweite Taktsignal als rechteckförmiges, periodisches Spannungssignal auszugeben. Vorzugsweise weisen das Referenztaktsignal, das erste Phasenreferenzsignal sowie das erste und das zweite Taktsignal im Wesentlichen dieselbe Form auf. Vorzugsweise unterscheiden sich die periodischen Signale lediglich in ihrer relativen Phasenlage zueinander. Dabei wird die relative Phasenlage bzw. Phase des ersten und des zweiten Taktsignals bezüglich der Phase des Phasenreferenzsignal und/oder des Referenztaktsignals durch den ersten bzw. zweiten Phasengenerator in Abhängigkeit vom ersten bzw. zweiten Steuersignal gesteuert bzw. eingestellt.
Insbesondere wird über das erste bzw. zweite Steuersignal die relative Phasenlage des ersten bzw. zweiten Taktsignals zum ersten Phasenreferenzsignal beeinflusst. Dabei ist der zweite Phasengenerator im Wesentlichen funktionsgleich zum ersten Phasengenerator ausgestaltet. Dies bedeutet, dass die Phasengeneratoren beim Empfangen von identischen Steuersignalen eine im Wesentlichen gleiche relative Phasenlage des ersten beziehungsweise zweiten Taktsignals zum ersten Phasenreferenzsignal bewirken. Vorzugsweise erzeugen die Phasengeneratoren bei ähnlichen Steuersignalen ähnliche Phasenlagen der Taktsignale relativ zum ersten Phasenreferenzsignal. Dies wird vorzugsweise dadurch erreicht, dass der zweite Phasengenerator im Wesentlichen baugleich zum ersten Phasengenerator ist. Dabei bedeutet „im Wesentlichen" baugleich, dass nicht notwendigerweise die räumliche Anordnung einzelner elektronischer Bauteile identisch sein muss, sondern dass vorzugsweise zumindest die elektrische Verschaltung der einzelnen Bauteile bzw. Funktionskomponenten identisch ist.
Da sich erfindungsgemäß das vom Regelkreisfilter erzeugte zweite Steuersignal vom ersten Steuersignal im Wesentlichen dadurch unterscheidet, dass im zweiten Steuersignal Oszillationen und insbesondere Oszillationen des Steuersignals zwischen zwei Werten unterdrückt sind, wird durch die im Wesentlichen funktionsgleiche Ausgestaltung der zumindest zwei Phasengeneratoren erreicht, dass sich das zweite Taktsignal vorzugsweise im Wesentlichen dadurch vom ersten Taktsignal unterscheidet, dass im zweiten Taktsignal Oszillationen unterdrückt sind. Während das erste Taktsignal zumindest teilweise als Rückkopplungssignal in der Regelschleife des erfindungsgemäßen Regelkreises dient, kann das zweite Taktsignal vorzugsweise für die Weiterverarbeitung in einer digitalen Schaltung beziehungsweise zur Steuerung von Schaltvorgängen in einer digitalen Schaltung verwendet werden. Das erste Taktsignal hingegen wird vorzugsweise nur zur Bereitstellung des Rückkopplungssignals verwendet.
Durch die getrennte Takterzeugung in dem ersten Phasengenerator (Master Generator) und dem zweiten Phasengenerator (Slawe Generator), kann man ein Taktsignal mit einer stabilen Phasenlage, nämlich das zweite Taktsignal, erzeugen, ohne durch eine zusätzliche Dämpfung im Regelkreis die Regelcharakteristik nachteilig zu beeinflussen.
Vorzugsweise umfasst der Regelkreisfilter einen digitalen Schleifenfilter, der analog zu einem digitalen Schleifenfilter herkömmlicher Regelkreise zur Takterzeugung ausgestaltet sein kann und im Wesentlichen zur Erzeugung des ersten Steuersignal dient. Vorzugsweise umfasst der Regelkreisfilter Dämpfungsmittel, um ausgehend vom ersten Steuersignal das zweite Steuersignal zu generieren, wobei im ersten Steuersignal vorhandene Oszillationen gedämpft werden. Die Dämpfungsmittel bewirken damit vorzugsweise im Wesentlichen die Funktion eines Tiefpasses. Die Dämpfungscharakteristik der Dämpfungsmittel wird dabei vorzugsweise an die Regelungscharakteristik des Regelkreises und/oder an die erforderliche Präzision der Phasenlage des zweiten Taktsignals angepasst.
Gemäß der vorliegenden Erfindung erfolgt somit eine Dämpfung von Steady-State-Oszillationen der erzeugten Taktsignale auf der Ebene der digitalen Steuersignale. Dabei werden Oszillationen der Phasenlage eines zu erzeugenden Taktsignals dadurch unterdrückt, dass Oszillation des Steuersignals gedämpft werden.
Vorzugsweise ist der Phasendetektor ausgelegt, ein binäres Korrektursignal auszugeben. Dabei repräsentieren die beiden Werte, die das Korrektursignal einnehmen kann, vorzugsweise jeweils eine Früh- bzw. Spätinformation für die Phasenlage des Rückkopplungssignals gegenüber dem Referenztaktsignal. Die beiden Werte des Korrektursignals sind also vorzugsweise ein Maß dafür, ob die Phasendifferenz größer oder kleiner als ein vorbestimmter bzw. bestimmbarer Sollwert ist.
Vorzugsweise umfasst der Regelkreis eine Vielzahl weiterer Phasengenerator die alle analog zum zweiten Phasengeneratoren ausgebildet sind und wie dieser über das zweite Steuersignal gesteuert werden. Diese weiteren Phasengeneratoren können zur lokalen Phasenerzeugung über einen Chip verteilt eingesetzt werden. Vorzugsweise sind alle Phasengeneratoren im Wesentlichen baugleich.
Vorzugsweise wird das Referenztaktsignal vom ersten und von dem zumindest einen zweiten Phasengenerator als erstes Phasenreferenzsignal empfangen. Somit stehen vorzugsweise der erste Phasenreferenzeingang des ersten Phasengenerators und der erste Phasenreferenzeingang des zumindest einen zweiten Phasengenerators mit dem Referenztaktsignaleingang des Phasendetektors in Signalverbindung.
In einer bevorzugten Ausführungsform umfasst der erste und der zumindest eine zweite Phasengenerator jeweils zumindest eine erste bzw. zumindest eine zweite Verzögerungsleitung (Delay-Line), welche ausgelegt ist, das erste bzw. zumindest eine zweite Taktsignal zumindest teilweise durch Verzögern des ersten Phasenreferenzsignals um eine mittels des ersten bzw. zweiten Steuersignals festgelegte Phase zu erzeugen.
Dabei steht vorzugsweise jeweils der erste Phasenreferenzeingang der ersten und der zweiten Verzögerungsleitung mit dem Referenztaktsignaleingang des Phasendetektors in direkter Signalverbindung. Das erste und das zweite Taktsignal entspricht vorzugsweise einem um eine vom Steuersignal abhängige Phase verschobenen ersten Phasenreferenzsignal.
Vorzugsweise umfasst der erste und/oder zweite Taktsignalausgang eine Vielzahl von Phasenausgängen und das erste bzw. zweite Taktsignal eine Vielzahl von im Wesentlichen periodischen Phasensignalen derart, dass die einzelnen Phasensignale gegeneinander um eine bestimmte bzw. bestimmbare Phasendifferenz verschoben sind und jedes Phasensignal über einen Phasenausgang ausgegeben wird. Die Taktsignalausgänge umfassen somit vorzugsweise jeweils eine Vielzahl von elektrischen Leitungen bzw. eine Vielzahl einzelner elektrischer Ausgänge, über die jeweils ein Phasensignal ausgegeben wird. Vorzugsweise umfassen die Taktsignale jeweils vier Phasensignale, d. h. die Phasensignalausgänge umfassen vorzugsweise jeweils zumindest vier Phasenausgänge. Die einzelnen Phasensignale bilden dabei vorzugsweise um bestimmte bzw. bestimmbare Phasen verschobene Phasenreferenzsignale.
Vorzugsweise sind die Phasensignale um 45°, 90°, 135° bzw. 180° gegen das erste Phasenreferenzsignal verschoben. Vom ersten Taktsignal wird besonders bevorzugt die 180°-Phase als Rückkopplungssignal verwendet. Die Taktsignale können auch mehr Phasensignale umfassen, die insbesondere eine feinere Unterteilung bzw. Stufung der Phasenverschiebungen, beispielsweise um 22,5°, aufweisen.
Vorzugsweise weist der erste und der zumindest eine zweite Phasengenerator jeweils einen zweiten Phasenreferenzeingang zum Empfangen eines zweiten Phasenreferenzsignals auf und umfasst jeweils zumindest einen ersten bzw. zumindest einen zweiten Phaseninterpolator, welcher ausgelegt ist, das erste bzw. zumindest ein zweites Taktsignal derart zu erzeugen, dass dessen Phase an einer durch das erste bzw. zweite Steuersignal festgelegten Lage zwischen den Phasen des ersten und des zweiten Phasenreferenzsignals liegt. Somit erfolgt die Taktsignalerzeugung vorzugsweise durch Phaseninterpolation. Dabei lassen sich in bekannter Weise herkömmliche digital gesteuerte Phaseninterpolatoren zusammen mit der vorliegenden Erfindung verwenden.
Vorzugsweise umfasst der Regelkreisfilter

– zumindest eine Latch-Vorrichtung mit einem Dateneingang zum Empfangen des ersten Steuersignals, einem Datenausgang zum Ausgeben des zweiten Steuersignals und einem Aktivierungseingang zum Empfangen eines Aktivierungssignals, durch das die Latch-Vorrichtung in einen aktivierten oder einen deaktivierten Zustand versetzt wird, wobei die Latch-Vorrichtung
– im aktivierten Zustand das erste Steuersignal und
– im deaktivierten Zustand den Wert des ersten Steuersignals unmittelbar vor der Deaktivierung der Latch-Vorrichtung ausgibt; und
– zumindest einen Oszillationsdetektor, der ausgelegt ist, Oszillationen des Korrektursignals zu detektieren und an einen Detektorausgang abhängig von den detektierten Oszillationen ein Detektionssignal auszugeben, das als Aktivierungssignal an die Latch-Vorrichtung übertragen wird.

Dazu weist der Oszillationsdetektor vorzugsweise einen Korrektursignaleingang zum Empfangen des Korrektursignals auf. Vorzugsweise werden in empfangenen Korrektursignalen aufeinander folgende Bits miteinander verglichen und dadurch Oszillationen im Korrektursignal detektiert. Je nach Anzahl der miteinander verglichenen Bits des Korrektursignal läßt sich die Wellenlänge bzw. die Länge der Oszillationen festlegen. Detektiert der Oszillationsdetektor eine periodische Bit-Folge, die im Mittel vorzugsweise gleich viele „high" wie „low"-Bits enthält, so wird über das Detektionssignal bzw. Aktivierungssignal die Latch-Vorrichtung deaktiviert, so dass vorzugsweise das im letzten aktivierten Zustand der Latch-Vorrichtung erzeugte Steuersignal in der Latch-Vorrichtung gespeichert wird und als konstantes zweites Steuersignal ausgegeben wird. Damit werden die Steady-State-Oszillationen im Korrektursignal nicht auf das zweite Steuersignal und somit auch nicht auf das zweite Taktsignal übertragen. Erst wenn der Oszillationsdetektor eine Abweichung von der periodischen Oszillation und insbesondere das Überwiegen von „high" oder „low"-Bits feststellt, wird die Latch-Vorrichtung aktiviert und eine neues zweites Steuersignal zur Korrektur der Phasenlage ausgegeben. Sobald sich wieder ein geschwungener Zustand ergibt, d. h. das Korrektursignal lediglich Steady-State-Oszillationen aufweist, wird das zweite Steuerwort beziehungsweise Steuersignal vorzugsweise wieder eingefroren.
Die Erfindung stellt außerdem ein Verfahren zur Takterzeugung bereit, welches folgende Schritte umfasst:

– Bereitstellen eines Referenztaktsignals;
– Detektieren einer Phasenverschiebung zwischen dem Referenztaktsignal und einem Rückkopplungssignal;
– Erzeugen eines Korrektursignals in Abhängigkeit von der detektierten Phasenverschiebung;
– Erzeugen zumindest eines ersten Steuersignals und zumindest eines zweiten Steuersignals in Abhängigkeit vom Korrektursignal, wobei sich das zumindest eine zweite Steuersignal vom ersten Steuersignal im Wesentlichen dadurch unterscheidet, dass im zumindest einen zweiten Steuersignal Oszillationen unterdrückt sind;
– Bereitstellen zumindest eines ersten Phasenreferenzsignals;
– Erzeugen eines ersten Taktsignals, dessen Phase relativ zur Phase des ersten Phasenreferenzsignals vom ersten Steuersignal abhängt und das Referenztaktsignal verwendet wird; und
– Erzeugen eines zweiten Taktsignals, dessen Phase relativ zur Phase des ersten Phasenreferenzsignals vom zweiten Steuersignal abhängt, wobei die Schritte des Erzeugens des ersten Taktsignals und des zweiten Taktsignals als im Wesentlichen identische Verfahrensschritte ausgeführt werden.

Vorzugsweise wird als Referenztaktsignal ein Clock-Signal einer digitalen Schaltung bereitgestellt. Als Korrektursignal wird vorzugsweise ein binäres Signal auszugeben. Weiter bevorzugt wird das Referenztaktsignal als erstes Phasenreferenzsignal verwendet.
Besonders bevorzugt umfasst das erste und/oder zweite Taktsignal eine Vielzahl von im Wesentlichen periodischen Phasensignalen derart, dass die einzelnen Phasensignale gegeneinander um eine bestimmte bzw. bestimmbare Phasendifferenz verschoben sind und jedes Phasensignal auf einer eigenen Phasenleitung ausgegeben wird.
In einer bevorzugten Ausführungsform wird das erste bzw. zumindest eine zweite Taktsignal zumindest teilweise durch Verzögern des ersten Phasenreferenzsignals mittels einer ersten bzw. zumindest einer zweiten Verzögerungsleitung um eine mittels des ersten bzw. zweiten Steuersignals festgelegte Phase erzeugt.
In einer weiteren bevorzugten Ausführungsform umfasst das Verfahren außerdem einen Schritt des Bereitstellens zumindest eines zweiten Phasenreferenzsignals, wobei das erste und das zumindest eine zweite Taktsignal mittels eines ersten bzw. zumindest eines zweiten Phaseninterpolators derart erzeugt wird, dass deren Phase an einer durch das erste bzw. zweite Steuersignal festgelegten Lage zwischen den Phasen des ersten und des zweiten Phasenreferenzsignals liegt.
Besonders bevorzugt umfasst das Verfahren außerdem die Schritte:

– Detektieren von Oszillationen des Korrektursignals;
– Übertragen eines Aktivierungssignals an eine Latch-Vorrichtung in Abhängigkeit von den detektierten Oszillationen, wobei im Schritt des Erzeugens des zweiten Taktsignals das erste Steuersignals an die Latch-Vorrichtung übertragen wird und die Latch-Vorrichtung in Abhängigkeit von dem Aktivierungssignal in einen aktivierten oder einen deaktivierten Zustand versetzt wird, wobei die Latch-Vorrichtung
– im aktivierten Zustand das erste Steuersignal und
– im deaktivierten Zustand den Wert des ersten Steuersignals unmittelbar vor der Deaktivierung der Latch-Vorrichtung

Die Erfindung wird nachfolgend mit Bezug auf begleitende Zeichnungen bevorzugter Ausführungsformen beispielhaft beschrieben. Dabei zeigen:
1A: eine erste bevorzugte Ausführungsform der vorliegenden Erfindung
1B: eine zweite bevorzugte Ausführungsform der vorliegenden Erfindung
2: einen Regelkreisfilter gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung
3: einen Oszillationsdetektor
4A–4C: herkömmliche Regelkreise zur Takterzeugung.
1A zeigt die erste bevorzugte Ausführungsform der vorliegenden Erfindung. Dabei wird einem Phasendetektor PD über einen Referenztaktsignaleingang 10 ein Referenztaktsignal S_ref mit einer Phasenlage bzw. Phase Φ_ref zugeführt. Gleichzeitig empfängt der Phasendetektor PD über einen Rückkopplungseingang 12 ein Rückkopplungssignal S_fb, dessen Phase Φ_fb er mit der Referenzphase Φ_ref vergleicht. Abhängig von der relativen Phasenlage gibt der Phasendetektor PD über einen Korrektursignalausgang 14 ein vorzugsweise binäres Korrektursignal X aus. Vorzugsweise umfasst der Phasendetektor PD eine flankengesteuerte Flip-Flop-Schaltung. Dabei wird abhängig von der relativen zeitlichen Lage der Flanken des Referenztaktsignals S_ref und des Rückkopplungssignals S_fb am Korrektursignalausgang 14 ein „hoch" (high) oder „tief" (low) Signal ausgegeben, welches eine „Früh-" oder „Spät-Information repräsentiert. Es ist aber auch die Verwendung eines Korrektursignals mit mehreren Bits und damit eine feinere Abstufung der „Früh/Spät"-Information denkbar.
Das Korrektursignal X wird an einen Regelkreisfilter DLF übertragen und diesem über einen Korrektursignaleungang 16 zugeführt. In Abhängigkeit vom empfangenen Korrektursignal X und vorzugsweise unter Berücksichtigung von dessem zeitlichen Verlauf erzeugt der Regelkreisfilter DLF ein erstes digitales Steuersignal Y, welches er über einen ersten Steuerausgang 18 ausgibt. Dazu umfasst der Regelkreisfilter DLF beispielsweise einen herkömmlichen digitalen Schleifenfilter.
Das erste Steuersignal bzw. Steuerwort Y wird in der in 1A gezeigten ersten Ausführungsform zu einer ersten Verzögerungsleitung DL übertragen. Die erste Verzögerungsleitung DL empfängt das digitale Steuersignal Y über einen Steuereingang 20. Außerdem weist die erste Verzögerungsleitung DL einen ersten Phasenreferenzeingang 21 auf, über den sie das Referenztaktsignal S_ref empfängt. Das Referenztaktsignal S_ref bildet damit ein erstes Phasenreferenzsignal. Die erste Verzögerungsleitung DL weist vorzugsweise eine Vielzahl von Verzögerungsstufen auf, durch die das empfangene Referenztaktsignal S_ref aufgrund der Laufzeit des Signals durch die einzelnen Verzögerungsstufen verzögert und somit in seiner Phase verschoben wird. Durch Abgreifen des Signals nach den einzelnen der vorzugsweise hintereinander geschalteten Verzögerungsstufen erhält man eine Vielzahl von Phasensignalen, die vorzugsweise parallel an einem ersten Taktsignalausgang 22 als erstes Taktsignal S_out bereitgestellt werden. Vorzugsweise wird eines dieser gleichzeitig ausgegebenen Signale und dabei besonders bevorzugt das um 180° gegen das Referenztaktsignal S_ref verschobene Phasensignal als Rückkopplungssignal an den Rückkopplungseingang 12 des Phasendetektors PD übertragen. Über diesen geschlossenen Regelkreis wird somit, ähnlich wie in herkömmlichen Regelkreisen zur Takterzeugung, die Phasenlage des ersten Taktsignals S_out geregelt. Anders als in herkömmlichen Regelkreisen wird das erste Taktsignal S_out in der vorliegenden Erfindung allerdings vorzugsweise nicht als Clock-Signal zur Steuerung digitaler Schaltungen verwendet, sondern dient lediglich als Rückkopplungssignal S_fb für den Regelkreis. Der Phasendetektor PD, der Regelkreisfilter DLF und der erste Phasengenerator bzw. die erste Verzögerungsleitung DL bilden dabei zusammen eine Master Delay-Locked Loop (Master DLL).
Zur Erzeugung eines Taktsignals, welches zur Steuerung weiterer digitaler Schaltungen verwendet wird, weist der Regelkreisfilter DLF einen zweiten Steuerausgang 24 auf, über den er ein zweites Steuersignal Z ausgibt. Dieses zweite Steuersignal Z unterscheidet sich vom ersten Steuersignal Y im Wesentlichen dadurch, dass insbesondere die im eingeschwungenen Zustand des Regelkreises auftretenden Oszillationen des ersten Steuersignals Y bei der Erzeugung des zweiten Steuersignals Z unterdrückt werden. Insbesondere ist das zweite Steuersignal Z im eingeschwungenen Zustand vorzugsweise im Wesentlichen konstant. Das zweite Steuersignal Z wird an einen Steuereingang 26 einer zweiten Verzögerungsleitung SDL (Slawe Delay Line) übertragen. Diese Slawe Delay Line SDL ist vorzugsweise im Wesentlichen baugleich zur Master Delay Line DL (erste Verzögerungsleitung). So weist die zweite Verzögerungsleitung SDL ebenfalls einen ersten Phasenreferenzeingang 27 auf und erzeugt analog zur ersten Verzögerungsleitung DL ausgehend von dem empfangenen Referenztaktsignal S_ref und gesteuert durch das zweite Steuersignal Z an einem zweiten Taktsignalausgang 28 ein zweites Taktsignal S_S,out. Wie das erste Taktsignal S_M,out umfasst auch das zweite Taktsignal S_S,out vorzugsweise eine Vielzahl einzelner Phasensignale, die als Clock-Signale zur Steuerung weiterer digitaler Schaltungen verwendet werden können und eine bestimmte bzw. bestimmbare Abstufung der relativen Phasenlagen zueinander aufweisen. Vorzugsweise werden hierbei relative Phasenlagen von 45°, 90°, 125° und 180° erzeugt. Die entsprechenden Phasensignale werden vorzugsweise über parallele Ausgänge ausgegeben, die zusammen den zweiten Taktsignalausgang (28) bilden.
Um Phasenoszillationen des bereitzustellenden Taktsignals S_S,out zu vermeiden, werden somit, wie beschrieben, die verwendeten Taktsignale S_S,out und das Rückkopplungssignal S_fb voneinander entkoppelt. Die beiden ansonsten vorzugsweise baugleichen Verzögerungsleitungen werden durch unterschiedliche Steuerwörter angesteuert.
1B zeigt eine zweite bevorzugte Ausführungsform der vorliegenden Erfindung. In dieser Ausführungsform werden als Phasengeneratoren anstelle von Verzögerungsleitungen DL und SDL Phaseninterpolatoren PI1 und PI2 verwendet. Die Phaseninterpolatoren weisen neben dem ersten Phasenreferenzeingang 21, 26 jeweils einen zweiten Phasenreferenzeingang 30, 32 auf, über den sie ein zweites Phasenreferenzsignal S_q empfangen. Die Phasenlage der erzeugten Taktsignale S_M,out und S_S,out wird dabei an beiden Phasenreferenzsignal S_i und S_q orientiert. Insbesondere wird dabei jeweils eine Ausgabephase Φ_out erzeugt, die zwischen den Phasen Φ_i und des ersten und Φ_q des zweiten Phasenreferenzsignals liegt. Wie in der ersten Ausführungsform wird die genaue Lage der Phase des ersten S_M,out bzw. zweiten Taktsignals S_S,out über das erste Y bzw. zweite Steuersignal Z gesteuert. Die Erzeugung der Steuersignale ebenso wie die Regelung durch Rückkopplung erfolgt analog zur ersten Ausführungsform. Damit wird auch in dieser zweiten Ausführungsform vorzugsweise ein zweites Steuersignal Z erreicht, das im eingeschwungenen Zustand vorzugsweise im Wesentlichen konstant ist. Damit ist im eingeschwungenen Zustand vorzugsweise auch die Phasenlage des zweiten Taktsignals im Wesentlichen konstant und weist insbesondere keine oder zumindest sehr viel geringere Oszillationen auf als dies nach Regelkreisen im Stand der Technik üblich war.
2 zeigt einen Regelkreisfilter gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung. Dieser Regelkreisfilter umfasst einen herkömmlichen Schleifenfilter auf der Basis einer Counter Control Steuerung bzw. Regelung, der in bekannter Weise aus dem Korrektursignal X ein erstes Steuersignal Y erzeugt. Darüber hinaus umfasst der Regelkreisfilter einen Oszillationsdetektor OD, der über einen Detektoreingang 33 das Korrektursignal X empfängt und Oszillationen des Korrektursignals X detektiert. Abhängig davon, ob der Oszillationsdetektor OD neben einer periodischen Oszillation des Korrektursignals X, wie sie im eingeschwungenen Zustand des Regelkreises auftritt, auch einen nicht periodischen Anteil festgestellt, gibt der Oszillationsdetektor OD an einem Detektorausgang 34 ein Detektionssignal aus, das als Aktivierungssignal S_ac an eine Latch-Vorrichtung 36 übermittelt wird, welche das Aktivierungssignal S_ac an einem Aktivierungseingang 38 empfängt. Vorzugsweise ist das Detektionssignal ein binäres Signal, das direkt in der Lage ist, die Latch-Vorrichtung 36 zu aktivieren oder deaktivieren.
Über einen Dateneingang 40 empfängt die Latch-Vorrichtung 36 das erste Steuersignal Y. Ist die Latch-Vorrichtung 36 aktiviert, so wird das erste Steuersignal Y vorzugsweise direkt an einem Datenausgang 42 als zweites Steuersignal Z ausgegeben. Weist das Korrektursignal X hingegen keinen nicht periodischen Anteil, sondern lediglich Oszillationen auf, die den Oszillationsdetektor dazu veranlassen, die Latch-Vorrichtung 36 über das Aktivierungssignal zu deaktivieren, so bleibt in der Latch-Vorrichtung 36 der zuletzt übertragene Wert des ersten Steuersignals Y gespeichert und wird als konstanter Wert für das zweite Steuersignal Z am Datenausgang 42 solange bereitgestellt, bis die Latch-Vorrichtung wieder aktiviert wird. Damit werden Oszillationen des zweiten Steuersignals ^SS,out vermieden.
3 zeigt eine bevorzugte Ausführungsform eines Oszillationsdetektors OD, wie er vorzugsweise in dem in 2 dargestellten Regelkreisfilter verwendet wird. Dabei umfasst der Oszillationsdetektor OD eine erste Flip-Flop-Schaltung 44 und eine zweite Flip-Flop-Schaltung 46, durch die das empfangene Korrektursignal X vorzugsweise mit jedem Anstieg oder Abfall des Clock-Signals bit-weise durchgeschleust wird. Dadurch können aufeinander folgende Bits im Korrektursignal X beispielsweise durch ein AND-Gatter 48 miteinander verglichen werden. Folgen im Korrektursignal X zwei gleiche Bits aufeinander, so gibt das AND-Gatter 48 ein Signal aus, das als Aktivierungssignal S_ac an die Latch-Vorrichtung 36 übertragen werden kann. Abweichend von dieser gezeigten Ausführungsform kann nach dem selben Prinzip durch Verwendung ein Vielzahl von hintereinander geschalteter Flip-Flop-Schaltungen auch eine längere Bit-Kette des Korrektursignals ausgewertet werden.
Darüber hinaus ist es mit der vorliegende Erfindung auch möglich, einer einzigen Master Delay-Locked Loop eine Vielzahl von zweiten Phasengeneratoren (Slaves) zuzuordnen, die alle durch dasselbe zweite Steuerwort (Z) gesteuert werden.
Vorzugsweise sind alle diese zweiten Phasengeneratoren funktionsgleich und insbesondere im Wesentlichen baugleich zu dem in der Master Delay-Locked Loop verwendeten ersten Phasengenerator.

10: Referenzsignaleingang
12: Rückkopplungseingang
14: Korrektursignalausgang
16: Korrektursignaleingang
18: erster Steuerausgang
20: Steuereingang des ersten Phasengenerators
21: erster Phasenreferenzeingang des ersten Phasengenerators
22: erster Taktsignalausgang
24: zweiter Steuerausgang
26: Steuerausgang des zweiten Phasengenerators
27: erster Phasenreferenzeingang des zweiten Phasengenerators
28: zweiter Taktsignalausgang
30: zweiter Phasenreferenzeingang des ersten Phasengenerators
32: zweiter Phasenreferenzeingang des zweiten Phasengenerators
33: Detektoreingang
34: Detektorausgang
36: Latch-Vorrichtung
38: Aktivierungseingang
40: Dateneingang
42: Datenausgang
44: erste Flip-Flop-Schaltung
46: zweite Flip-Flop-Schaltung
48: AND-Gatter bzw. UND-Gatter
DLF: Regelkreisfilter
PD: Phasendetektor
DL: erste Verzögerungsleitung
SDL: zweite Verzögerungsleitung
PI1: erster Phaseninterpolator
PI2: zweiter Phaseninterpolator
^Sref: Referenztaktsignal
S_fb: Rückkopplungssignal
S_i: erstes Phasenreferenzsignal
S_q: zweites Phasenreferenzsignal
S_M,out: erstes Taktsignal
S_S,out: zweites Taktsignal
^Φref: Referenztaktphase
^Φfb: Rückkopplungsphase
Φ_i: erste Phasenreferenzphase
Φ_q: zweite Phasenreferenzphase
X: Korrektursignal
Y: erstes Steuersignal
Z: zweites Steuersignal

Claims

Digitaler Regelkreis zur Takterzeugung, umfassend: – zumindest einen Phasendetektor (PD), welcher zumindest einen Referenztaktsignaleingang (10) zum Empfangen eines Referenztaktsignals (S_ref), einen Rückkopplungseingang (12) zum Empfangen eines Rückkopplungssignals (S_fb) und einen Korrektursignalausgang (14) aufweist, wobei der Phasendetektor (PD) ausgelegt ist, eine Phasenverschiebung des Rückkopplungssignals (S_fb) relativ zum Referenztaktsignal (S_ref) zu detektieren und am Korrektursignalausgang (14) ein Korrektursignal (X) in Abhängigkeit von der detektierten Phasenverschiebung auszugeben; – zumindest einen Regelkreisfilter (DLF), der über einen Korrektursignaleingang (16) mit dem Korrektursignalausgang (14) des Phasendetektors (PD) zum Empfangen des Korrektursignals (X) in Signalverbindung steht, wobei der Regelkreisfilter (DLF) ausgelegt ist, in Abhängigkeit von dem Korrektursignal (X) über einen ersten Steuerausgang (18) ein erstes Steuersignal (Y) und über einen zweiten Steuerausgang (24) ein zweites Steuersignal (Z) auszugeben, welches sich vom ersten Steuersignal (Y) im Wesentlichen dadurch unterscheidet, dass im zweiten Steuersignal (Z) Oszillationen unterdrückt sind; – zumindest einen ersten Phasengenerator (DL, PI1), welcher zumindest einen Steuereingang (20) zum Empfangen des ersten Steuersignals (Y) und zumindest einen ersten Phasenreferenzeingang (21) zum Empfangen eines ersten Phasenreferenzsignals (S_i) aufweist, wobei der erste Phasengenerator (DL, PI1) ausgelegt ist, in Abhängigkeit vom ersten Steuersignal (X) und vom ersten Phasenreferenzsignal (S_i) über einen ersten Taktsignalausgang (22) ein erstes Taktsignal S_M,out auszugeben, wobei der erste Taktsignalausgang (22) zumindest teilweise mit dem Rückkopplungseingang (12) des Phasendetektors (PD) in Signalverbindung steht und das erste Taktsignal (S_M,out) zumindest teilweise als Rückkopplungssignal (S_fb) an den Phasendetektor übertragen wird; und – zumindest einen zweiten Phasengenerator (SDL, PI2), welcher zumindest einen Steuereingang (26) zum Empfangen des zweiten Steuersignals (Z) und zumindest einen ersten Phasenreferenzeingang (27) zum Empfangen des ersten Phasenreferenzsignals aufweist, wobei der zweite Phasengenerator (SDL, PI2) im Wesentlichen funktionsgleich zum ersten Phasengenerator ist. und ausgelegt ist, in Abhängigkeit vom zweiten Steuersignal (Z) und vom ersten Phasenreferenzsignal über einen zweiten Taktsignalausgang (28) ein zweites Taktsignal (S_S,out) auszugeben.
Regelkreis nach Anspruch 1, wobei der Phasendetektor (PD) ausgelegt ist, ein binäres Korrektursignal (X) auszugeben.
Regelkreis nach Anspruch 1 oder 2, wobei der erste (DL, PI1) und der zumindest eine zweite Phasengenerator (SDL, PI2) im Wesentlichen baugleich sind
Regelkreis nach einem der vorangehende Ansprüche, wobei das Referenztaktsignal (S_ref) vom ersten (DL, PI1) und von dem zumindest einen zweiten Phasengenerator (SDL, PI2) als erstes Phasenreferenzsignal empfangen wird.
Regelkreis nach einem der vorangehenden Ansprüche, wobei der erste (22) und/oder zweite Taktsignalausgang (28) eine Vielzahl von parallelen Phasenausgängen und das erste bzw. zweite Taktsignal eine Vielzahl von im Wesentlichen periodischen Phasensignalen derart umfasst, dass die einzelnen Phasensignale gegeneinander um eine bestimmte bzw. bestimmbare Phasendifferenz verschoben sind und jedes Phasensignal über einen Phasenausgang ausgegeben wird.
Regelkreis nach einem der vorangehenden Ansprüche, wobei der erste (DL, PI1) und der zumindest eine zweite Phasengenerator (SDL, PI2) jeweils zumindest eine erste (DL) bzw. zumindest eine zweite Verzögerungsleitung (SDL) umfasst, welche ausgelegt sind, das erste (S_M,out) bzw. zumindest eine zweite Taktsignal (S_S,out) zumindest teilweise durch Verzögern des ersten Phasenreferenzsignals um eine mittels des ersten (Y) bzw. zweiten Steuersignals (Z) festgelegte Phase zu erzeugen.
Regelkreis nach einem der Ansprüche 1 bis 5, wobei der erste (DL, PI1) und der zumindest eine zweite Phasengenerator (SDL, PI2) jeweils einen zweiten Phasenreferenzeingang (30, 32) zum Empfangen eines zweiten Phasenreferenzsignals (S_q) aufweist und jeweils zumindest einen ersten (PI1) bzw. zumindest einen zweiten Phaseninterpolator (PI2) umfasst, welche ausgelegt sind, das erste (S_M,out) bzw. zumindest eine zweite Taktsignal (S_S,out) derart zu erzeugen, dass dessen Phase an einer durch das erste (Y) bzw. zweite Steuersignal (Z) festgelegten Lage zwischen den Phasen der ersten (S_i) und des zweiten Phasenreferenzsignals (S_q) liegt.
Regelkreis nach einem der vorangehenden Ansprüche, wobei der Regelkreisfilter (DLF) umfasst: – zumindest eine Latch-Vorrichtung (36) mit einem Dateneingang (40) zum Empfangen des ersten Steuersignals (Y), einem Datenausgang (42) zum Ausgeben des zweiten Steuersignals (Z) und einem Aktivierungseingang (38) zum Empfangen eines Aktivierungssignals (S_ac), durch das die Latch-Vorrichtung (36) in einen aktivierten oder einen deaktivierten Zustand versetzt wird, wobei die Latch-Vorrichtung (36) – im aktivierten Zustand das erste Steuersignal (Y) und – im deaktivierten Zustand den Wert des ersten Steuersignals (Z) unmittelbar vor der Deaktivierung der Latch-Vorrichtung als zweites Steuersignal (Z) am Datenausgang (42) ausgibt; und – zumindest einen Oszillationsdetektor (CD), der ausgelegt ist, Oszillationen des Korrektursignals (X) zu detektieren und an einem Detektorausgang (34) abhängig von den detektierten Oszillationen ein Detektionssignal auszugeben, das als Aktivierungssignal (S_ac) an die Latch Vorrichtung (36) übertragen wird.
Verfahren zur Takterzeugung, umfassend die Schritte: – Bereitstellen eines Referenztaktsignals (S_ref); – Detektieren einer Phasenverschiebung zwischen dem Referenztaktsignal (S_ref) und einem Rückkopplungssignal (S_fb); – Erzeugen eines Korrektursignals (X), in Abhängigkeit von der detektierten Phasenverschiebung; – Erzeugen zumindest eines ersten Steuersignals (Y) und zumindest eines zweiten Steuersignals (Z) in Abhängigkeit vom Korrektursignal (X), wobei sich das zumindest eine zweite Steuersignal (Z) vom ersten Steuersignal (Y) im Wesentlichen dadurch unterscheidet, dass im zumindest einen zweiten Steuersignal (Z) Oszillationen unterdrückt sind; – Bereitstellen zumindest eines ersten Phasenreferenzsignals (S_i); – Erzeugen eines ersten Taktsignals (S_M,out), dessen Phase relativ zur Phase des ersten Phasenreferenzsignals (S_i) vom ersten Steuersignal (Y) abhängt; und – Erzeugen zumindest eines zweiten Taktsignals (S_S,out), dessen Phase relativ zur Phase des ersten Phasenreferenzsignals (S_i) vom zweiten Steuersignal (Z) abhängt, wobei die Schritte des Erzeugens des ersten Taktsignals (S_M,out) und des zweiten Taktsignals (S_S,out) als im Wesentlichen identische Verfahrensschritte ausgeführt werden.
Verfahren nach Anspruch 9, wobei als Referenztaktsignal (S_ref) ein Clock-Signal einer digitalen Schaltung bereitgestellt wird.
Verfahren nach Anspruch 9 oder 10, wobei das Korrektursignal (X) als binäres Signal erzeugt wird.
Verfahren nach einem der Ansprüche 9 bis 11, wobei das Referenztaktsignal (S_ref) als erstes Phasenreferenzsignal (S_i) verwendet wird.
Verfahren nach einem der Ansprüche 9 bis 12, wobei das erste (S_M,out) und/oder zweite Taktsignal (S_S,out) eine Vielzahl von im Wesentlichen periodischen Phasensignalen derart umfasst, dass die einzelnen Phasensignale gegeneinander um eine bestimmte bzw. bestimmbare Phasendifferenz verschoben sind und jedes Phasensignal auf einer eigenen Phasenleitung ausgegeben wird.
Verfahren nach einem der Ansprüche 9 bis 12, wobei das erste (S_M,out) bzw. zumindest eine zweite Taktsignal (S_S,out) zumindest teilweise durch Verzögern des ersten Phasenreferenzsignals (S_i) mittels einer ersten (DL) bzw. zumindest einer zweiten Verzögerungsleitung (SDL) um eine mittels des ersten (Y) bzw. zweiten Steuersignals (Z) festgelegte Phase erzeugt wird.
Verfahren nach einem der Ansprüche 9 bis 13, welches außerdem einen Schritt des Bereitstellens zumindest eines zweiten Phasenreferenzsignals (S_q) umfasst, wobei das erste (S_M,out) und das zumindest eine zweite Taktsignal (S_S,out) mittels eines ersten (PI1) bzw. zumindest eines zweiten Phaseninterpolators (PI2) derart erzeugt wird, dass deren Phase an einer durch das erste (Y) bzw. zweite Steuersignal (Z) festgelegten Lage zwischen den Phasen des ersten (S_i) und des zweiten Phasenreferenzsignals (S_q) liegt
Verfahren nach einem der Ansprüche 9 bis 15, außerdem umfassend die Schritte: – Detektieren von Oszillationen des Korrektursignals (X); – Übertragen eines Aktivierungssignals (S_ac) an eine Latch-Vorrichtung (36) in Abhängigkeit von den detektierten Oszillationen, wobei im Schritt des Erzeugens des zweiten Taktsignals (S_S,out) das erste Steuersignals (Y) an die Latch-Vorrichtung (36) übertragen wird und die Latch-Vorrichtung (36) in Abhängigkeit von dem Aktivierungssignal (S_ac) in einen aktivierten oder einen deaktivierten Zustand versetzt wird, wobei die Latch-Vorrichtung (36) – im aktivierten Zustand das erste Steuersignal (Y) direkt und – im deaktivierten Zustand den Wert des ersten Steuersignals (Y) unmittelbar vor der Deaktivierung der Latch-Vorrichtung (36) als zweites Taktsignal (Z) ausgibt.