DE19930167C2 - Integrierte Schaltung mit einem Phasenregelkreis - Google Patents
Integrierte Schaltung mit einem PhasenregelkreisInfo
- Publication number
- DE19930167C2 DE19930167C2 DE19930167A DE19930167A DE19930167C2 DE 19930167 C2 DE19930167 C2 DE 19930167C2 DE 19930167 A DE19930167 A DE 19930167A DE 19930167 A DE19930167 A DE 19930167A DE 19930167 C2 DE19930167 C2 DE 19930167C2
- Authority
- DE
- Germany
- Prior art keywords
- clock
- output
- input
- delay
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means
Abstract
Description
Claims (7)
mit einer Verzögerungseinheit (D1) mit einem Takteingang (IN1) zur Zuführung eines ersten Eingangstakts, mit einem Taktausgang (OUT1) zur Ausgabe eines gegenüber dem ersten Eingangstakt verzögerten ersten Ausgangstakts und mit we nigstens einem Steuereingang zum Einstellen ihrer Verzöge rungszeit,
mit einem Phasendetektor (PD) mit einem ersten Eingang, der mit dem Takteingang (IN1) der Verzögerungseinheit (D1) verbunden ist, und mit einem zweiten Eingang, der mit dem Taktausgang (OUT1) der Verzögerungseinheit verbunden ist,
und mit einem Phasenregler (C) mit wenigstens einem Ein gang, der mit einem Ausgang des Phasenkomparators (PD) verbunden ist, und mit wenigstens einem Ausgang, der mit dem Steuereingang der Verzögerungseinheit (D1) verbunden ist und der zur Ausgabe eines Steuersignals dient, das ab hängig von einer vom Phasenkomparator festgestellten Pha sendifferenz ist,
bei der eine Aktualisierung des dem Steuereingang der Verzögerungseinheit (D1) zugeführten Steuersignals jeweils nur durch eine positive Flanke oder nur durch eine negati ve Flanke des am Taktausgang (OUT1) auftretenden ersten Ausgangstakts ausgelöst wird.
mit einer ersten Transfereinheit (L1),
über die der Ausgang des Phasenreglers (C) mit dem Steu ereingang der Verzögerungseinheit (D1) verbunden ist,
die einen Takteingang aufweist, der mit dem Taktausgang (OUT1) der Verzögerungseinheit (D1) verbunden ist,
und die das ihr vom Phasenregler (C) zugeführte Steuer signal in Abhängigkeit der jeweiligen Flanke des ihrem Takteingang zugeführten ersten Ausgangstakts (OUT1) an die Verzögerungseinheit (D1) weiterleitet.
mit einer weiteren Verzögerungseinheit (D2) mit einem Takteingang (IN2) zur Zuführung eines zweiten Ein gangstakts, mit einem Taktausgang (OUT2) zur Ausgabe eines gegenüber dem zweiten Eingangstakt verzögerten zweiten Ausgangstakts und mit wenigstens einem Steuereingang zum Einstellen ihrer Verzögerungszeit,
und mit einer zweiten Transfereinheit (L2),
über die der Ausgang des Phasenreglers (C) mit dem Steu ereingang der weiteren Verzögerungseinheit (D2) verbunden ist,
die einen Takteingang aufweist, der mit dem Taktausgang (OUT2) der weiteren Verzögerungseinheit verbunden ist,
und die das ihr vom Phasenregler (C) zugeführte Steuer signal in Abhängigkeit der jeweiligen Flanke des ihrem Steuereingang zugeführten zweiten Ausgangstakts an die weitere Verzögerungseinheit (D2) weiterleitet.
deren Verzögerungseinheit (D1) zwischen ihrem Takteingang (IN1) und ihrem Taktausgang (OUT1) eine Reihenschaltung einer ersten Verzögerungsstufe (D3) und einer zweiten Verzögerungsstufe (D4) aufweist, die jeweils wenigstens einen Steuereingang zum Einstellen ihrer Verzögerungszeit aufweisen
deren Phasenregler (C) wenigstens einen ersten Ausgang zur Ausgabe eines Steuersignals für die erste Verzögerungs stufe (D3) und wenigstens einen zweiten Ausgang zur Aus gabe eines Steuersignals für die zweite Verzögerungsstufe (D4) aufweist,
deren erste Transfereinheit (L1) einen Eingang aufweist und einen Ausgang, der mit dem Steuereingang der zweiten Verzögerungsstufe (D4) verbunden ist,
mit einer zweiten Transfereinheit (L2),
über die der erste Ausgang des Phasenreglers (C) mit dem Steuereingang der ersten Verzögerungsstufe (D3) verbun den ist,
die einen Takteingang aufweist, der mit einem Ausgang (A) der ersten Verzögerungsstufe (D3) verbunden ist,
und die das ihr vom Phasenregler (C) zugeführte Steuer signal in Abhängigkeit einer Flanke eines ihrem Steuer eingang zugeführten Ausgangstakts der ersten Verzöge rungsstufe (D3) an die erste Verzögerungsstufe weiter leitet,
mit einer dritten Transfereinheit (L3),
über die der zweite Ausgang des Phasenreglers (C) mit dem Eingang der ersten Transfereinheit (L1) verbunden ist,
die einen Takteingang aufweist, der mit dem Ausgang (A) der ersten Verzögerungsstufe (D3) verbunden ist,
und die das ihr vom Phasenregler (C) zugeführte Steuer signal in Abhängigkeit der Flanke des ihrem Takteingang zugeführten Ausgangstakts der ersten Verzögerungsstufe (D3) an die erste Transfereinheit (L1) weiterleitet.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19930167A DE19930167C2 (de) | 1999-06-30 | 1999-06-30 | Integrierte Schaltung mit einem Phasenregelkreis |
US09/608,563 US6351167B1 (en) | 1999-06-30 | 2000-06-30 | Integrated circuit with a phase locked loop |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19930167A DE19930167C2 (de) | 1999-06-30 | 1999-06-30 | Integrierte Schaltung mit einem Phasenregelkreis |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19930167A1 DE19930167A1 (de) | 2001-01-18 |
DE19930167C2 true DE19930167C2 (de) | 2003-03-06 |
Family
ID=7913186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19930167A Expired - Fee Related DE19930167C2 (de) | 1999-06-30 | 1999-06-30 | Integrierte Schaltung mit einem Phasenregelkreis |
Country Status (2)
Country | Link |
---|---|
US (1) | US6351167B1 (de) |
DE (1) | DE19930167C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004045288A1 (de) * | 2004-09-16 | 2006-04-06 | Scheytt, Johann Christoph, Dr. | Schaltungsanordnung zur variablen Signalverzögerung und Schaltungsanordnung zur automatischen Kalibrierung von Phasenmessgliedern |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10146080A1 (de) * | 2001-09-19 | 2002-10-31 | Infineon Technologies Ag | Treiberschaltung und elektronische Schaltung zum Ausgleichen einer Phasendifferenz |
DE10149584B4 (de) | 2001-10-08 | 2007-11-22 | Infineon Technologies Ag | Verzögerungsregelkreis |
US6873509B2 (en) * | 2002-05-13 | 2005-03-29 | Infineon Technologies Ag | Use of an on-die temperature sensing scheme for thermal protection of DRAMS |
US6809914B2 (en) | 2002-05-13 | 2004-10-26 | Infineon Technologies Ag | Use of DQ pins on a ram memory chip for a temperature sensing protocol |
KR100477809B1 (ko) * | 2002-05-21 | 2005-03-21 | 주식회사 하이닉스반도체 | 듀티 사이클 교정이 가능한 디지털 디엘엘 장치 및 듀티사이클 교정 방법 |
US6711091B1 (en) | 2002-09-27 | 2004-03-23 | Infineon Technologies Ag | Indication of the system operation frequency to a DRAM during power-up |
US6985400B2 (en) * | 2002-09-30 | 2006-01-10 | Infineon Technologies Ag | On-die detection of the system operation frequency in a DRAM to adjust DRAM operations |
DE10261409B4 (de) * | 2002-12-30 | 2006-05-11 | Infineon Technologies Ag | Verzögerungsregelschleife und Verfahren zur Verzögerungsregelung |
DE10306619B4 (de) * | 2003-02-18 | 2006-04-13 | Infineon Technologies Ag | DLL-Schaltung zur Stabilisierung der Einschwingphase |
KR100582391B1 (ko) * | 2004-04-08 | 2006-05-22 | 주식회사 하이닉스반도체 | 반도체 소자에서의 지연 요소의 지연 검출 장치 및 방법 |
US7218158B2 (en) * | 2004-08-27 | 2007-05-15 | Micron Technology, Inc. | Self-timed fine tuning control |
US7423464B2 (en) | 2006-04-04 | 2008-09-09 | Johann-Christoph Scheytt | Phase and amplitude modulator |
US7319352B2 (en) | 2006-04-04 | 2008-01-15 | Johann-Christoph Scheytt | Phase and amplitude modulator |
US7501867B2 (en) * | 2006-09-14 | 2009-03-10 | Rambus, Inc. | Power supply noise rejection in PLL or DLL circuits |
US8638145B2 (en) | 2011-12-30 | 2014-01-28 | Advanced Micro Devices, Inc. | Method for locking a delay locked loop |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3733554A1 (de) * | 1986-10-07 | 1988-04-21 | Western Digital Corp | Pll-verzoegerungsschaltung |
DE19703986A1 (de) * | 1996-05-31 | 1997-12-04 | Mitsubishi Electric Corp | Signalformereinrichtung und Taktsignalzuführvorrichtung |
US5777501A (en) * | 1996-04-29 | 1998-07-07 | Mosaid Technologies Incorporated | Digital delay line for a reduced jitter digital delay lock loop |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5223755A (en) * | 1990-12-26 | 1993-06-29 | Xerox Corporation | Extended frequency range variable delay locked loop for clock synchronization |
JP3335537B2 (ja) * | 1996-11-19 | 2002-10-21 | 富士通株式会社 | 半導体集積回路 |
-
1999
- 1999-06-30 DE DE19930167A patent/DE19930167C2/de not_active Expired - Fee Related
-
2000
- 2000-06-30 US US09/608,563 patent/US6351167B1/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3733554A1 (de) * | 1986-10-07 | 1988-04-21 | Western Digital Corp | Pll-verzoegerungsschaltung |
US5777501A (en) * | 1996-04-29 | 1998-07-07 | Mosaid Technologies Incorporated | Digital delay line for a reduced jitter digital delay lock loop |
DE19703986A1 (de) * | 1996-05-31 | 1997-12-04 | Mitsubishi Electric Corp | Signalformereinrichtung und Taktsignalzuführvorrichtung |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004045288A1 (de) * | 2004-09-16 | 2006-04-06 | Scheytt, Johann Christoph, Dr. | Schaltungsanordnung zur variablen Signalverzögerung und Schaltungsanordnung zur automatischen Kalibrierung von Phasenmessgliedern |
Also Published As
Publication number | Publication date |
---|---|
US6351167B1 (en) | 2002-02-26 |
DE19930167A1 (de) | 2001-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19930167C2 (de) | Integrierte Schaltung mit einem Phasenregelkreis | |
DE2851519C3 (de) | Anordnung zur Erzeugung von Taktimpulsen | |
DE102008008050B4 (de) | Auf digitaler Verzögerungsleitung basierender Frequenz-Synthesizer | |
DE60212012T2 (de) | Taktschaltung, die während einer Umschaltung von Aktivtakt auf Bereitschafstakt die Phasenverschiebung unterdrücken kann | |
DE4330600A1 (de) | Variable Verzögerungsstufe und Taktversorgungsvorrichtung mit einer solchen Stufe | |
DE102008021409A1 (de) | Verwendung von mehreren spannungsgesteuerten Verzögerungsleitungen für die präzise Ausrichtung und Arbeitszyklussteuerung der Datenausgabe einer DDR-Speichereinrichtung | |
DE10320794B3 (de) | Vorrichtung und Verfahren zur Korrektur des Tastverhältnisses eines Taktsignals | |
DE102006024471A1 (de) | Umschaltbarer Phasenregelkreis sowie Verfahren zum Betrieb eines umschaltbaren Phasenregelkreises | |
DE60211822T2 (de) | Verfahren und Vorrichtung zur Synchronisierung eines mehrstufigen Multiplexers | |
DE19625185C2 (de) | Präzisionstaktgeber | |
DE102006024469B3 (de) | Phasenregelkreis zur Erzeugung mehrerer Ausgangssignale | |
DE4004195C2 (de) | Schaltungsanordnung zur Erzeugung eines mit einem Referenzsignal verkoppelten Signals | |
DE10130123B4 (de) | Verzögerungsregelkreis zur Erzeugung komplementärer Taktsignale | |
EP1525662B1 (de) | Digital gesteuerter oszillator | |
DE60035373T2 (de) | Vorrichtung und verfahren in einer halbleiterschaltung | |
DE10149584B4 (de) | Verzögerungsregelkreis | |
DE102004001030B4 (de) | Verschachtelte Hochauflösungsverzögerungskette | |
DE102005051773B4 (de) | Vermeidung von Steady-State Oszillationen bei der Erzeugung von Taktsignalen | |
DE102004038100B3 (de) | Erzeugung eines Takts mit gespreiztem Frequenzspektrum | |
DE69830713T2 (de) | Emulation des verhaltens eines schmalbandigen phasenregelkreises auf einem breitbandigen phasenregelkreis | |
EP1059730A2 (de) | Anordnung zur Offsetstromkompensation eines Phasendetektors. | |
DE10158700C1 (de) | Regelkreis | |
EP1263161B1 (de) | Synchronisierschaltungsanordnung | |
DE2747438C3 (de) | Schaltungsanordnung zum phasenstarren Nachführen eines Ausgangssignals in Abhängigkeit eines Eingangssignals | |
EP0725484A1 (de) | Verfahren und Anordnung zum Ermitteln der Phasendifferenz zwischen Taktsignalen in einer Kommunikationseinrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE |
|
8304 | Grant after examination procedure | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |