DE19930167A1 - Integrierte Schaltung mit einem Phasenregelkreis - Google Patents

Integrierte Schaltung mit einem Phasenregelkreis

Info

Publication number
DE19930167A1
DE19930167A1 DE19930167A DE19930167A DE19930167A1 DE 19930167 A1 DE19930167 A1 DE 19930167A1 DE 19930167 A DE19930167 A DE 19930167A DE 19930167 A DE19930167 A DE 19930167A DE 19930167 A1 DE19930167 A1 DE 19930167A1
Authority
DE
Germany
Prior art keywords
clock
output
input
delay
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19930167A
Other languages
English (en)
Other versions
DE19930167C2 (de
Inventor
Patrick Heyne
Thomas Hein
Torsten Partsch
Thilo Marx
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19930167A priority Critical patent/DE19930167C2/de
Priority to US09/608,563 priority patent/US6351167B1/en
Publication of DE19930167A1 publication Critical patent/DE19930167A1/de
Application granted granted Critical
Publication of DE19930167C2 publication Critical patent/DE19930167C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Ein Phasenregler (C) ist eingangsseitig mit dem Ausgang eines Phasenkomparators (PD) verbunden und erzeugt in Abhängigkeit der von diesem festgestellten Phasendifferenz ein Steuersignal. Eine Aktualisierung des einem Steuereingang einer ersten Verzögerungseinheit (D1) zugeführten Steuersignals wird durch eine Flanke des am Taktausgang (OUT1) der ersten Verzögerungseinheit (D1) auftretenden ersten Ausgangstakts ausgelöst.

Description

Die Erfindung betrifft eine integrierte Schaltung mit einem Phasenregelkreis.
Delay Locked Loops (DLL) sind integrierte Schaltungen mit ei­ nem Phasenregelkreis, bei denen ein Ausgangstakt mit einer bestimmten Phasenverschiebung zu einem Eingangstakt erzeugt wird. DLLs weisen üblicherweise eine Verzögerungseinheit auf, die zwischen einem Takteingang und einem Taktausgang angeord­ net ist und deren Verzögerungszeit einstellbar ist. Der Takteingang für den Eingangstakt und der Taktausgang für den Ausgangstakt sind mit einem Phasenkomparator bzw. Phasende­ tektor verbunden. Ein dem Phasendetektor nachgeschalteter Phasenregler erzeugt ein Steuersignal, über das die Verzöge­ rungszeit der Verzögerungseinheit eingestellt wird. Die Erzeu­ gung und Aktualisierung des Steuersignals durch den Phasen­ regler erfolgt dabei oftmals synchron mit einem Steuertakt.
Da Flanken des Ausgangstakts maßgeblich für die Ansteuerung von der DLL nachgeschalteten Schaltungseinheiten sind, ist es wünschenswert, daß diese Flanken möglichst ohne Störungen er­ zeugt werden. Es kann jedoch vorkommen, daß der vom Steuer­ takt getaktete Phasenregler eine Anpassung bzw. Aktualisie­ rung des der Verzögerungseinheit zugeführten Steuersignals kurz vor oder sogar während des Auftretens einer Flanke des Ausgangstakts vornimmt. Dies führt zu einer unerwünschten störenden Beeinflussung der Flanken des Ausgangstakts. Die Störung ist darauf zurückzuführen, daß bei einer Änderung des Steuersignals eine Änderung der Verzögerungszeit der Verzöge­ rungseinheit durchgeführt wird, für die bestimmte Schaltvor­ gänge innerhalb der Verzögerungseinheit durchgeführt werden müssen.
Der Erfindung liegt die Aufgabe zugrunde, eine integrierte Schaltung der eingangs beschriebenen Art anzugeben, bei der Störungen der Flanken des Ausgangstakts aufgrund der Aktuali­ sierung des vom Phasenregler erzeugten Steuersignals vermie­ den werden.
Diese Aufgabe wird mit einer integrierten Schaltung gemäß Pa­ tentanspruch 1 gelöst. Vorteilhafte Aus- und Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
Erfindungsgemäß wird die Aktualisierung des dem Steuereingang der Verzögerungseinheit zugeführten Steuersignals durch eine Flanke des am Taktausgang auftretenden Ausgangstakts ausge­ löst.
Dadurch, daß die Aktualisierung des Steuersignals erst durch die Flanke des Ausgangstakts ausgelöst wird, können die durch die Aktualisierung verursachten Einstellungsvorgänge inner­ halb der Verzögerungseinheit die Flanke nicht mehr störend beeinflussen.
Bisher war es üblich, den Phasenregler mit einem Steuertakt anzusteuern, der unabhängig vom Ausgangstakt des Phasenregel­ kreises ist. Damit erfolgte die Aktualisierung des der Verzö­ gerungseinheit zugeführten Steuersignals unabhängig vom Aus­ gangstakt, so daß es zu einer störenden Beeinflussung der Flanken des Ausgangstakts kommen konnte.
Nach einer ersten Ausführungsform der Erfindung wird die Ab­ hängigkeit der Aktualisierung des Steuersignals vom Aus­ gangstakt erreicht, indem der Phasenregler vom Ausgangstakt und nicht von einem davon unabhängigen Steuertakt getaktet wird. Hierzu ist ein Takteingang des Phasenreglers mit dem Taktausgang der Verzögerungseinheit verbunden. Der Phasenreg­ ler erzeugt dann die aktualisierten Werte des Steuersignals in Abhängigkeit der Flanken des Ausgangstakts.
Nach einer anderen Ausführungsform der Erfindung weist die integrierte Schaltung eine zwischen dem Ausgang des Phasen­ reglers und dem Steuereingang der ersten Verzögerungseinheit angeordnete erste Transfereinheit auf, deren Takteingang mit dem Taktausgang der ersten Verzögerungseinheit verbunden ist. Die erste Transfereinheit leitet das ihr vom Phasenregler zu­ geführte Steuersignal in Abhängigkeit der Flanke des ihrem Takteingang zugeführten ersten Ausgangstakts an die erste Verzögerungseinheit weiter.
Bei diese Ausführungsform ist es möglich, daß der Phasenreg­ ler von einem Steuertakt getaktet wird, der weiterhin unab­ hängig vom Ausgangstakt der ersten Verzögerungseinheit ist. Durch die erste Transfereinheit, die beispielsweise eine ge­ taktete Halteschaltung (Latch) sein kann, ist trotzdem ge­ währleistet, daß der jeweils aktualisierte Wert des Steuersi­ gnals erst nach dem Auftreten einer Flanke des Ausgangstakts an den Steuereingang der ersten Verzögerungseinheit weiterge­ leitet wird. Auch auf diese Weise werden also unerwünschte Störungen von Flanken des Ausgangstakts aufgrund von Verände­ rungen des vom Phasenregler erzeugten Steuersignals vermie­ den.
Nach einer Weiterbildung der Erfindung weist die integrierte Schaltung eine zweite Verzögerungseinheit mit einem Taktein­ gang zur Zuführung eines zweiten Eingangstakts, mit einem Taktausgang zur Ausgabe eines gegenüber dem zweiten Ein­ gangstakt verzögerten zweiten Ausgangstakts und mit wenig­ stens einem Steuereingang zum Einstellen ihrer Verzögerungs­ zeit auf. Die Schaltung weist weiterhin eine zweite Trans­ fereinheit auf, über die der Ausgang des Phasenreglers mit dem Steuereingang der zweiten Verzögerungseinheit verbunden ist, die einen Takteingang aufweist, der mit dem Taktausgang der zweiten Verzögerungseinheit verbunden ist, und die das ihr vom Phasenregler zugeführte Steuersignal in Abhängigkeit der Flanke des ihrem Steuereingang zugeführten zweiten Aus­ gangstakts an die zweite Verzögerungseinheit weiterleitet.
Bei dieser Weiterbildung der Erfindung dient der Phasenregler also sowohl der Regelung der Phasenverschiebung des ersten Ausgangstakts gegenüber dem ersten Eingangstakt als auch der Steuerung der Phasenverschiebung des zweiten Ausgangstakts gegenüber dem zweiten Eingangstakt. Diese Weiterbildung eig­ net sich insbesondere für solche ersten und zweiten Ein­ gangstakte, die die gleiche Frequenz aufweisen und zueinander eine bestimmte Phasenverschiebung aufweisen. Durch die zweite Transfereinheit ist gewährleistet, daß durch die Aktualisie­ rung des Steuersignals, das sowohl der ersten als auch der zweiten Verzögerungseinheit zugeführt wird, auch die Flanken des zweiten Ausgangstakts nicht störend beeinflußt werden.
Nach einer weiteren Weiterbildung der Erfindung weist die er­ ste Verzögerungseinheit eine Reihenschaltung einer ersten Verzögerungsstufe und einer zweiten Verzögerungsstufe auf. Der Phasenregler dient zur Erzeugung eines Steuersignals für die erste Verzögerungsstufe und eines Steuersignals für die zweite Verzögerungsstufe. Der Phasenregler ist über eine zweite Transfereinheit mit der ersten Verzögerungsstufe und über eine Reihenschaltung einer dritten Transfereinheit und der ersten Transfereinheit mit der zweiten Verzögerungsstufe verbunden. Takteingänge der zweiten und der dritten Trans­ fereinheit sind mit einem Taktausgang der ersten Verzöge­ rungsstufe verbunden.
Die zweite und die dritte Transfereinheit sorgen dafür, daß den beiden Verzögerungsstufen während einer Periode des Aus­ gangstakts die zum gleichen Zeitpunkt vom Phasenregler er­ zeugten Steuersignale zugeführt werden. Die zweite Trans­ fereinheit verhindert eine Störung der Flanken des Aus­ gangstakts der ersten Verzögerungsstufe und die erste Trans­ fereinheit verhindert eine Störung der Flanken des Aus­ gangstakts der zweiten Verzögerungsstufe durch die Aktuali­ sierung des jeweiligen Steuersignals.
Die erste Verzögerungsstufe kann beispielsweise zum Grobein­ stellen einer Verzögerungszeit und die zweite Verzögerungs­ stufe zum Feineinstellen einer Verzögerungszeit der ersten Verzögerungseinheit dienen.
Die Erfindung wird im folgenden anhand der Figuren näher er­ läutert, die unterschiedliche Ausführungsbeispiele der Erfin­ dung zeigen.
Fig. 1 zeigt ein erstes Ausführungsbeispiel der Erfindung, die eine erste Verzögerungseinheit D1 mit einem Takteingang IN1 zur Zuführung eines ersten Eingangstakts und mit einem Taktausgang OUT1 zur Ausgabe eines gegenüber dem ersten Ein­ gangstakt verzögerten ersten Ausgangstakts aufweist. Der Takteingang IN1 ist über ein ersten Verzögerungsglied dT1 mit konstanter oder einstellbarer Verzögerungszeit mit einem er­ sten Eingang eines Phasendetektors PD verbunden. Der Taktaus­ gang OUT1 ist über ein zweites Verzögerungsglied dT2 mit ebenfalls wahlweise fester oder einstellbarer Verzögerungs­ zeit mit einem zweiten Eingang des Phasendetektors PD verbun­ den. Bei anderen Ausführungsbeispielen der Erfindung kann auch eines der beiden Verzögerungsglieder dT1, dT2 entfallen. Bei den weiter unten noch zu erläuternden Ausführungsbeispie­ len gemäß Fig. 2 und Fig. 3 ist nur ein derartiges Verzöge­ rungsglied dT zwischen dem Taktausgang und dem zweiten Ein­ gang des Phasendetektors PD angeordnet, wobei auch bei diesen Ausführungsbeispielen ein weiteres Verzögerungsglied zwischen dem Takteingang und dem ersten Eingang des Phasendetektors alternativ oder zusätzlich zu diesem Verzögerungsglied dT vorgesehen sein kann.
Der Phasendetektor PD in Fig. 1 prüft die Phasendifferenz zwischen den an seinen beiden Eingängen auftretenden Taktsi­ gnalen und übermittelt ein entsprechendes Ergebnissignal, ggf. über eine Filtereinheit F, an einen Phasenregler C. Der Phasenregler C erzeugt ein der vom Phasendetektor PD festge­ stellten Phasendifferenz entsprechendes Steuersignal, das er einem Steuereingang der ersten Verzögerungseinheit D1 zu­ führt. Über ihren Steuereingang ist die Verzögerungszeit der ersten Verzögerungseinheit D1 einstellbar.
Der Phasenregler C in Fig. 1 weist einen flankensensitiven Takteingang auf, der mit dem Taktausgang OUT1 der ersten Ver­ zögerungseinheit D1 verbunden ist. Der Phasenregler C führt Neuberechnungen des von ihm erzeugten Steuersignals, die im folgenden auch als "Aktualisierungen" des Steuersignals be­ zeichnet werden, nur bei jeder an seinem Takteingang auftre­ tenden positiven Flanke des ersten Ausgangstakts durch. Dabei wird angenommen, daß die positive Flanke des ersten Aus­ gangstakts dessen "aktive" Flanke ist, die für die Ansteue­ rung von (in der Fig. 1 nicht dargestellten), dem ersten Taktausgang OUT1 nachgeschalteten Schaltungseinheiten maßgeb­ lich ist.
Während der Phasendetektor PD die Werte der von ihm festge­ stellten Phasendifferenz kontinuierlich aktualisiert und dem Phasenregler C übergibt, aktualisiert dieser das von ihm er­ zeugte Steuersignal nur bei Auftreten einer positiven Flanke an seinem Takteingang. Somit erfolgt eine Änderung des Steu­ ersignals und damit eine Änderung der Verzögerungszeit der ersten Verzögerungseinheit D1 immer unmittelbar nach dem Auf­ treten der positiven, aktiven Flanke des ersten Aus­ gangstakts. Auf diese Weise wird also verhindert, daß die Ak­ tualisierung des Steuersignals durch den Phasenregler C die aktive Flanke des ersten Ausgangstakts in unerwünschter Weise beeinflußt. Da nur die aktive Flanke des ersten Ausgangstakts maßgeblich für die Ansteuerung der nachgeschalteten Schal­ tungseinheiten ist, ist eine auftretende Störung des ersten Ausgangstakts kurz nach dem Auftreten der positiven Flanke unschädlich.
Fig. 2 zeigt ein anderes Ausführungsbeispiel der Erfindung, bei dem in Abweichung von Fig. I der Phasenregler C nicht durch den ersten Ausgangstakt am Taktausgang OUT1 der ersten Verzögerungseinheit D1, sondern durch einen davon abweichen­ den Steuertakt CLK getaktet wird. Bei diesem Ausführungsbei­ spiel erzeugt der Phasenregler C ein digitales Steuersignal mit einer Breite von mehreren Bit. Dieses wird entsprechenden Steuereingängen der ersten Verzögerungseinheit D1 über eine erste Transfereinheit L1, die eine taktgesteuerte Halteschal­ tung (Latch) ist, zugeführt. Die erste Transfereinheit L1 weist einen flankensensitiven Takteingang auf, der mit dem Taktausgang OUT1 der ersten Verzögerungseinheit D1 verbunden ist.
Bei diesem Ausführungsbeispiel erzeugt der Phasenregler C also das Steuersignal unabhängig vom ersten Ausgangstakt der ersten Verzögerungseinheit D1. Allerdings speichert die erste Transfereinheit L1 das jeweils vom Phasenregler C erzeugte, aktuelle Steuersignal erst beim Auftreten einer positiven Flanke des ersten Ausgangstakts und leitet dann erst dieses aktualisierte Steuersignal an die erste Verzögerungseinheit D1 weiter. Somit ist auch bei diesem Ausführungsbeispiel ge­ währleistet, daß Änderungen des Steuersignals an den Steuer­ eingängen der ersten Verzögerungseinheit D1 erst nach dem Auftreten der positiven bzw. aktiven Flanke des ersten Aus­ gangstakts erfolgen.
Fig. 2 sind noch weitere Komponenten zu entnehmen, die bei anderen Ausführungsbeispielen der Erfindung auch entfallen können. Es handelt sich dabei um eine zweite Verzögerungsein­ heit D2 mit einem Takteingang IN2 zum Zuführen eines zweiten Eingangstakts und mit einem Taktausgang OUT2 zur Ausgabe ei­ nes gegenüber dem zweiten Eingangstakt verzögerten bzw. pha­ senverschobenen zweiten Ausgangstakts. Die beiden den Takteingängen IN1, IN2 zugeführten Eingangstakte weisen zu­ einander eine feste Phasenbeziehung auf. Einer der beiden Eingangstakte kann beispielsweise aus dem anderen durch In­ vertierung erzeugt sein. Die Ausgänge des Phasenreglers C, an denen dieser das Steuersignal ausgibt, sind über eine zweite Transfereinheit L2 mit entsprechenden Steuereingängen der zweiten Verzögerungseinheit D2 verbunden, über die die Verzö­ gerungszeit der zweiten Verzögerungseinheit D2 einstellbar ist. Ein flankensensitiver Takteingang der zweiten Trans­ fereinheit L2 ist mit dem Taktausgang der zweiten Verzöge­ rungseinheit D2 verbunden.
Bei der in Fig. 2 gezeigten Schaltung wird dasselbe vom Pha­ senregler C erzeugte Steuersignal sowohl der ersten Trans­ fereinheit L1 als auch der zweiten Transfereinheit L2 zuge­ führt. Die Weiterleitung des aktualisierten Steuersignals er­ folgt mittels der ersten Transfereinheit L1 jedoch abhängig vom ersten Ausgangstakt der ersten Verzögerungseinheit D1 und mittels der zweiten Transfereinheit L2 in Abhängigkeit des zweiten Ausgangstakts der zweiten Verzögerungseinheit D2. So­ mit ist für beide Verzögerungseinheiten D1, D2 gewährleistet, daß die positive Flanke ihrer Ausgangstakte nicht durch Ände­ rungen des Steuersignals an ihren Steuereingängen in stören­ der Weise beeinflußt wird. Während die erste Verzögerungsein­ heit D1 Bestandteil des den Phasenregler C aufweisenden Pha­ senregelkreises ist, erfolgt über das vom Phasenregler C über die zweite Transfereinheit L2 an die zweite Verzögerungsein­ heit D2 übermittelte Steuersignal lediglich eine Steuerung, also keine Regelung, der Phasenverschiebung des zweiten Aus­ gangstakts gegenüber dem zweiten Eingangstakt.
Fig. 3 zeigt ein weiteres Ausführungsbeispiel der Erfindung, bei dem die erste Verzögerungseinheit D1 eine Reihenschaltung einer ersten Verzögerungsstufe D3 und einer zweiten Verzöge­ rungsstufe D4 aufweist. Der Phasenregler C erzeugt wiederum ein digitales Steuersignal, das bei diesem Beispiel acht Bits A0 bis A7 aufweist. Die fünf höchstwertigen Bits A3 bis A7 des Steuersignals werden entsprechenden Steuereingängen der ersten Verzögerungsstufe D3 über eine zweite Transfereinheit L2 zugeführt. Die drei niedrigwertigsten Bits A0 bis A2 des Steuersignals werden entsprechenden Steuereingängen der zwei­ ten Verzögerungsstufe D4 über eine Reihenschaltung einer dritten Transfereinheit L3 und der ersten Transfereinheit L1 zugeführt. Über ihre Steuereingänge sind die Verzögerungszei­ ten der beiden Verzögerungsstufen D3, D4 einstellbar. Dabei handelt es sich bei der ersten Verzögerungsstufe D3 um eine Grobverzögerungsstufe und bei der zweiten Verzögerungsstufe D4 um eine Feinverzögerungsstufe der ersten Verzögerungsein­ heit D1. Das bedeutet, daß die Verzögerungszeit der ersten Verzögerungsstufe D3 in minimalen Schritten veränderlich ist, die größer sind als diejenigen der zweiten Verzögerungsstufe D4.
Die drei Transfereinheiten L1, L2, L3 weisen jeweils einen flankensensitiven Takteingang auf. Die Takteingänge der zwei­ ten Transfereinheit L2 und der dritten Transfereinheit L3 sind mit einem Taktausgang A der ersten Verzögerungsstufe D3 verbunden, der auch mit einem Takteingang der zweiten Verzö­ gerungsstufe D4 verbunden ist. Der Takteingang der ersten Transfereinheit L1 ist wiederum mit dem Taktausgang OUT1 der ersten Verzögerungseinheit D1, der ein Taktausgang der zwei­ ten Verzögerungsstufe D4 ist, verbunden.
Bei dem in Fig. 3 dargestellten Ausführungsbeispiel erfolgt das Weiterleiten des vom Phasenregler erzeugten Steuersignals gleichzeitig über die zweite Transfereinheit L2 bzw. die dritte Transfereinheit L3 an die Steuereingänge der ersten Verzögerungsstufe D3 und an die Eingänge der ersten Trans­ fereinheit L1. Somit ist gewährleistet, daß positive Flanken am Taktausgang A der ersten Verzögerungsstufe D3 nicht durch eine Aktualisierung des Steuersignals an den Steuereingängen der ersten Verzögerungsstufe D3 in störender Weise beeinflußt werden. Die erste Transfereinheit L1 sorgt wiederum dafür, daß das von ihr an die Steuereingänge der zweiten Verzöge­ rungsstufe D4 übermittelte Steuersignal erst nach dem Auftre­ ten einer positiven Flanke des ersten Ausgangstakts geändert wird.
Die Transfereinheiten L1, L2, L3 sind wiederum Halteschaltun­ gen, die den vorhergehenden Wert des Steuersignals so lange speichern und an die Steuereingänge der entsprechenden Verzö­ gerungsstufen D3, D4 weiterleiten, bis sie beim Auftreten der nächsten positiven Flanke an ihrem Takteingang den zu diesem Zeitpunkt an ihren Eingängen anliegenden Wert des Steuersi­ gnals übernehmen und anstelle des zuvor gespeicherten Wertes speichern und an die Verzögerungsstufen D3, D4 weiterleiten.
Bei allen erläuterten Ausführungsbeispielen erfolgt die Ände­ rung der Verzögerungszeit der Verzögerungseinheiten D1, D2 bzw. Verzögerungsstufen D3, D4 zu einem Zeitpunkt, der unkri­ tisch ist und den entsprechenden Ausgangstakt nicht wesent­ lich stört. Insbesondere wird dessen aktive Flanke (bei die­ sen Ausführungsbeispielen die positive Flanke) nicht gestört. Dadurch, daß die Aktualisierung der Steuersignale an den Steuereingängen der Verzögerungseinheiten bzw. Verzögerungs­ stufen unmittelbar durch die aktive Flanke der Ausgangstakte ausgelöst wird, steht die maximal mögliche Zeitspanne der Pe­ riode der Ausgangstakte zur Verfügung, um die sich aufgrund der Aktualisierung ergebende Änderung der Verzögerungszeiten vorzunehmen, bevor die nächste aktive Flanke am entsprechen­ den Taktausgang auftritt. Somit befinden sich die Verzöge­ rungseinheiten D1, D2 und Verzögerungsstufen D3, D4 bereits im eingeschwungenen Zustand, wenn die nächste positive Takt­ flanke auftritt.
Beim Ausführungsbeispiel gemäß Fig. 3 gewährleistet die dritte Transfereinheit L3, daß die Verzögerungszeit der zwei­ ten Verzögerungsstufe D4 immer nach derjenigen der ersten Verzögerungsstufe D3, aber in derselben Taktperiode geändert wird.
Die Transfereinheiten L1, L2, L3 der unterschiedlichen Aus­ führungsbeispiele sind günstigerweise unmittelbar in der Nähe der Steuereingänge der zugehörigen Verzögerungseinheiten D1, D2 bzw. Verzögerungsstufen D3, D4 angeordnet, so daß zwischen ihren Ausgängen und den Steuereingängen nur noch vernachläs­ sigbare Signallaufzeiten auftreten.
Das in Fig. 3 gezeigte Ausführungsbeispiel eignet sich ins­ besondere, wenn die beiden Verzögerungsstufen D3, D4, zum Einstellen einer neuen Verzögerungszeit Zeitspannen benöti­ gen, deren Summe größer oder gleich der Periodendauer des er­ sten Eingangstakts ist.
Die Transfereinheiten L1, L2, L3 können bei anderen Ausfüh­ rungsbeispielen auch durch negative Flanken an ihren Taktein­ gängen getaktet werden, wenn dies die aktiven Flanken der entsprechenden Taktsignale sind.

Claims (7)

1. Integrierte Schaltung
  • - mit einer ersten Verzögerungseinheit (D1) mit einem Takteingang (IN1) zur Zuführung eines ersten Ein­ gangstakts, mit einem Taktausgang (OUT1) zur Ausgabe eines gegenüber dem ersten Eingangstakt verzögerten ersten Aus­ gangstakts und mit wenigstens einem Steuereingang zum Ein­ stellen ihrer Verzögerungszeit,
  • - mit einem Phasendetektor (PD) mit einem ersten Eingang, der mit dem Takteingang (IN1) der ersten Verzögerungsein­ heit (D1) verbunden ist, und mit einem zweiten Eingang, der mit dem Taktausgang (OUT1) der ersten Verzögerungsein­ heit verbunden ist,
  • - und mit einem Phasenregler (C) mit wenigstens einem Ein­ gang, der mit einem Ausgang des Phasenkomparators (PD) verbunden ist, und mit wenigstens einem Ausgang, der mit dem Steuereingang der ersten Verzögerungseinheit (D1) ver­ bunden ist und der zur Ausgabe eines Steuersignals dient, das abhängig von einer vom Phasenkomparator festgestellten Phasendifferenz ist,
  • - bei der eine Aktualisierung des dem Steuereingang der er­ sten Verzögerungseinheit (D1) zugeführten Steuersignals durch eine Flanke des am Taktausgang (OUT1) auftretenden ersten Ausgangstakts ausgelöst wird.
2. Integrierte Schaltung nach Anspruch 1, deren Phasenregler (C) einen Takteingang aufweist, der mit dem Taktausgang (OUT1) der ersten Verzögerungseinheit (D1) verbunden ist, und die Berechnung eines aktuellen Werts des Steuersignals in Abhängigkeit von an seinem Takteingang auf­ tretenden Flanken durchführt.
3. Integrierte Schaltung nach Anspruch 1,
  • - mit einer ersten Transfereinheit (L1),
  • - über die der Ausgang des Phasenreglers (C) mit dem Steu­ ereingang der ersten Verzögerungseinheit (D1) verbunden ist,
  • - die einen Takteingang aufweist, der mit dem Taktausgang (OUT1) der ersten Verzögerungseinheit (D1) verbunden ist,
  • - und die das ihr vom Phasenregler (C) zugeführte Steuer­ signal in Abhängigkeit der Flanke des ihrem Takteingang zugeführten ersten Ausgangstakts (OUT1) an die erste Verzögerungseinheit (D1) weiterleitet.
4. Integrierte Schaltung nach Anspruch 3,
  • - mit einer zweiten Verzögerungseinheit (D2) mit einem Takteingang (IN2) zur Zuführung eines zweiten Ein­ gangstakts, mit einem Taktausgang (OUT2) zur Ausgabe eines gegenüber dem zweiten Eingangstakt verzögerten zweiten Ausgangstakts und mit wenigstens einem Steuereingang zum Einstellen ihrer Verzögerungszeit,
  • - und mit einer zweiten Transfereinheit (L2),
  • - über die der Ausgang des Phasenreglers (C) mit dem Steu­ ereingang der zweiten Verzögerungseinheit (D2) verbunden ist,
  • - die einen Takteingang aufweist, der mit dem Taktausgang (OUT2) der zweiten Verzögerungseinheit verbunden ist,
  • - und die das ihr vom Phasenregler (C) zugeführte Steuer­ signal in Abhängigkeit der Flanke des ihrem Steuerein­ gang zugeführten zweiten Ausgangstakts an die zweite Verzögerungseinheit (D2) weiterleitet.
5. Integrierte Schaltung nach Anspruch 3,
  • - deren erste Verzögerungseinheit (D1) zwischen ihrem Takteingang (IN1) und ihrem Taktausgang (OUT1) eine Rei­ henschaltung einer ersten Verzögerungsstufe (D3) und einer zweiten Verzögerungsstufe (D4) aufweist, die jeweils we­ nigstens einen Steuereingang zum Einstellen ihrer Verzöge­ rungszeit aufweisen,
  • - deren Phasenregler (C) wenigstens einen ersten Ausgang zur Ausgabe eines Steuersignals für die erste Verzögerungs­ stufe (D3) und wenigstens einen zweiten Ausgang zur Aus­ gabe eines Steuersignals für die zweite Verzögerungsstufe (D4) aufweist,
  • - deren erste Transfereinheit (L1) einen Eingang aufweist und einen Ausgang, der mit dem Steuereingang der zweiten Verzögerungsstufe (D4) verbunden ist,
  • - mit einer zweiten Transfereinheit (L2),
  • - über die der erste Ausgang des Phasenreglers (C) mit dem Steuereingang der ersten Verzögerungsstufe (D3) verbun­ den ist,
  • - die einen Takteingang aufweist, der mit einem Ausgang (A) der ersten Verzögerungsstufe (D3) verbunden ist,
  • - und die das ihr vom Phasenregler (C) zugeführte Steuer­ signal in Abhängigkeit einer Flanke eines ihrem Steuer­ eingang zugeführten Ausgangstakts der ersten Verzöge­ rungsstufe (D3) an die erste Verzögerungsstufe weiter­ leitet,
  • - mit einer dritten Transfereinheit (L3),
  • - über die der zweite Ausgang des Phasenreglers (C) mit dem Eingang der ersten Transfereinheit (L1) verbunden ist,
  • - die einen Takteingang aufweist, der mit dem Ausgang (A) der ersten Verzögerungsstufe (D3) verbunden ist,
  • - und die das ihr vom Phasenregler (C) zugeführte Steuer­ signal in Abhängigkeit der Flanke des ihrem Takteingang zugeführten Ausgangstakts der ersten Verzögerungsstufe (D3) an die erste Transfereinheit (L1) weiterleitet.
6. Integrierte Schaltung nach Anspruch 5, deren erste Verzögerungsstufe (D3) zum Grobeinstellen einer Verzögerungszeit und deren zweite Verzögerungsstufe (D4) zum Feineinstellen einer Verzögerungszeit der ersten Verzöge­ rungseinheit (D1) dient.
7. Integrierte Schaltung nach einem der vorstehenden Ansprü­ che, deren wenigstens eine Transfereinheit (L1, L2, L3) die ihr zugeführten Steuersignale zwischen an ihrem Takteingang auf­ einanderfolgenden Signalflanken speichert.
DE19930167A 1999-06-30 1999-06-30 Integrierte Schaltung mit einem Phasenregelkreis Expired - Fee Related DE19930167C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19930167A DE19930167C2 (de) 1999-06-30 1999-06-30 Integrierte Schaltung mit einem Phasenregelkreis
US09/608,563 US6351167B1 (en) 1999-06-30 2000-06-30 Integrated circuit with a phase locked loop

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19930167A DE19930167C2 (de) 1999-06-30 1999-06-30 Integrierte Schaltung mit einem Phasenregelkreis

Publications (2)

Publication Number Publication Date
DE19930167A1 true DE19930167A1 (de) 2001-01-18
DE19930167C2 DE19930167C2 (de) 2003-03-06

Family

ID=7913186

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19930167A Expired - Fee Related DE19930167C2 (de) 1999-06-30 1999-06-30 Integrierte Schaltung mit einem Phasenregelkreis

Country Status (2)

Country Link
US (1) US6351167B1 (de)
DE (1) DE19930167C2 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10146080A1 (de) * 2001-09-19 2002-10-31 Infineon Technologies Ag Treiberschaltung und elektronische Schaltung zum Ausgleichen einer Phasendifferenz
DE10261409A1 (de) * 2002-12-30 2004-07-22 Infineon Technologies Ag Verzögerungsregelschleife und Verfahren zur Verzögerungsregelung
DE10306619A1 (de) * 2003-02-18 2004-09-02 Infineon Technologies Ag DLL-Schaltung zur Stabilisierung der Einschwingphase
DE10300690B4 (de) * 2002-05-21 2005-06-09 Hynix Semiconductor Inc., Ichon Digitale DLL-Vorrichtung zum Korrigieren des Tastverhältnisses und dessen Verfahren
DE10149584B4 (de) * 2001-10-08 2007-11-22 Infineon Technologies Ag Verzögerungsregelkreis
US7319352B2 (en) 2006-04-04 2008-01-15 Johann-Christoph Scheytt Phase and amplitude modulator
US7423464B2 (en) 2006-04-04 2008-09-09 Johann-Christoph Scheytt Phase and amplitude modulator

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6873509B2 (en) * 2002-05-13 2005-03-29 Infineon Technologies Ag Use of an on-die temperature sensing scheme for thermal protection of DRAMS
US6809914B2 (en) 2002-05-13 2004-10-26 Infineon Technologies Ag Use of DQ pins on a ram memory chip for a temperature sensing protocol
US6711091B1 (en) 2002-09-27 2004-03-23 Infineon Technologies Ag Indication of the system operation frequency to a DRAM during power-up
US6985400B2 (en) * 2002-09-30 2006-01-10 Infineon Technologies Ag On-die detection of the system operation frequency in a DRAM to adjust DRAM operations
KR100582391B1 (ko) * 2004-04-08 2006-05-22 주식회사 하이닉스반도체 반도체 소자에서의 지연 요소의 지연 검출 장치 및 방법
US7218158B2 (en) * 2004-08-27 2007-05-15 Micron Technology, Inc. Self-timed fine tuning control
DE102004045288A1 (de) * 2004-09-16 2006-04-06 Scheytt, Johann Christoph, Dr. Schaltungsanordnung zur variablen Signalverzögerung und Schaltungsanordnung zur automatischen Kalibrierung von Phasenmessgliedern
US7501867B2 (en) * 2006-09-14 2009-03-10 Rambus, Inc. Power supply noise rejection in PLL or DLL circuits
US8638145B2 (en) 2011-12-30 2014-01-28 Advanced Micro Devices, Inc. Method for locking a delay locked loop

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3733554A1 (de) * 1986-10-07 1988-04-21 Western Digital Corp Pll-verzoegerungsschaltung
DE19703986A1 (de) * 1996-05-31 1997-12-04 Mitsubishi Electric Corp Signalformereinrichtung und Taktsignalzuführvorrichtung
US5777501A (en) * 1996-04-29 1998-07-07 Mosaid Technologies Incorporated Digital delay line for a reduced jitter digital delay lock loop

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5223755A (en) * 1990-12-26 1993-06-29 Xerox Corporation Extended frequency range variable delay locked loop for clock synchronization
JP3335537B2 (ja) * 1996-11-19 2002-10-21 富士通株式会社 半導体集積回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3733554A1 (de) * 1986-10-07 1988-04-21 Western Digital Corp Pll-verzoegerungsschaltung
US5777501A (en) * 1996-04-29 1998-07-07 Mosaid Technologies Incorporated Digital delay line for a reduced jitter digital delay lock loop
DE19703986A1 (de) * 1996-05-31 1997-12-04 Mitsubishi Electric Corp Signalformereinrichtung und Taktsignalzuführvorrichtung

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10146080A1 (de) * 2001-09-19 2002-10-31 Infineon Technologies Ag Treiberschaltung und elektronische Schaltung zum Ausgleichen einer Phasendifferenz
DE10149584B4 (de) * 2001-10-08 2007-11-22 Infineon Technologies Ag Verzögerungsregelkreis
US7457392B2 (en) 2001-10-08 2008-11-25 Infineon Technologies Ag Delay locked loop
DE10300690B4 (de) * 2002-05-21 2005-06-09 Hynix Semiconductor Inc., Ichon Digitale DLL-Vorrichtung zum Korrigieren des Tastverhältnisses und dessen Verfahren
DE10261409A1 (de) * 2002-12-30 2004-07-22 Infineon Technologies Ag Verzögerungsregelschleife und Verfahren zur Verzögerungsregelung
DE10261409B4 (de) * 2002-12-30 2006-05-11 Infineon Technologies Ag Verzögerungsregelschleife und Verfahren zur Verzögerungsregelung
DE10306619A1 (de) * 2003-02-18 2004-09-02 Infineon Technologies Ag DLL-Schaltung zur Stabilisierung der Einschwingphase
US6924680B2 (en) 2003-02-18 2005-08-02 Infineon Technologies Ag DLL circuit for stabilization of the initial transient phase
DE10306619B4 (de) * 2003-02-18 2006-04-13 Infineon Technologies Ag DLL-Schaltung zur Stabilisierung der Einschwingphase
US7319352B2 (en) 2006-04-04 2008-01-15 Johann-Christoph Scheytt Phase and amplitude modulator
US7423464B2 (en) 2006-04-04 2008-09-09 Johann-Christoph Scheytt Phase and amplitude modulator

Also Published As

Publication number Publication date
US6351167B1 (en) 2002-02-26
DE19930167C2 (de) 2003-03-06

Similar Documents

Publication Publication Date Title
DE19930167C2 (de) Integrierte Schaltung mit einem Phasenregelkreis
DE69416586T2 (de) Digital gesteuerter quarzoszillator
DE69106159T2 (de) Phasenregelschaltung und dadurch entstandener Frequenzvervielfacher.
DE60212012T2 (de) Taktschaltung, die während einer Umschaltung von Aktivtakt auf Bereitschafstakt die Phasenverschiebung unterdrücken kann
DE69202734T2 (de) Spannungsgesteuerter Oszillator.
DE2851519B2 (de) Anordnung zur Erzeugung von Taktimpulsen
DE4330600A1 (de) Variable Verzögerungsstufe und Taktversorgungsvorrichtung mit einer solchen Stufe
DE10312261B4 (de) Verzögerungsregelschleife, die einen variablen Spannungsregler aufweist
DE2746578A1 (de) Digitalgesteuerter schaltregler
DE60219527T2 (de) Takterzeugungsschaltung
EP0262481A2 (de) Schaltungsanordnung zur Erzeugung eines zu einer zugeführten Referenzfrequenz frequenzsynchronen Taktsignals
DE60211822T2 (de) Verfahren und Vorrichtung zur Synchronisierung eines mehrstufigen Multiplexers
DE19852457C2 (de) Verfahren und Vorrichtung zur Phasendrehung in einem Phasenregelkreis
DE102006024471A1 (de) Umschaltbarer Phasenregelkreis sowie Verfahren zum Betrieb eines umschaltbaren Phasenregelkreises
DE19625185C2 (de) Präzisionstaktgeber
DE69300291T2 (de) Frequenzregelschleife.
DE102006024469B3 (de) Phasenregelkreis zur Erzeugung mehrerer Ausgangssignale
DE69718144T2 (de) Schaltung zur reduzierung von phasenrauschen
EP1525662B1 (de) Digital gesteuerter oszillator
DE10130123A1 (de) Verzögerungsregelkreis zur Erzeugung komplementärer Taktsignale
DE10149584B4 (de) Verzögerungsregelkreis
DE3855895T2 (de) Taktsignal-Versorgungssystem
DE19929801C1 (de) Integrierte Schaltung zur Erzeugung eines phasenverschobenen Ausgangstakts aus einem Taktsignal
WO1991012668A1 (de) Verfahren zum umsetzen einer analogen spannung in einen digitalwert
EP0460274B1 (de) Verfahren und Schaltungsanordnung für einen Phasenkomparator

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8304 Grant after examination procedure
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee