DE10312261B4 - Verzögerungsregelschleife, die einen variablen Spannungsregler aufweist - Google Patents
Verzögerungsregelschleife, die einen variablen Spannungsregler aufweist Download PDFInfo
- Publication number
- DE10312261B4 DE10312261B4 DE10312261A DE10312261A DE10312261B4 DE 10312261 B4 DE10312261 B4 DE 10312261B4 DE 10312261 A DE10312261 A DE 10312261A DE 10312261 A DE10312261 A DE 10312261A DE 10312261 B4 DE10312261 B4 DE 10312261B4
- Authority
- DE
- Germany
- Prior art keywords
- delay
- circuit
- clk
- signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000000872 buffer Substances 0.000 claims description 9
- 230000001419 dependent effect Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000009966 trimming Methods 0.000 claims description 2
- 230000003111 delayed effect Effects 0.000 description 21
- 238000013461 design Methods 0.000 description 10
- 230000007423 decrease Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 3
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 3
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 description 3
- 230000000644 propagated effect Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 2
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 2
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 101100112084 Arabidopsis thaliana CRT2 gene Proteins 0.000 description 1
- 101100235014 Capsicum annuum LCY1 gene Proteins 0.000 description 1
- 241000978750 Havardia Species 0.000 description 1
- 235000010678 Paulownia tomentosa Nutrition 0.000 description 1
- 240000002834 Paulownia tomentosa Species 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means
Landscapes
- Pulse Circuits (AREA)
- Dram (AREA)
Abstract
Verfahren
zum Setzen der Dauer einer Einheitszeitverzögerung in einer Verzögerungsregelschleifenschaltung
auf einen erwünschten
Wert, mit folgenden Schritten:
Versorgen von Verzögerungseinheiten einer Vorwärtsverzögerungsleitung der Verzögerungsregelschleifenschaltung mit einer variablen Versorgungsspannung;
Messen der Einheitsverzögerungszeit; und
Einstellen der variablen Spannung, derart, daß die gemessene Einheitsverzögerungszeit im wesentlichen gleich dem erwünschten Wert ist,
wobei der Einstellungsschritt ein Einstellen des Verhältnisses von Widerstandswerten in einer Spannungsteilerschaltung eines variablen Spannungsreglers (62) aufweist, der die variable Versorgungsspannung liefert.
Versorgen von Verzögerungseinheiten einer Vorwärtsverzögerungsleitung der Verzögerungsregelschleifenschaltung mit einer variablen Versorgungsspannung;
Messen der Einheitsverzögerungszeit; und
Einstellen der variablen Spannung, derart, daß die gemessene Einheitsverzögerungszeit im wesentlichen gleich dem erwünschten Wert ist,
wobei der Einstellungsschritt ein Einstellen des Verhältnisses von Widerstandswerten in einer Spannungsteilerschaltung eines variablen Spannungsreglers (62) aufweist, der die variable Versorgungsspannung liefert.
Description
- Die vorliegende Erfindung bezieht sich allgemein auf integrierte Schaltungen und insbesondere auf eine Verzögerungsregelschleifenschaltung.
- Taktsignale werden in praktisch jeder integrierten Schaltung (IC) verwendet, um die Betriebszeitgebung der IC und/oder die Übertragung von Daten innerhalb und zwischen ICs zu steuern. Alle einzelnen Schaltungen oder Vorrichtungen, wie z. B. Flip-Flops und/oder Latche, in einer bestimmten IC können einen Zustand z. B. bei einer einzelnen ansteigenden oder abfallenden Flanke eines gemeinsamen Taktsignals ändern. Relativ große ICs, wie z. B. Speicherchips, programmierbare Logikarrays oder jede andere IC, die eine Taktzeitversatzeinstellung erfordert, umfassen Tausende oder sogar Millionen derartiger einzelner Schaltungen oder Vorrichtungen. Das Taktsignal wird üblicherweise an einen Takteingangsanschlußstift der IC zur Verteilung zu jeder dieser zahlreichen Vorrichtungen innerhalb der IC angelegt. So wird das Taktsignal von dem Takteingangsanschlußstift zu Vorrichtungen auf der IC übertragen oder weitergeleitet, die sowohl relativ nahe als auch relativ weit entfernt von dem Takteingangsanschlußstift sind. Bis zu der Zeit, zu der das Taktsignal die Vorrichtungen erreicht, die auf Abschnitten der IC angeordnet sind, die relativ weit entfernt von dem Eingangsanschlußstift sind, hat das Taktsignal wahrscheinlich an einer wesentlichen Laufzeitverzögerung gelitten.
- Das an dem IC-Takteingang empfangene Taktsignal wird im folgenden als das Eingangs- oder Referenztaktsignal REF CLK bezeichnet, wohingegen das Taktsignal, das durch die zuletzt bediente Vorrichtung auf der IC empfangen wird, hier in als das ausgebreitete Taktsignal P_CLK bezeichnet wird. Die Laufzeitverzögerung zwischen den Signalen REF_CLK und P_CLK, die im folgenden als tP bezeichnet wird, kann unter Umständen Schwierigkeiten beim schnittstellenmäßigen Verbinden zwischen ICs und/oder ein Verlangsamen der Gesamtbetriebsgeschwindigkeit eines Systems bewirken. Daten können z. B. auf eine bezüglich des Referenztaktsignals zeitausgerichtete Weise an eine IC geliefert oder in dieselbe eingegeben werden, wohingegen Daten, die von der IC ausgegeben werden, wahrscheinlich auf eine mit dem ausgebreiteten Taktsignal zeitausgerichtete Weise bereitgestellt werden.
- Die Laufzeitverzögerung tP für eine bestimmte IC hängt zumindest teilweise von der Konfiguration dieser bestimmten IC ab. So ist tP für eine bestimmte IC allgemein konstant. tP variiert jedoch aufgrund externer Faktoren, wie z. B. Veränderungen der Umgebungstemperatur und/oder angelegter Spannung. Es ist von Vorteil, die Auswirkung derartiger externer Faktoren auf die Laufzeitverzögerung tP des Referenztaktsignals durch eine Zeitausrichtung des ausgebreiteten Taktsignals P_CLK einer IC mit dem Referenztaktsignal REF_CLK auszugleichen. Verzögerungsregelschleifenschaltungen sind eine Art und Weise, auf die eine derartige Zeitausrichtung von Signalen durchgeführt wird.
- Verzögerungsregelschleifen- (DLL-) Schaltungen empfangen das Referenztaktsignal REF_CLK und erzeugen ein Ausgangstaktsignal CLK_OUT, das bezüglich des Referenztaktsignals REF_CLK vorgestellt oder verzögert wird. Zur Bequemlichkeit werden alle Signale, die durch eine DLL erzeugt werden, im folgenden bezeichnet, um relativ zu dem Signal REF_CLK verzögert zu sein, und zwar unabhängig davon, ob das bestimmte Signal tatsächlich relativ zu dem Referenztaktsignal vorgestellt oder verzögert wird. Eine DLL verzögert das Ausgangstaktsignal CLK_OUT um einen Zeitbetrag, der im wesentlichen gleich der Laufzeitverzögerung tP der IC ist, d. h. um den Zeitbetrag, den das Referenztaktsignal REF_CLK benötigt, um sich durch die IC auszubreiten. Ferner stellt eine DLL das Signal CLK_OUT ein, um Veränderungen an tP aufgrund der zuvor genannten externen Faktoren auszugleichen. Vorrichtungen, die auf Abschnitten der IC gebildet sind, die nahe an dem Takteingangsanschluß sind, werden üblicherweise mit dem Signal REF_CLK versorgt, wohingegen Vorrichtungen, die auf Abschnitten der IC gebildet sind, die relativ weit entfernt von dem Eingangstaktsignal sind, üblicherweise mit dem Signal CLK_OUT versorgt werden. So empfangen alle Vorrichtungen auf der IC Taktsignale, die zeitlich ausgerichtet sind.
- Die DLL stellt den Zeitbetrag, um den das Signal CLK_OUT relativ zu dem Signal REF_CLK verzögert wird, durch ein Vergleichen des Signals REF_CLK mit einem Rückkopplungstaktsignal FB_CLK ein. Das Signal FB_CLK ist im wesentlichen eine verzögerte Version des Signals CLK_OUT. Das Signal FB_CLK wird durch eine Rückkopplungsverzögerungsschaltung verzögert, die die Laufzeitverzögerung bzw. Ausbreitungsverzögerung durch eine integrierte Schaltung modelliert. Die Zeitverzögerung des Signals FB_CLK relativ zu dem Signal CLK_OUT ist z. B. proportional zu der Laufzeitverzögerung tP der IC unter den vordefinierten Betriebsbedingungen oder gleich derselben. Da die externen Faktoren die Laufzeitverzögerung durch die IC beeinflussen, beeinflussen dieselben auch die Zeitverzögerung, die durch die Rückkopplungsverzögerungsschaltung eingeführt wird.
- Das Signal CLK_OUT ist im wesentlichen eine verzögerte Version des Signals REF_CLK. Die Verzögerung des Signals CLK_OUT wird durch eine Vorwärtsverzögerungsschaltung eingestellt, die eine Vorwärtsverzögerungsleitung aufweist, wie z. B. eine vorbestimmte Anzahl von Puffern oder Invertern, die in Serie miteinander geschaltet sind. Die Länge der Vorwärtsverzögerungsleitung wird basierend auf einem Vergleich des Signals REF_CLK mit dem Rückkopplungstaktsignal FB_CLK eingestellt, um dadurch die Verzögerung des Signals CLK_OUT einzustellen und das Signal CLK_OUT mit dem Signal REF_CLK an dem Ende des Taktbaumes zeitlich auszu richten. So werden Veränderungen der Laufzeitverzögerung aufgrund der externen Faktoren ausgeglichen und die Taktsignale werden für einen Bereich von Betriebsbedingungen und -parametern zeitlich ausgerichtet.
- Beim Entwerfen von DLLs wurde bisher ein Kompromiß zwischen in Konflikt stehenden Entwurfszielen benötigt. Das erste Entwurfsziel einer herkömmlichen DLL besteht darin, eine maximale Verzögerungszeit zu schaffen, die im wesentlichen gleich der längsten erwarteten Zykluszeit (d. h. der niedrigsten Betriebsfrequenz) des Signals REF_CLK ist, um eine Ausrichtung der Signale unter Betriebsbedingungen eines ungünstigsten Falls sicherzustellen. Das zweite Entwurfsziel besteht darin, eine hohe Auflösung, d. h. kleine Zeitinkremente, bei der Einstellung der Verzögerung des Signals CLK_OUT zu liefern, eine Zeitausrichtung der Takte zu maximieren und deshalb auch die Betriebsgeschwindigkeit der IC. Ein Erfüllen dieser beider Ziele resultiert in einer DLL, die eine Verzögerungsleitung mit einer Mehrzahl leistungsverbrauchender Verzögerungsstufen benötigt. Die Mehrzahl an Verzögerungsstufen liefert die hohe Auflösung und den breiten Frequenzeinstellungsbereich, verbraucht jedoch große Mengen an Leistung und Zeit, um einen verriegelten Zustand zu erreichen, bei dem die Taktsignale ausgerichtet sind. Ferner verbrauchen derartige lange Verzögerungsstufen wertvollen Raum auf dem Substrat der integrierten Schaltung.
- Deshalb wird in der Technik eine DLL benötigt, die eine relativ hohe Auflösung mit relativ wenigen Verzögerungsstufen erzielt.
- Ferner wird in der Technik eine DLL benötigt, die eine bestimmte Verzögerungszeit mit weniger Verzögerungsstufen erzielt.
- Die
US 6,229,364 B1 beschäftigt sich mit Verbesserungen an DLLs. Insbesondere schlägt sie vor, existierende DLLs, die eine steuerbare Verzögerungsschaltung aufweisen, die mittels des Ausgangssignals eines Phasenkomparators gesteuert wird, der einen Phasenversatz zwischen eingehendem Refe renztakt und gegebenenfalls verzögertem Ausgangstakt der DLL erfasst, dadurch zu verbessern, dass eine Spannungsvorrichtung verwendet wird, die die Leistung an die Mehrzahl von Verzögerungselementen in der Verzögerungsschaltung der DLL einstellt. Durch die Veränderung der Versorgungsspannung der Verzögerungsschaltung änderte sich die Verzögerung der Verzögerungsschaltung. Gemäß Ausführungsbeispielen wird nun die Veränderung der Versorgungsspannung entweder dynamisch mittels des Ausgangssignals des Phasenkomparators vorgenommen oder über eine Einstellung auf diskrete Spannungen mittels eines anderen Steuersignals. - Die WO 00/57552 A1 bezieht sich auf ein Verzögerungsstabilisierungssystem für eine integrierte Schaltung. Dort wird die Verzögerung, die eine Verzögerungsschaltung zwischen einem Referenzsignal REF1 und einem Referenzsignal REF2 bewirkt, über die Versorgungsspannung Vdd geregelt, indem als Regelgröße das Ausgangssignal eines XOR-Gatters verwendet wird, das die Signale REF1 und REF2 empfängt. Ferner wird die Verzögerungsschaltung als kalibrierbar beschrieben, insofern, als dass die Anzahl der Verzögerungselemente in der Verzögerungsschaltung durch einen Wert einstellbar wäre, der in einem Register gespeichert ist. Die Kalibrationsdaten im Register würden auf diese Weise das Verhältnis der Proportionalität zwischen der Größe der Versorgungsspannung Vdd und der Periode des Signals REF 1 steuern, da, wenn die Anzahl von Transistoren in der Verzögerungsschaltung erhöht würde, dadurch der Versorgungsspannungspegel Vdd reduziert würde, der notwendig ist, um die Verzögerungsschaltung
16 auf eine vorbestimmte Verzögerung einzustellen. - In Jaeha Kim und Mark A. Horowitz, "An efficient digital sliding controller for adaptive power supply regulation", VLSI Circuits Symp. Dig. of Tech. Papers, S. 133-136, Juni 2001, wird eine Verzögerungsschaltung gezeigt, bei der die Versorgungsspannung der Verzögerungsleitung nicht einstellbar ist.
- Es ist die Aufgabe der vorliegenden Erfindung, ein verbessertes Verfahren zum Setzen der Dauer einer Einheitszeitverzögerung in einer Verzögerungsregelschleifenschaltung auf einen erwünschten Wert zu schaffen.
- Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 gelöst.
- Die vorliegende Erfindung beschreibt eine Verzögerungsregelschleifenschaltung zur zeitlichen Ausrichtung eines Referenztaktsignals mit einem internen Rückkopplungstaktsignal, die Veränderungen der Laufzeitverzögerung einer integrierten Schaltung verfolgt.
- Die Erfindung weist in einer Form derselben einen variablen Spannungsregler und eine Vorwärtsverzögerungsschaltung auf. Der variable Spannungsregler empfängt eine externe Versorgungsspannung und gibt eine variable Versorgungsspannung aus. Die Vorwärtsverzögerungsschaltung wird durch die variable Versorgungsspannung mit Leistung versorgt.
- Ein Vorteil der vorliegenden Erfindung besteht darin, daß die Einheitszeitverzögerung durch ein Einstellen des Spannungspegels der variablen Versorgungsspannung auf einen vorbestimmten Wert eingestellt wird. So ist die DLL auf spezifische Anwendungen zugeschnitten.
- Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, daß die Einheitsverzögerungszeit erhöht werden kann, wodurch tatsächlich die Vorwärtsverzögerungsleitung verlängert wird, ohne daß zusätzliche Verzögerungsstufen hinzugefügt werden oder der Entwurf der DLL verändert wird.
- Noch ein weiterer Vorteil der vorliegenden Erfindung besteht darin, daß die Einheitsverzögerungszeit gesenkt werden kann, wodurch die Auflösung der DLL erhöht wird, ohne daß die Anzahl von Verzögerungsstufen gesenkt oder der Entwurf der DLL verändert wird.
- Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beigefügten Zeichnungen näher erläutert, wobei entsprechende Bezugszeichen in den mehreren Ansichten entsprechende Teile anzeigen. Es zeigen:
-
1 ein Blockdiagramm einer herkömmlichen DLL; -
2 ein Blockdiagramm der DLL der vorliegenden Erfindung; -
3 ein Zeitdiagramm, das die umgekehrte Beziehung zwischen der Versorgungsspannung der Vorwärtsverzögerungsschaltung und der Einheitszeitverzögerung der DLL aus2 zeigt; und -
4 ein schematisches Diagramm eines Ausführungsbeispiels des variablen Spannungsreglers aus2 . - Bezug nehmend auf
1 ist ein Blockdiagramm einer herkömmlichen DLL-Schaltung gezeigt. Die DLL-Schaltung10 umfaßt eine Vorwärtsverzögerungsschaltung12 , eine Rückkopplungsverzögerungsschaltung14 , eine Vergleichsschaltung COMP16 und eine Steuerungsschaltung CTRL18 . Üblicherweise ist die DLL-Schaltung10 auf einem gemeinsamen Substrat mit einer integrierten Schaltung (IC)20 , wie z. B. einem Chip eines dynamischen Direktzugriffsspeichers (DRAM), gebildet oder gemeinsam mit derselben gehäust und mit derselben verbunden. Allgemein empfängt die DLL-Schaltung10 ein Referenztaktsignal REF_CLK22 , vergleicht das Signal REF_CLK22 mit einem Rückkopplungstaktsignal FB_CLK24 und gibt ein Ausgangstaktsignal CLK_OUT26 zumindest teilweise basierend auf dem Vergleich aus. Der Vergleich wird iterativ wiederholt, bis das Signal REF_CLK22 zeitlich mit dem Signal FB_CLK24 ausgerichtet ist, wobei so sichergestellt wird, daß das Signal CLK_OUT26 an dem Ende des Taktbaums die korrekte Phase aufweist. - Die Vorwärtsverzögerungsschaltung
12 ist elektrisch mit der CTRL-Schaltung18 verbunden und empfängt ein Signal CTRL28 von derselben. Die Vorwärtsverzögerungsschaltung12 empfängt das Signal REF_CLK22 und gibt das Signal CLK_OUT26 aus, das allgemein eine verzögerte Version des Signals REF_CLK22 ist. Der Zeitbetrag, um den die Vorwärtsverzögerungsschaltung12 das Signal CLK_OUT26 relativ zu dem Signal REF_CLK22 verzögert, hängt zumindest teilweise von dem CTRL-Signal28 ab. Die Vorwärtsverzögerungsschaltung12 umfaßt eine Mehrzahl von Verzögerungselementen (nicht gezeigt), wie z. B. Puffer oder Inverter, die in Serie geschaltet sind. Jedes der Verzögerungselemente weist eine Verzögerungszeit von einer Einheitsverzögerung, oder tU, auf. Eine Einheitsverzögerung kann jeder Zeitraum sein, der geeignet für die Anwendung auf die DLL10 ist, wie z. B. einige 10, 100 oder 1000 Pikosekunden oder länger. - Die Rückkopplungsverzögerungsschaltung
14 ist elektrisch mit der Vorwärtsverzögerungsschaltung12 verbunden und empfängt von derselben das Signal CLK_OUT26 . Die Rückkopplungsverzögerungsschaltung14 ist ferner elektrisch mit dem Signal COMP16 der Vergleichsschaltung verbunden und gibt das Signal FB_CLK24 an dieselbe aus, wobei dasselbe allgemein eine verzögerte Version des Signals CLK_OUT26 ist. Das Signal FB_CLK24 ist relativ zu dem Signal CLK_OUT26 um eine Rückkopplungsverzögerungszeit tFB verzögert. Die Rückkopplungsverzögerungszeit tFB ist z. B. im wesentlichen gleich der Laufzeitverzögerung tP des Signals REF_CLK22 durch die IC20 . Die Rückkopplungsverzögerungsschaltung14 umfaßt eines oder mehrere Verzögerungselemente (nicht gezeigt), wie z. B. Puffer oder Inverter, die das Signal FB_CLK24 relativ zu dem Signal CLK_OUT26 um die Rückkopplungszeit tFB verzögern. Die Rückkopplungsverzögerungsschaltung modelliert über die Rückkopplungsverzögerungszeit tFB die Laufzeitverzögerung durch die IC20 über einen vordefinierten Bereich von Betriebsbedingungen und -parametern. - Die Vergleichsschaltung COMP
16 empfängt die Signale REF_CLK22 und FB_CLK24 . Die Vergleichsschaltung16 vergleicht das Signal REF_CLK22 mit dem Signal FB_CLK24 und gibt ein COMP-Signal30 an die Steuerungsschaltung CTRL18 aus. Die Vergleichsschaltung COMP16 weist einen herkömmlichen Aufbau und einen herkömmlichen Entwurf auf, wie z. B. ein Phasendetektor, und ist Fachleuten auf diesem Gebiet bekannt. Das COMP-Signal30 zeigt die Phase des Signals REF_CLK22 relativ zu dem Signal FB_CLK24 an und zeigt so an, ob das Signal REF_CLK22 dem Signal FB_CLK24 vorauseilt oder nacheilt. - Die Steuerungsschaltung CTRL
18 ist elektrisch mit der COMP-Schaltung16 und mit der Vorwärtsverzögerungsschaltung12 verbunden. Die CTRL-Schaltung18 gibt das CTRL-Signal28 an die Vorwärtsverzögerungsschaltung12 aus und empfängt das COMP-Signal30 von der COMP-Schaltung16 . Abhängig zumindest teilweise von dem COMP-Signal30 stellt die CTRL-Schaltung18 das CTRL-Signal28 ein, um dadurch den Zeitbetrag, um den die Vorwärtsverzögerungsschaltung12 das Signal CLK_OUT26 relativ zu dem Signal REF_CLK22 verzögert, zu erhöhen, zu senken oder unverändert zu lassen, d. h. das CTRL-Signal28 stellt die Länge der Vorwärtsverzögerungsleitung der Vorwärtsverzögerungsschaltung12 ein. Die Steuerungsschaltung CTRL18 ist z. B. als ein Schieberegister konfiguriert, das bewirkt, daß gespeicherte Daten basierend auf dem Phasenunterschied zwischen dem Signal REF_CLK22 und dem Signal FB_CLK24 um eine Bitposition nach rechts oder links bewegt werden, wie für Fachleute auf diesem Gebiet ersichtlich ist. - Im Gebrauch wird das Signal REF_CLK
22 durch z. B, ein externes Taktnetz (nicht gezeigt) an die DLL-Schaltung10 geliefert. Auf einen Betriebsbeginn hin wird die DLL-Schaltung10 derart rückgesetzt, daß die Vorwärtsverzögerungs schaltung12 im wesentlichen keine Verzögerung einführt. Das Signal REF_CLK22 wird so im wesentlichen unverzögert durch die Vorwärtsverzögerungsschaltung12 geleitet. Das Signal CLK_OUT26 , d. h. die nicht verzögerte Version des Signals REF_CLK22 , das aus der Vorwärtsverzögerungsschaltung12 hervorgeht, wird an die Rückkopplungsverzögerungsschaltung14 geliefert, die das Signal FB_CLK24 ausgibt. Das Signal FB_CLK24 wird relativ zu dem Signal REF_CLK22 um tFB verzögert. Das Signal FB_CLK24 wird durch die Vergleichsschaltung COMP16 mit dem Signal REF_CLK22 verglichen. Die COMP-Schaltung16 bestimmt das Phasenverhältnis der Signale und gibt das COMP-Signal30 , das dieses Phasenverhältnis anzeigt, an die Steuerungsschaltung CRTL18 aus. - Die Steuerungsschaltung CTRL
18 wiederum gibt das Signal CTRL28 aus, um, falls nötig, die Länge der Vorwärtsverzögerungsleitung der Vorwärtsverzögerungsschaltung12 einzustellen. Unter der Annahme, daß die Signale REF_CLK22 und FB_CLK24 exakt in Phase sind, setzt das Signal CTRL28 die Vorwärtsverzögerungsschaltung12 , um keine zusätzliche Verzögerung zu dem Signal CLK_OUT26 relativ zu dem Signal REF_CLK22 hinzuzufügen. So ist CLK_OUT26 der DLL10 zu Beginn mit der Laufzeitverzögerung der IC20 ausgerichtet. Wenn sich die Betriebsbedingungen der IC20 verändern und die Laufzeitverzögerung tP derselben zu- oder abnimmt, verändert sich tFB entsprechend. Der oben beschriebene Vergleich des Signals REF_CLK22 mit dem Signal FB_CLK24 wird wiederholt, wobei die Veränderung an tP durch eine entsprechende Veränderung an tFB verfolgt wird. Die Veränderung an tFB verändert entsprechend die Verzögerung des Signals FB_CLK24 und so verfolgt die Länge der Zeit, um die die Vorwärtsverzögerungsschaltung12 CLK_OUT26 relativ zu dem Signal REF_CLK22 verzögert, die Veränderung an tP. Um über die Fähigkeit zu verfügen, die Takte in allen Fällen auszurichten, muß die Verzögerungsleitung der Vorwärtsverzögerungsschaltung12 in der Lage sein, die Verzögerung des Signals CLK_OUT26 bis zu der Länge der Zykluszeit der nied rigsten Betriebsfrequenz des Signals REF_CLK22 und/oder der IC20 zu erhöhen. - Bezug nehmend auf
2 ist ein Blockdiagramm eines Ausführungsbeispiels einer DLL der vorliegenden Erfindung gezeigt. Die DLL50 umfaßt eine Vorwärtsverzögerungsschaltung52 , eine Rückkopplungsverzögerungsschaltung54 , eine Komparatorschaltung COMPCKT56 und eine Steuerungsschaltung CTRL58 . Die DLL50 umfaßt ferner einen variablen Spannungsregler62 . Die DLL-Schaltung50 ist z. B. auf einem gemeinsamen Substrat mit einer integrierten Schaltung (IC)70 , wie z. B. einem Chip eines dynamischen Direktzugriffsspeichers (DRAM), gebildet oder gemeinsam mit derselben gehäust und mit derselben verbunden. Allgemein wird, wie im folgenden besonders beschrieben ist, während eines Entwurfs und/oder eines Parametertestens der DLL-Schaltung50 die Ausgangsspannung des variablen Spannungsreglers62 gesetzt, um dadurch die Dauer der Einheitsverzögerungszeit tU einzustellen und zu setzen. - Die Vorwärtsverzögerungsschaltung
52 empfängt ein Signal REF_CLK72 und ist mit sowohl der Steuerungsschaltung CTRL58 als auch dem variablen Spannungsregler62 verbunden. Die Vorwärtsverzögerungsschaltung52 gibt ein Takt-Aus-Signal CLK_OUT76 aus, das im wesentlichen eine verzögerte Version des Signals REF_CLK72 ist. Insbesondere ist die Vorwärtsverzögerungsschaltung52 elektrisch mit der CTRL-Schaltung58 verbunden und empfängt das Signal CTRL78 von derselben. Die Vorwärtsverzögerungsschaltung52 gibt das Signal CLK_OUT76 als ein Ausgangssignal aus. Das Signal CLK_OUT76 wird auch wieder zurück zu der Rückkopplungsverzögerungsschaltung52 geführt. Der Zeitbetrag, um den die Vorwärtsverzögerungsschaltung52 das Signal CLK_OUT76 relativ zu dem Signal REF_CLK72 verzögert, hängt zumindest teilweise von dem CTRL-Signal78 ab. Die Vorwärtsverzögerungsschaltung52 umfaßt eine Mehrzahl von Verzögerungselementen52a , ...52z (nur zwei sind gezeigt), wie z. B. Inverter- oder Pufferpaare. Die Verzögerungselemente52a , ...52z sind elektrisch in Serie geschaltet. Jedes Verzögerungselement52a , ...52z , d. h. jedes Puffer- oder Inverterpaar, weist eine Verzögerungszeit von einer Einheitsverzögerung oder tU auf. Eine Einheitsverzögerung kann jeder Zeitraum sein, der geeignet für die Anwendung auf die DLL50 ist, wie z. B. einige zehn, hundert oder tausend Picosekunden oder länger. - Die Rückkopplungsverzögerungsschaltung
54 empfängt das Signal CLK_OUT76 . Die Rückkopplungsverzögerungsschaltung54 ist elektrisch mit der Vergleichsschaltung COMPCKT56 verbunden. Die Rückkopplungsverzögerungsschaltung54 gibt das Signal FB_CLK74 an die Vergleichsschaltung COMPCKT56 aus. Das Signal FB_CLK74 ist im wesentlichen eine verzögerte Version des Signals CLK_OUT76 . Das Signal FB_CLK74 ist relativ zu dem Signal CLK_OUT76 um eine Rückkopplungsverzögerungszeit tFB verzögert. Die Rückkopplungsverzögerungszeit tFB ist im wesentlichen gleich der Laufzeitverzögerung tP des Signals REF_CLK72 durch die IC70 und verfolgt Veränderungen an der Laufzeitverzögerung durch die IC70 aufgrund der zuvor genannten externen Faktoren. So verfolgt die Rückkopplungsverzögerungszeit tFB, wenn sich die Betriebsbedingungen und -parameter der IC70 verändern, jede Veränderung an tP. Die Rückkopplungsverzögerungsschaltung54 umfaßt eines oder mehrere Verzögerungselemente (nicht gezeigt), die das Signal FB_CLK74 relativ zu dem Signal CLK_OUT76 um die Rückkopplungszeit tFB verzögern, und die die Veränderungen der Laufzeitverzögerung tP durch die IC 70 aufgrund der zuvor genannten externen Faktoren modellieren und/oder verfolgen. - Die Vergleichsschaltung COMPCKT
56 empfängt das Signal REF_CLK72 und das Signal FB_CLK74 . COMPCKT56 vergleicht das Signal REF_CLK72 mit dem Signal FB_CLK74 und gibt das Signal COMP80 an die Steuerungsschaltung CTRL58 aus. Die Vergleichsschaltung COMPCKT56 weist einen herkömmlichen Aufbau und einen herkömmlichen Entwurf auf, wie z. B. ein Phasendetektor, und ist Fachleuten auf diesem Gebiet bekannt. - Die Steuerungsschaltung CTRL
58 ist elektrisch mit COMPCKT56 und der Vorwärtsverzögerungsschaltung52 verbunden. Die CTRL-Schaltung58 empfängt das COMP-Signal82 von COMPCKT56 und gibt das Signal CTRL78 an die Vorwärtsverzögerungsschaltung52 aus. Zumindest teilweise abhängig von dem COMP-Signal82 stellt die CTRL-Schaltung58 das CTRL-Signal78 ein, um dadurch den Zeitbetrag, um den die Vorwärtsverzögerungsschaltung54 das Signal CLK_OUT76 relativ zu REF_CLK72 verzögert, zu erhöhen, zu erniedrigen oder unverändert zu lassen. Die Steuerungsschaltung CTRL58 ist z. B. als ein Schieberegister konfiguriert, das bewirkt, daß gespeicherte Daten basierend auf dem Unterschied zwischen dem Signal REF_CLK72 und dem Signal FB_CLK74 , wie durch das COMP-Signal82 angezeigt wird, um eine Bitposition nach rechts oder links bewegt werden, wie für Fachleute auf diesem Gebiet ersichtlich ist. - Der variabel Spannungsregler (VVR)
62 ist elektrisch mit einer Spannung VEXT verbunden, die z. B. durch eine externe Spannungsversorgung oder eine Spannungsversorgung auf der IC70 (keine derselben ist gezeigt) bereitgestellt wird. Der VVR62 ist außerdem elektrisch mit der Vorwärtsverzögerungsschaltung52 verbunden. Der VVR62 liefert eine Spannung VVVR an die Vorwärtsverzögerungsschaltung52 . VVVR ist elektrisch mit einem Versorgungsspannungseingang84 der Vorwärtsverzögerungsschaltung52 verbunden. VVVR ist die Versorgungsspannung für die Vorwärtsverzögerungsschaltung52 und so für jede der Verzögerungseinheiten52a , ...52z , die in derselben enthalten sind. Wie im folgenden insbesondere erklärt ist, wird VVVR während eines Entwurfs und/oder Parametertestens der DLL50 und/oder der IC70 gesetzt, um dadurch die Dauer der Einheitsverzögerungszeit tU zu setzen. - Die Laufzeitverzögerungszeit eines Signals durch eine bestimmte Verzögerungseinheit, d. h. ein Inverter/Puffer-Paar, variiert umgekehrt zu der Versorgungsspannung, die an die Verzögerungseinheit geliefert wird. So variiert die Einheitsverzögerungszeit tU einer Verzögerungseinheit umgekehrt zu der an dieselbe angelegten Spannung. Wenn die Versorgungsspannung z. B., mit der eine Verzögerungseinheit verbunden ist, zunimmt, nimmt die Einheitsverzögerungszeit dieser Verzögerungseinheit ab. Umgekehrt nimmt, wenn die Versorgungsspannung, mit der eine Verzögerungseinheit verbunden ist, abnimmt, die Einheitsverzögerungszeit tU dieser Verzögerungseinheit zu. Die umgekehrte Beziehung zwischen der Versorgungsspannung und der Einheitsverzögerungszeit tU ist über in etwa den empfohlenen Betriebsversorgungsspannungsbereich einer typischen Verzögerungseinheit und/oder typischer Inverter/Puffer zu beobachten, die verbunden sind, um eine typische Verzögerungseinheit zu bilden. Der tatsächliche Betrag der Veränderung der Einheitsverzögerungszeit tU hinsichtlich einer entsprechenden und inversen Veränderung der Versorgungsspannung hängt zumindest teilweise von der Technologie, wie z. B. CMOS (Komplementär-Metalloxid-Halbleiter) oder einer Transistor-zu-Transistor-Logik (TTL), der Inverter/Puffer-Paare ab.
- VVVR ist mit der Vorwärtsverzögerungsschaltung
52 verbunden und wiederum mit jeder der Verzögerungseinheiten52a , ...52z , die in derselben enthalten sind. Eine Veränderung an VVVR spiegelt sich in einer entsprechenden und umgekehrten Veränderung der Einheitsverzögerungszeit tU für jede der Verzögerungseinheiten52a , ...52z innerhalb der Vorwärtsverzögerungsschaltung52 wieder. So wird die Einheitszeitverzögerung tU der Verzögerungseinheiten52a , ...52z durch ein Setzen des Pegels von VVVR auf einen erwünschten Wert gesetzt. Das Verfahren des Setzens des Pegels von VVVR ist im folgenden besonders beschrieben. - Die umgekehrte Beziehung zwischen VVVR und der Einheitszeitverzögerung tU ist in
3 gezeigt. Das Signal REF_CLK72 weist unter bestimmten Betriebsbedingungen eine im wesentlichen konstante Frequenz auf. Das Signal CLK_OUT76 , das mit VVVR erzielt wird, die auf einen relativ hohen Pegel gesetzt ist, wie z. B. in etwa die obere Grenze des empfohlenen Versorgungsspannungsbereichs für die IC70 oder die DLL50 , wird durch das Signal CLK_OUT76 (VVVR_HI) angezeigt. Umgekehrt wird das Signal CLK_OUT76 , das erhalten wird, wenn VVVR auf einen relativ niedrigen Pegel gesetzt ist, wie z. B. im wesentlichen die untere Grenze des empfohlenen Versorgungsspannungsbereichs für die IC70 oder die DLL50 , durch das Signal CLK_OUT76 (VVVR_LOW) angezeigt. Die Einheitszeitverzögerung tU des Signals CLK_OUT76 (VVVR_HI) wird durch die Einheitszeitverzögerung tU_HI angezeigt, wohingegen die Einheitszeitverzögerung tU des Signals CLK_OUT76 (VVVR_LOW) durch die Einheitszeitverzögerung tU_LOW angezeigt wird. Die Einheitszeitverzögerung tU_HI ist von relativ kurzer Dauer, wohingegen die Einheitszeitverzögerung tU des Signals CLK_OUT76 (VVVR_LOW) von relativ langer Dauer ist. Kurz gesagt nimmt mit zunehmendem VVVR die Einheitszeitverzögerung tU auf tU_HI ab, und mit abnehmendem VVVR nimmt die Einheitszeitverzögerung tU auf tU_LOW zu. So wird die Einheitszeitverzögerung tU zumindest teilweise abhängig von dem Pegel von VVVR gesetzt. - Die Fähigkeit, die Einheitszeitverzögerung tU durch die Anlegung einer variablen VVVR an die VorwärtsverzögerungsschaltUng
52 und so an Verzögerungseinheiten52a , ...52z zu setzen, liefert unterschiedliche Vorteile. Die Einheitszeitverzögerung tU für die DLL50 wird einstellbar über den Pegel von VVVR gesetzt, die an die Vorwärtsverzögerungsschaltung52 angelegt wird, um dadurch die DLL50 auf eine bestimmte beabsichtigte Anwendung anzupassen. Die DLL50 ist z. B. für Anwendungen angepaßt, bei denen eine feine Verriegelung zwischen den Taktsignalen erwünscht wird, und bei denen die Zeit, die erforderlich ist, um einen verriegelten Zustand zu erzielen, nicht als wesentlich betrachtet wird, durch die Anlegung eines höheren Pegels von VVVR an die Vorwärtsverzögerungsschaltung52 . Der höhere Pegel von VVVR reduziert die Einheitsverzögerungszeit tU und erhöht dadurch die Auflösung der DLL50 , da die Ausrichtung des Signals REF_CLK72 mit dem Signal FB_CLK74 in kleineren Zeitinkrementen auftritt, d. h. der reduzierten Einheitsverzögerungszeit tU_HI. Die höhere Auflösung der DLL50 wiederum liefert eine feinere Verriegelung, d. h. eine engere Ausrichtung, zwischen dem Signal REF_CLK72 und dem Signal FB_CLK74 . So ist es bei derartigen Anwendungen wünschenswert, einen höheren Pegel von VVVR anzulegen. Derartige Anwendungen würden z. B. Anwendungen umfassen, bei denen das Referenztaktsignal bei dem höheren Betriebsfrequenzbereich der DLL50 oder nahe desselben ist, und/oder wo eine feine Verriegelung/Ausrichtung gegenüber schnelleren Verriegelungszeiten bevorzugt wird. - Ähnlich ist die DLL
50 für Anwendungen angepaßt, die eine reduzierte Verriegelungszeit und nur eine „grobe" Verriegelung zwischen den Taktsignalen erfordern, durch die Anlegung eines niedrigeren Pegels von VVVR an die Vorwärtsverzögerungsschaltung52 . Der niedrigere Pegel von VVVR erhöht die Einheitsverzögerungszeit auf tU_LOW. So müssen weniger inkrementelle Zeitverzögerungseinheiten tU_LOW eingeführt werden, um einen Grobverriegelungszustand zwischen den Taktsignalen zu erzielen. Deshalb wird die Zeit, die benötigt wird, um einen Verriegelungszustand zu erzielen, reduziert. Derartige Anwendungen würden z. B. Anwendungen umfassen, bei denen das Referenztaktsignal eine relativ niedrige Betriebsfrequenz aufweist und/oder die nur einen Grobverriegelungszustand erfordern. - Wie oben angemerkt ist, wird VVVR während eines Entwurfs und/oder Parametertestens der DLL
50 und/oder der IC70 gesetzt, um dadurch die Dauer der Einheitsverzögerungszeit tU zu setzen. Bezug nehmend auf4 ist ein Ausführungsbeispiel eines VVR der vorliegenden Erfindung gezeigt. Der VVR62 ist z. B. auf einem gemeinsamen Substrat mit einer integrierten Schaltung (IC)70 gebildet oder gemeinsam mit derselben gehäust und mit derselben verbunden. Der VVR62 um faßt einen Operationsverstärker (op-amp)102 , einen Transistor104 und eine Spannungsteilerschaltung106 . - Der op-amp
102 umfaßt Eingänge102a und102b und einen Ausgang102c . Der Eingang102a ist elektrisch mit VREF einer intern erzeugten Referenzspannungsversorgung, verbunden und der Eingang102b ist elektrisch mit einem Knoten108 und so einer Spannung VFB verbunden. Der Ausgang102c ist mit dem Transistor104 verbunden. - Der Transistor
104 , wie z. B. ein p-Kanal-Feldeffekttransistor (PFET), ist zwischen VEXT und die Spannungsteilerschaltung106 geschaltet, wobei der Ausgang102c des op-amp 102 das Gate des Transistors104 steuert. Der Transistor104 arbeitet in Verbindung mit dem op-amp102 , um VREF im wesentlichen gleich VFB zu halten. Insbesondere erfaßt der op-amp102 jeden Rückgang bei VFB und senkt die Spannung an dem Ausgang102c , was wiederum den Transistor104 weiter öffnet, d. h. der Stromfluß durch den Transistor104 nimmt zu, wodurch die Spannung über die Spannungsteilerschaltung106 zunimmt und VFB im wesentlichen gleich UREF gehalten wird. - Die Spannungsteilerschaltung
106 umfaßt den Knoten108 und Widerstände R1 und R2. Der Ausgang102c des op-amp102 ist elektrisch durch den Widerstand R1 mit dem Knoten108 verbunden und der Knoten108 ist durch den Widerstand R2 mit einem Massepotential verbunden. Der Knoten108 ist direkt elektrisch mit dem Eingang102b des op-amp102 verbunden. VFB ist die Spannung an dem Knoten108 , wobei so der Eingang102b elektrisch mit VFB verbunden ist. VFB wird durch das Verhältnis des Wertes des Widerstandes R2 zu der Summe der Werte der Widerstände R1 und R2 bestimmt. Insbesondere gilt VFB = VVVR (R2/(R1 + R2)). Folglich gilt VVVR = VFB ((R1 + R2)/R2). Deshalb wird VVVR durch ein Einstellen des Verhältnisses der Werte von R1 und R2, wie z. B. durch ein Lasertrimmen und/oder eine Maskenveränderung, gesetzt, um die physischen Abmessungen der Widerstände zu verändern. - Durch ein Setzen und/oder Einstellen des Verhältnisses der Widerstandswerte der Widerstände R1 und R2 wird ein erwünschter Wert von VVVR erzielt. Die Vorwärtsverzögerungsschaltung
14 wird mit VVVR versorgt. Wie oben beschrieben ist, variiert die Einheitszeitverzögerung tU umgekehrt zu der Spannung, die an die Verzögerungseinheiten52a , ...52z angelegt wird. Deshalb wird tU durch ein Setzen von VVVR durch die Einstellung des Verhältnisses der Widerstandswerte von R1 und R2 auf einen erwünschten Wert gesetzt und die DLL50 wird schnell und ohne weiteres während der Herstellung und/oder Verarbeitung ohne den Bedarf nach einem Neuentwurf oder separaten Herstellungsdurchläufen auf unterschiedliche Anwendungsanforderungen angepaßt.
Claims (10)
- Verfahren zum Setzen der Dauer einer Einheitszeitverzögerung in einer Verzögerungsregelschleifenschaltung auf einen erwünschten Wert, mit folgenden Schritten: Versorgen von Verzögerungseinheiten einer Vorwärtsverzögerungsleitung der Verzögerungsregelschleifenschaltung mit einer variablen Versorgungsspannung; Messen der Einheitsverzögerungszeit; und Einstellen der variablen Spannung, derart, daß die gemessene Einheitsverzögerungszeit im wesentlichen gleich dem erwünschten Wert ist, wobei der Einstellungsschritt ein Einstellen des Verhältnisses von Widerstandswerten in einer Spannungsteilerschaltung eines variablen Spannungsreglers (
62 ) aufweist, der die variable Versorgungsspannung liefert. - Verfahren gemäß Anspruch 1, bei dem das Verhältnis von Widerstandswerten durch ein Lasertrimmen zumindest eines der Widerstände eingestellt wird.
- Verfahren gemäß Anspruch 1, bei dem das Verhältnis von Widerstandswerten während einer Herstellung der Verzögerungsregelschleifenschaltung eingestellt wird.
- Verfahren gemäß einem der vorhergehenden Ansprüche, bei dem die Verzögerungsregelschleifenschaltung dazu ausgebildet ist, ein Referenztaktsignal (REF_CLK) zu empfangen und ein Ausgangstaktsignal derselben zeitlich mit einem internen Rückkopplungstaktsignal (FB_CLK) auszurichten, wobei die DLL-Schaltung folgende Merkmale aufweist: einen variablen Spannungsregler (
62 ), der zum Empfangen einer externen Versorgungsspannung konfiguriert ist, wobei eine variable Versorgungsspannung durch den variablen Spannungsregler (62 ) ausgegeben wird; und eine Vorwärtsverzögerungsschaltung (52 ), die zumindest teilweise durch die variable Versorgungsspannung mit Leistung versorgt wird, wobei die Vorwärtsverzögerungsschaltung (52 ) das Referenztaktsignal (REF_CLK) empfängt, wobei die Vorwärtsverzögerungsschaltung das Ausgangstaktsignal ausgibt, und wobei die Vorwärtsverzögerungsschaltung das Ausgangstaktsignal einstellbar zeitlich relativ zu dem Referenztaktsignal (REF_CLK) verschiebt. - Verfahren gemäß Anspruch 4, bei dem die Vorwärtsverzögerungsschaltung (
52 ) eine Mehrzahl von Verzögerungseinheiten (52a , ...52z ) umfaßt, die elektrisch in Serie miteinander geschaltet sind, wobei jede der Verzögerungseinheiten elektrisch mit der variablen Versorgungsspannung verbunden ist und durch dieselbe mit Leistung versorgt wird. - Verfahren gemäß Anspruch 5, bei dem jede der Mehrzahl von Verzögerungseinheiten (
52a , ...52z ) entweder ein Inverterpaar oder ein Pufferpaar aufweist. - Verfahren gemäß einem der Ansprüche 4 bis 6, bei der die DLL ferner folgende Merkmale aufweist: eine Rückkopplungsverzögerungsschaltung (
54 ), die das Ausgangstaktsignal empfängt und ein Rückkopplungstaktsignal ausgibt; eine Komparatorschaltung (COMPCKT), die das Rückkopplungstaktsignal und das Referenztaktsignal empfängt, wobei die Komparatorschaltung ein Vergleichssignal ausgibt, das die Phase des Referenztaktsignals (REF_CLK) relativ zu dem Rückkopplungstaktsignal (FB_CLK) anzeigt; und eine Steuerungsschaltung (CTRL), die das Vergleichssignal empfängt und ein Steuerungssignal ausgibt, wobei das Steuerungssignal durch die Vorwärtsverzögerungsschaltung (52 ) empfangen wird. - Verfahren gemäß einem der Ansprüche 4 bis 7, bei der der variable Spannungsregler (
62 ) folgende Merkmale aufweist: einen Operationsverstärker, der einen ersten und einen zweiten Eingang und einen Ausgang aufweist, wobei der erste Eingang elektrisch mit einer Referenzspannungsversorgung verbunden ist, und wobei der zweite Eingang elektrisch mit einer Rückkopplungsspannung verbunden ist; eine Spannungsteilerschaltung; und einen Transistor, der elektrisch zwischen eine externe Versorgungsspannung, den Ausgang des Operationsverstärkers und die Spannungsteilerschaltung geschaltet ist, wobei der Transistor den Fluß eines Stroms von der externen Versorgungsspannung durch die Spannungsteilerschaltung zumindest teilweise abhängig von einem Spannungspegel des Ausgangs des Operationsverstärkers steuert. - Verfahren gemäß Anspruch 8, bei der die Spannungsteilerschaltung zumindest zwei Widerstände umfaßt, die mit einem gemeinsamen Knoten verbunden sind, wobei der zweite Eingang der Spannungsteilerschaltung elektrisch mit dem gemeinsamen Knoten verbunden ist, um dadurch die Rückkopplungsspannung mit dem zweiten Eingang zu verbinden.
- Verfahren gemäß Anspruch 9, bei der die variable Versorgungsspannung durch ein Verhältnis von Widerstandswerten der zumindest zwei Widerstände der Spannungsteilerschaltung bestimmt wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/100,713 US6693473B2 (en) | 2002-03-19 | 2002-03-19 | Delay lock loop having a variable voltage regulator |
US10-100,713 | 2002-03-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10312261A1 DE10312261A1 (de) | 2003-10-09 |
DE10312261B4 true DE10312261B4 (de) | 2005-09-29 |
Family
ID=28039873
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10312261A Expired - Fee Related DE10312261B4 (de) | 2002-03-19 | 2003-03-19 | Verzögerungsregelschleife, die einen variablen Spannungsregler aufweist |
Country Status (2)
Country | Link |
---|---|
US (1) | US6693473B2 (de) |
DE (1) | DE10312261B4 (de) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7403053B2 (en) * | 2002-12-19 | 2008-07-22 | Intel Corporation | Power supply dependent delay compensation |
EP1672800B1 (de) * | 2002-12-24 | 2009-08-19 | Fujitsu Microelectronics Limited | Jittergenerator |
US7020793B1 (en) * | 2003-01-31 | 2006-03-28 | Lsi Logic Corporation | Circuit for aligning signal with reference signal |
JP4501352B2 (ja) * | 2003-03-31 | 2010-07-14 | ソニー株式会社 | 半導体装置 |
TWI261160B (en) * | 2003-10-09 | 2006-09-01 | Ip First Llc | Method and apparatus for fine tuning clock signals of an integrated circuit |
US7034589B2 (en) * | 2004-02-26 | 2006-04-25 | Silicon Integrated Systems Corp. | Multi-stage delay clock generator |
US7024324B2 (en) * | 2004-05-27 | 2006-04-04 | Intel Corporation | Delay element calibration |
US7205805B1 (en) | 2004-11-02 | 2007-04-17 | Western Digital Technologies, Inc. | Adjusting power consumption of digital circuitry relative to critical path circuit having the largest propagation delay error |
US7129763B1 (en) | 2004-11-08 | 2006-10-31 | Western Digital Technologies, Inc. | Adjusting power consumption of digital circuitry by generating frequency error representing error in propagation delay |
US8294503B1 (en) * | 2004-11-22 | 2012-10-23 | Marvell International Ltd. | Method and apparatus for reducing jitter in a transmitter |
US7116142B2 (en) * | 2004-12-02 | 2006-10-03 | International Business Machines Corporation | Apparatus and method for accurately tuning the speed of an integrated circuit |
JP2006165696A (ja) * | 2004-12-02 | 2006-06-22 | Sony Corp | 遅延安定化回路および半導体集積回路 |
DE102005007084B4 (de) * | 2005-02-16 | 2010-02-11 | Qimonda Ag | Integrierter Halbleiterspeicher mit einstellbarer interner Spannung |
US7486060B1 (en) | 2006-03-30 | 2009-02-03 | Western Digital Technologies, Inc. | Switching voltage regulator comprising a cycle comparator for dynamic voltage scaling |
US7551383B1 (en) | 2006-06-28 | 2009-06-23 | Western Digital Technologies, Inc. | Adjusting voltage delivered to disk drive circuitry based on a selected zone |
US7330019B1 (en) | 2006-10-31 | 2008-02-12 | Western Digital Technologies, Inc. | Adjusting on-time for a discontinuous switching voltage regulator |
US7541851B2 (en) * | 2006-12-11 | 2009-06-02 | Micron Technology, Inc. | Control of a variable delay line using line entry point to modify line power supply voltage |
US7733189B1 (en) | 2007-09-14 | 2010-06-08 | Western Digital Technologies, Inc. | Oscillator comprising foldover detection |
US8085020B1 (en) | 2008-06-13 | 2011-12-27 | Western Digital Technologies, Inc. | Switching voltage regulator employing dynamic voltage scaling with hysteretic comparator |
US20110234311A1 (en) * | 2010-03-25 | 2011-09-29 | Kabushiki Kaisha Toshiba | Current detection circuit and information terminal |
US8937404B1 (en) | 2010-08-23 | 2015-01-20 | Western Digital Technologies, Inc. | Data storage device comprising dual mode independent/parallel voltage regulators |
US9520888B1 (en) * | 2015-07-24 | 2016-12-13 | Cypress Semiconductor Corporation | Integrated circuit device with on-board calibration of signal generator circuits, and related methods |
US11115037B1 (en) * | 2020-09-11 | 2021-09-07 | Apple Inc. | Spur cancelation in phase-locked loops using a reconfigurable digital-to-time converter |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000057522A1 (en) * | 1999-03-19 | 2000-09-28 | Cielo Communications, Inc. | Vcsel power monitoring system using plastic encapsulation techniques |
US6229364B1 (en) * | 1999-03-23 | 2001-05-08 | Infineon Technologies North America Corp. | Frequency range trimming for a delay line |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1252324B (it) * | 1991-07-18 | 1995-06-08 | Sgs Thomson Microelectronics | Circuito integrato regolatore di tensione ad elevata stabilita' e basso consumo di corrente. |
US5241286A (en) * | 1991-08-28 | 1993-08-31 | Fred Mirow | FET oscillator using voltage and temperature compensated amplifier |
JP3986103B2 (ja) * | 1996-08-30 | 2007-10-03 | 富士通株式会社 | 半導体集積回路 |
JP3773718B2 (ja) * | 1999-09-20 | 2006-05-10 | 株式会社東芝 | 半導体集積回路 |
JP2001297585A (ja) * | 2000-04-18 | 2001-10-26 | Mitsubishi Electric Corp | クロック発生回路およびそれを備える半導体記憶装置 |
-
2002
- 2002-03-19 US US10/100,713 patent/US6693473B2/en not_active Expired - Lifetime
-
2003
- 2003-03-19 DE DE10312261A patent/DE10312261B4/de not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000057522A1 (en) * | 1999-03-19 | 2000-09-28 | Cielo Communications, Inc. | Vcsel power monitoring system using plastic encapsulation techniques |
US6229364B1 (en) * | 1999-03-23 | 2001-05-08 | Infineon Technologies North America Corp. | Frequency range trimming for a delay line |
Non-Patent Citations (2)
Title |
---|
Jaeha Kim and Horowitz, M.A. "Adaptive Supply Se- rial Links with Sub-1-V Operation And Per-Pin Clo- ck Recovery". IN: IEEE Solid-State-Circuits Confe- rence, 3-7 Febr. 2002. San Francisco/USA, Kap.16. 3 |
Jaeha Kim and Horowitz, M.A. "Adaptive Supply Se- rial Links with Sub-1-V Operation And Per-Pin Clo-ck Recovery". IN: IEEE Solid-State-Circuits Confe-rence, 3-7 Febr. 2002. San Francisco/USA, Kap.16. 3 * |
Also Published As
Publication number | Publication date |
---|---|
DE10312261A1 (de) | 2003-10-09 |
US6693473B2 (en) | 2004-02-17 |
US20030179026A1 (en) | 2003-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10312261B4 (de) | Verzögerungsregelschleife, die einen variablen Spannungsregler aufweist | |
DE602004004533T2 (de) | Phasenmischschaltung mit verzögertem regelkreis | |
DE69120562T2 (de) | Subnanosekunde kalibrierte Verzögerungsleitungsstruktur | |
DE68926598T2 (de) | Vorrichtung zur Taktsignalversorgung | |
DE69822479T2 (de) | Impedanzsteuerungsschaltung | |
DE10252491B4 (de) | Verzögerungsregelkreisschaltung und -verfahren | |
DE4445311C2 (de) | Zeitsignal-Erzeugungsschaltung | |
DE69401087T2 (de) | Spannungsgesteuerter Oszillator | |
DE60217739T2 (de) | Schneller spannungsgesteuerter Oszillator mit hoher Störunterdrückung der Stromversorgung und breitem Betriebsbereich | |
DE69512142T2 (de) | Spannungsgesteuerter Oszillator | |
DE102011000932B4 (de) | Ringoszillator zum Bereitstellen einer konstanten Oszillatorfrequenz | |
DE69530748T2 (de) | Spannungsregler für einen Ausgangstreiber mit verringerter Ausgangsimpedanz | |
DE19912967B4 (de) | Verzögerungsregelkreisschaltung und Steuerverfahren hierfür | |
DE102006049909A1 (de) | ZQ-Eichergebnis rückkoppelnde DLL-Schaltung und dieselbe enthaltende Halbleitervorrichtung | |
DE102015106701A1 (de) | Verzögerungsleitungsschaltung | |
DE19531962A1 (de) | Taktsignalverteilerschaltung | |
DE102005038736A1 (de) | Phasenverschiebungsvorrichtung | |
DE60131065T2 (de) | Automatische Schaltung zur Arbeitspunkteinstellung für eine Phasenregelkreisschaltung | |
DE102007009525A1 (de) | Konzept zum Erzeugen eines versorgungsspannungsabhängigen Taktsignals | |
DE102008005927A1 (de) | Flexible Oszillatorstruktur | |
DE112004001067B4 (de) | Mehrtakterzeuger mit programmierbarer Taktverzögerung | |
DE60225498T2 (de) | PLL-Frequenzsynthesizer | |
DE60013128T2 (de) | Analoges verzögerungselement mit zwei ansteuereingängen | |
DE10149585A1 (de) | Integrierbare, steuerbare Verzögerungseinrichtung, Verwendung einer Verzögerungseinrichtung sowie Verfahren zum Betrieb einer Verzögerungseinrichtung | |
DE102007024955B4 (de) | Register mit prozess-, versorgungsspannungs- und temperaturschwankungsunabhängigem Laufzeitverzögerungspfad |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |