JP4501352B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4501352B2 JP4501352B2 JP2003093768A JP2003093768A JP4501352B2 JP 4501352 B2 JP4501352 B2 JP 4501352B2 JP 2003093768 A JP2003093768 A JP 2003093768A JP 2003093768 A JP2003093768 A JP 2003093768A JP 4501352 B2 JP4501352 B2 JP 4501352B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- signal
- supply voltage
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ターゲット回路のクリティカルパス遅延特性を把握するためのモニタ回路を有する半導体装置に係り、特に、ターゲット回路であるＬＳＩに供給する電源電圧を適応的に制御して低消費電力化を図る技術に関するものである。
【０００２】
【従来の技術】
近年、半導体回路では、低電力化のために、電源電圧を下げる方法が一般的に取られている。これは半導体回路（ＬＳＩ）の消費電力のＡＣ成分が電源電圧の２乗に比例するためで、ＬＳＩの低消費電力化には電源電圧の低減が最も効果的であるからである。
【０００３】
このような観点から、近年、ＬＳＩの動作周波数やプロセスばらつき、温度変化に対して、電源電圧を動的に制御し、ＬＳＩが動作可能な最小電圧を適応的に供給する方法が報告されている。
【０００４】
このような適応的電源電圧制御を実現する例として、電源電圧制御の対象となるターゲット回路と同一のチップ上に、ターゲット回路のクリティカルパスに相当する遅延を模倣するレプリカ回路を搭載する手法が知られている（たとえば、特許文献１、特許文献２、特許文献３を参照）。
この手法では、ターゲット回路に供給されるクロック信号の周期とレプリカ回路の遅延値とを比較して、レプリカ回路の遅延値が動作クロックサイクル以内に収まるように電源電圧の制御が行われる。
【０００５】
【特許文献１】
特開２０００−２１６３３８号公報
【特許文献２】
特開２０００−２９５０８４号公報
【特許文献３】
特開２００２−１００９６７号公報
【０００６】
【発明が解決しようとする課題】
通常、製造されるＬＳＩには、その特性に種々のばらつきが生じる。たとえば、ＬＳＩに供給される電源電圧Ｖｄｄと、ＬＳＩの動作が保証される最大のクロック周波数ｆｃｌｋ−ｍａｘとの関係についても、個々のＬＳＩの特性は異なったものになる。
【０００７】
図６は、電源電圧Ｖｄｄと最大クロック周波数ｆｃｌｋ−ｍａｘとの関係の一例を図解した図である。
図６において、横軸は電源電圧Ｖｄｄを示し、縦軸は最大クロック周波数ｆｃｌｋ−ｍａｘを示す。
また、曲線Ｃ１は、特性のばらつき範囲の中において最も動作速度が高速なＬＳＩの特性を示す。曲線Ｃ３は、このばらつき範囲の中において最も動作速度が低速なＬＳＩの特性を示す。曲線Ｃ２は、このばらつき範囲の中における典型的な特性を示す。
【０００８】
図６に示すように、一般に、最大クロック周波数ｆｃｌｋは電源電圧Ｖｄｄが大きくなるほど上昇する傾向がある。このため、同一の電源電圧を与えた場合、曲線Ｃ１の特性を有するＬＳＩは、曲線Ｃ２，Ｃ３の特性を有するＬＳＩより高いクロック周波数で高速に動作させることが可能である。
この関係を同一のクロック周波数について見ると、高速動作が可能なＬＳＩは、低速なＬＳＩより低い電源電圧での動作が可能となる。たとえば図６においてクロック周波数ｆ１の場合、曲線Ｃ３の特性を有するＬＳＩは最小でも電圧Ｖ３より大きな電源電圧が必要になるが、曲線Ｃ１，Ｃ２の特性を有するＬＳＩはそれより小さい電圧Ｖ１，Ｖ２まで電源電圧を下げることができる。
【０００９】
一般にＬＳＩはこのような特性ばらつきを有しているため、通常は、いかなるサンプルにおいても電圧Ｖ３と同じか、またはそれより大きい電源電圧を固定的に供給することによって、ＬＳＩの動作を保証している。
これに対し、レプリカ回路によって把握したターゲット回路の遅延特性に応じて電源電圧の制御を行う上述した手法によれば、高速な特性を有するＬＳＩの電源電圧を、低速な特性を有するＬＳＩの電源電圧より低く抑えることができるため、固定的な電源電圧を供給する方法に比べて消費電力を削減することができる。
【００１０】
ところで、近年における加工寸法の微細化に伴って、ウェーハ間のばらつきや、ウェーハ内のばらつきの他に、同一チップ内における局所的な特性のばらつきも顕著になりつつありる。すなわち、同一のチップ内であっても、製造条件の僅かな揺らぎの影響を受けて、異なる位置に形成されるトランジスタの特性に無視できないずれが生じる。
こうした同一チップ内における特性のばらつきは、レプリカ回路とターゲット回路との間にも生じるため、レプリカ回路を使って電源電圧の制御を行う場合は、このような特性ばらつきの分についてもマージンを考慮する必要がある。
【００１１】
図７は、ターゲット回路とレプリカ回路とにおける局所的な特性の違いを考慮した場合の動作電源電圧範囲を図解した図である。
ターゲット回路において正常な動作が保証される電源電圧の範囲は、ターゲット回路自体の局所的な特性ばらつきのみを考慮した場合、下限電圧Ｖｌｌから上限電圧Ｖｌｈまでの範囲となる。これに対し、レプリカ回路の局所的な特性ばらつきを考慮した場合の電源電圧範囲は、下限電圧Ｖｒｌから上限電圧Ｖｒｈまでとなり、図７に示すように、下限電圧Ｖｌｌから上限電圧Ｖｌｈまでの範囲に比べて高電圧側にシフトする。供給電圧不足によってターゲット回路に誤動作を生じさせないためには、下限電圧Ｖｒｌを上限電圧Ｖｌｈと同一か、またはこれより高い電圧に設定する必要ある。
【００１２】
図８は、ターゲット回路とレプリカ回路との間における局所的な特性の違いを考慮した動作電源電圧範囲を、図６に示す曲線Ｃ１〜Ｃ３の特性を有するＬＳＩについてそれぞれ図解した図である。
電圧Ｖ３は、最も低速な特性を有するＬＳＩのターゲット回路をクロック周波数ｆ１で正常に動作させるために必要な電源電圧を示しており、クロック信号を周波数ｆ１に固定して使用する場合には、最小でもこの電圧Ｖ３の電源電圧を供給することにより、ターゲット回路の正常な動作が保証される。図８の例において、曲線Ｃ１，Ｃ２の特性を有する中速から高速のＬＳＩでは、局所的な特性の違いによるマージンを考慮しても、レプリカ回路の遅延特性から決定される電源電圧の最大値Ｖｒｈが、この電圧Ｖ３を超えることはない。
【００１３】
しかしながら、ＬＳＩが比較的低速な特性を持つ場合、レプリカ回路の遅延特性から決定される電源電圧の最大値Ｖｒｈが電圧Ｖ３より大きくなる可能性がある。このような場合、電圧Ｖ３の固定的な電源電圧を供給する方法に比べて、かえって消費電力が増大してしまう不利益が生じる。
たとえば曲線Ｃ３の特性を有する最も低速なＬＳＩの場合、レプリカ回路の特性ばらつきに相当する過剰な電圧（Ｖｒｈ−Ｖｒｌ）が電圧Ｖ３に加わるため、この過剰な電圧による無駄な電力損失を招いてしまう。
【００１４】
本発明はかかる事情に鑑みてなされたものであり、その目的は、特性のばらつきを考慮した電源電圧のマージン分によって生じる無駄な電力損失を削減することができる半導体装置を提供することにある。
【００１５】
【課題を解決するための手段】
上記の目的を達成するため、本発明の半導体装置は、ターゲット回路のクリティカルパス遅延特性を把握するための遅延モニタ手段を有する半導体装置であって、遅延モニタ手段の遅延モニタ結果に基づいて、ターゲット回路に供給すべき電源電圧を設定する電圧設定信号を生成する電圧設定信号生成手段と、電圧設定信号により設定される電源電圧の最大値を前記半導体装置の製造ばらつきにおいて最も低速な特性を有するターゲット回路を動作させるために最低限必要な電圧に制限する設定電圧制限手段とを有する。
【００１６】
本発明の半導体装置によれば、電圧設定信号生成手段において、遅延モニタ手段の遅延モニタ結果に基づいて、ターゲット回路に供給すべき電源電圧を設定する電圧設定信号が生成される。この電圧設定信号において設定される電源電圧の最大値は、設定電圧制限手段において所定の値、たとえば、半導体装置の製造ばらつきに基づいて決まる電源電圧の最大値に制限される。
したがって、遅延モニタ手段の遅延モニタ結果に基づいて設定される電源電圧の値がこの所定の値を超える場合でも、設定電圧制限手段において、電圧設定信号の設定電圧はこの所定の値に制限される。
【００１７】
また、設定電圧制限手段は、ターゲット回路の動作状態を示す信号、たとえばターゲット回路の動作クロック周波数を示す信号に応じて、制限すべき電源電圧の最大値を決定しても良い。
【００１８】
この場合、設定電圧制限手段は、制限すべき電源電圧の最大値を設定する最大電圧設定信号を記憶する第１の記憶手段と、第１の記憶手段に記憶された最大電圧設定信号において設定される電源電圧の最大値と、電圧設定信号において設定される電源電圧の値とを比較し、設定電圧が低い方の信号を出力する比較手段とを含み、さらに、複数の最大電圧設定信号を記憶する第２の記憶手段と、ターゲット回路の動作状態を示す信号に応じて選択した最大電圧設定信号を第２の記憶手段から読み出して第１の記憶手段に転送する最大電圧信号転送手段とを有しても良い。
上述した構成によれば、第２の記憶手段に記憶された複数の最大電圧設定信号の中から、ターゲット回路の動作状態を示す信号に応じた最大設定信号が最大電圧信号転送手段により選択されて読み出され、第１の記憶手段に転送される。比較手段では、第１の記憶手段に記憶された最大電圧設定信号において設定される電源電圧の最大値と、電圧設定信号において設定される電源電圧の値とが比較され、設定電圧が低い方の信号が出力される。
【００１９】
また、設定電圧制限手段は、制限すべき電源電圧の最大値を設定する最大電圧設定信号をそれぞれ記憶する複数の第１の記憶手段と、複数の第１の記憶手段に記憶される最大電圧設定信号の中から、ターゲット回路の動作状態を示す信号に応じた最大電圧設定信号を選択する選択手段と、選択手段が選択した最大電圧設定信号において設定される電源電圧の最大値と、電圧設定信号において設定される電源電圧の値とを比較し、設定電圧が低い方の信号を出力する比較手段とを含んでも良い。
上述した構成によれば、選択手段において、複数の第１の記憶手段に記憶される最大電圧設定信号の中から、ターゲット回路の動作状態を示す信号に応じた最大電圧設定信号が選択される。比較手段では、選択手段が選択した最大電圧設定信号において設定される電源電圧の最大値と、電圧設定信号において設定される電源電圧の値とが比較され、設定電圧が低い方の信号が出力される。
【００２０】
また、第１の記憶手段は、記憶した信号を電気的に消去して書き換えることが可能な記憶手段でも良いし、あるいは、１つまたは複数のフューズ回路を含み、フューズ回路のフューズの状態によって信号を記憶する記憶手段でも良い。
【００２１】
【発明の実施の形態】
以下に、本発明の好適な実施形態を添付図面に関連付けて説明する。
【００２２】
＜第１の実施形態＞
図１は、本発明の第１の実施形態に係る半導体装置の構成の一例を示すブロック図である。
【００２３】
図１に示す半導体装置１１は、ターゲット回路（ＴＧＴ）１１と、パルス発生部（ＰＧ）１２と、レプリカ回路（ＲＰＬＣ）１３と、電源電圧制御部（ＰＷ−ＣＴＬ）１４とを有する。
また、半導体装置１１は、電圧設定信号Ｓ１４に応じて電圧値が制御される外部電源（ＥＸＴ−ＰＷ）２の電源電圧Ｖｄｄを受けて動作する。
なお、ターゲット回路１１は、本発明のターゲット回路の一実施形態である。
レプリカ回路１３は、本発明の遅延モニタ手段の一実施形態である。
【００２４】
ターゲット回路１１は、半導体装置１の主たる回路を含んでおり、たとえば、パルス発生部１２から出力されるクロック信号ＣＬＫに同期して動作するＤＳＰやＣＰＵなどの種々の論理回路がその中に含まれる。これらの回路は、外部電源２から供給される電源電圧Ｖｄｄを受けて動作する。
【００２５】
パルス発生部１２は、ターゲット回路１１およびレプリカ回路１３に供給するクロック信号ＣＬＫを発生する。
【００２６】
レプリカ回路１３は、ターゲット回路１１のクリティカルパス遅延特性を把握するための回路である。たとえば、ターゲット回路１１と共通の電源電圧Ｖｄｄを供給されて動作する複数の遅延素子を有しており、これらの遅延素子において、ターゲット回路１１の内部における信号伝播遅延の要因となる遅延成分が模倣される。レプリカ回路１３に供給されるクロック信号ＣＬＫには、このようにして模倣された遅延が与えられて、遅延信号Ｓ１３として出力される。
【００２７】
電源電圧制御部１４は、レプリカ回路１３から出力される遅延信号Ｓ１３がクロック信号ＣＬＫに対して有する遅延に基づいて、ターゲット回路１１に供給すべき電源電圧Ｖｄｄを設定する電圧設定信号Ｓ１４を生成する。ただし、電圧設定信号１４において設定される電源電圧Ｖｄｄの最大値は、所定の値に制限される。たとえば、半導体装置１１の製造ばらつきを検査した結果に基づいて決定される、電源電圧の最大値Ｖｍａｘに制限される。このため、外部電源（ＥＸＴ−ＰＷ）２から供給される電源電圧Ｖｄｄは、最大値Ｖｍａｘに制限される。
【００２８】
図２は、図１に示す電源電圧制御部１４の構成の一例を示すブロック図である。
図２に示す電源電圧制御部１４は、電圧設定信号生成部（Ｖ−ＳＥＴ）１４１と、比較部（ＣＯＭＰ）１４２と、レジスタ（ＲＥＧ）１４３とを有する。
なお、電圧設定信号生成部１４１は、本発明の電圧設定信号生成手段の一実施形態である。
比較部１４２は、本発明の比較手段の一実施形態である。
レジスタ１４３は、本発明の第１の記憶手段の一実施形態である。
比較部１４２およびレジスタ１４３を含むユニットは、本発明の設定電圧制限手段の一実施形態である。
【００２９】
電圧設定信号生成部１４１は、レプリカ回路１３から出力される遅延信号Ｓ１３がクロック信号ＣＬＫに対して有する遅延時間を検出し、この検出結果に基づいて、ターゲット回路１１に供給すべき電源電圧Ｖｄｄを設定する電圧設定信号Ｓ１４１を生成する。
電圧設定信号Ｓ１４１は、たとえばクロック信号ＣＬＫとレプリカ回路１３の遅延信号Ｓ１３との位相を比較し、遅延信号Ｓ１３がクロック信号ＣＬＫより１周期以上遅れている場合には、電源電圧Ｖｄｄを高くするように設定した電圧設定信号Ｓ１４１を生成し、１周期以上進んでいる場合には電源電圧Ｖｄｄを低くするように設定した電圧設定信号Ｓ１４１を生成する。
【００３０】
レジスタ１４３は、制限すべき電源電圧の最大値Ｖｍａｘを設定する最大電圧設定信号Ｓ１４３を記憶する。
レジスタ１４３としては、たとえば、記憶した信号を電気的に消去して書き換えることが可能なＲＡＭやフラッシュＲＯＭなどの記憶装置を用いることができる。このような電気的に書き換え可能な記憶装置を用いることにより、半導体装置の製造・評価後において、個々の半導体装置に適切な最大値Ｖｍａｘを設定することができる。また、製品の出荷後であっても、設定した最大値Ｖｍａｘを容易に変更することができる。
また、レジスタ１４３としては、１つまたは複数のフューズ回路におけるフューズの状態によって信号を記憶する記憶装置でも良い。このような記憶装置を用いても、個々の半導体装置に適切な最大値Ｖｍａｘを設定することができる。また、フューズの切断によって物理的に値が書き込まれるため、一度書き込んだ値を変更することはできないが、電気的に書き換え可能な記憶装置に比べて回路規模や消費電力を小さくすることができる。
【００３１】
比較部１４２は、レジスタ１４３に記憶された最大電圧設定信号Ｓ１４３において設定される電源電圧の最大値Ｖｍａｘと、電圧設定信号Ｓ１４１において設定される電源電圧の値とを比較し、設定電圧が低い方の信号を電圧設定信号Ｓ１４として出力する。したがって、電圧設定信号Ｓ１４１において設定される電源電圧の値が最大値Ｖｍａｘを超える場合、電圧設定信号Ｓ１４の設定電圧は最大値Ｖｍａｘに制限される。
【００３２】
ここで、上述した構成を有する半導体装置１における電源電圧Ｖｄｄの制御動作を説明する。
パルス発生部１２において生成されたクロック信号ＣＬＫは、レプリカ回路１３において、ターゲット回路１１の信号伝播遅延特性を模倣した遅延が与えられ、遅延信号Ｓ１３として出力される。
電圧設定信号生成部１４１では、この遅延信号Ｓ１３がクロック信号ＣＬＫに対して有する遅延時間の検出が行われ、この検出結果に基づいて、ターゲット回路１１に供給すべき電源電圧Ｖｄｄを設定する電圧設定信号Ｓ１４１が生成される。
生成された電圧設定信号Ｓ１４１は、比較部１４２において、レジスタ１４３に記憶された最大電圧設定信号Ｓ１４３と比較され、設定電圧が低い方の信号が、電圧設定信号Ｓ１４として外部電源２に出力される。
外部電源２では、半導体装置１へ供給する電源電圧Ｖｄｄが、この電圧設定信号Ｓ１４において設定された電圧と等しくなるように制御される。
【００３３】
以上説明したように、図１および図２に示す構成を有する半導体装置１によれば、電源電圧Ｖｄｄの大きさが、レプリカ回路１３の遅延信号Ｓ１３に基づいて把握されるターゲット回路１１の遅延特性に応じて設定されるとともに、このようにして設定される電圧が最大値Ｖｍａｘに達する場合は、外部電源２に対する設定電圧がこの最大値Ｖｍａｘを超えないように制限される。
したがって、図６の曲線Ｃ３に示すように低速な特性を有する半導体装置１において、ターゲット回路とレプリカ回路１３との間の特性ばらつきを考慮したマージン分のために、レプリカ回路１３の遅延信号Ｓ１３に基づいて生成される電圧設定信号Ｓ１４１の設定電圧が最大値Ｖｍａｘを超えてしまうような場合でも、外部電源２に対して設定される電圧を、この最大値Ｖｍａｘ以下に制限することができる。このため、最大値Ｖｍａｘを超える過剰な電源電圧の供給を防止することができ、無駄な電力損失を減らすことができる。
【００３４】
＜第２の実施形態＞
図３は、第２の実施形態に係る半導体装置１Ａに含まれるパルス発生部１２、レプリカ回路１３および電源電圧制御部１４Ａを抜き出して示したブロック図である。
【００３５】
本第２の実施形態が上述した第１の実施形態と異なる点は、図１に示す電源電圧制御部１４が、以下に述べる電源電圧制御部１４Ａに置き換えられることにある。
【００３６】
電源電圧制御部１４Ａは、レプリカ回路１３から出力される遅延信号Ｓ１３がクロック信号ＣＬＫに対して有する遅延に基づいて、ターゲット回路１１に供給すべき電源電圧Ｖｄｄを設定する電圧設定信号Ｓ１４を生成する。ただし、電圧設定信号１４において設定される電源電圧Ｖｄｄの最大値は、たとえば、半導体装置１１の製造ばらつきを検査した結果に基づいて決定される、電源電圧の最大値Ｖｍａｘに制限される。
さらに、電源電圧制御部１４Ａは、ターゲット回路１１の動作状態を示す信号、たとえばターゲット回路１１に供給されるクロック信号ＣＬＫの周波数を示す信号Ｓｍｏｄに応じて、制限すべき電源電圧の最大値Ｖｍａｘを決定する。
【００３７】
図４は、図３に示す電源電圧制御部１４Ａの構成の一例を示すブロック図である。
図４に示す電源電圧制御部１４Ａは、電圧設定信号生成部１４１と、比較部１４２と、レジスタ１４３−０，…，１４３−３と、選択部１４４とを有する。ただし、図４と図２の同一符号は同一の構成要素を示す。
また、レジスタ１４３−０，…，１４３−３は、本発明の複数の第１の記憶手段の一実施形態である。
選択部１４４は、本発明の選択手段の一実施形態である。
比較部１４２、レジスタ１４３−０，…，１４３−３、および選択部１４４を含むユニットは、本発明の設定電圧制限手段の一実施形態である。
【００３８】
レジスタ１４３−０，…，１４３−３は、ターゲット回路１１に供給されるクロック信号ＣＬＫの周波数に応じて定められた複数の電源電圧最大値Ｖｍａｘ０〜Ｖｍａｘ３を設定する、最大電圧設定信号Ｓ１４３−０〜Ｓ１４３−３を記憶する。
レジスタ１４３−０，…，１４３−３についても、上述したレジスタ１４３と同様に、電気的に消去・書き換えが可能な記憶装置や、フューズ回路を含む記憶装置などを適用することができる。
【００３９】
選択部１４４は、レジスタ１４３−０，…，１４３−３に記憶される最大電圧設定信号Ｓ１４３−０〜Ｓ１４３−３の中から、クロック信号ＣＬＫの周波数を示す信号Ｓｍｏｄに応じた信号を選択し、最大電圧設定信号Ｓ１４３として出力する。
【００４０】
上述した構成を有する半導体装置１Ａによれば、既に述べた半導体装置１と同様に、レプリカ回路１３の遅延信号Ｓ１３がクロック信号ＣＬＫに対して有する遅延時間に基づいて、ターゲット回路１１に供給すべき電源電圧Ｖｄｄを設定する電圧設定信号Ｓ１４１が生成される。
また選択部１４４では、複数の最大電圧設定信号Ｓ１４３−０〜Ｓ１４３−３の中から、クロック信号ＣＬＫの周波数を示す信号Ｓｍｏｄに応じた信号が選択され、最大電圧設定信号Ｓ１４３として出力される。
比較部１４２では、選択部１４４において選択された最大電圧設定信号Ｓ１４３と、生成された電圧設定信号Ｓ１４１とが比較され、設定電圧が低い方の信号が、電圧設定信号Ｓ１４として外部電源２に出力される。
外部電源２では、半導体装置１へ供給する電源電圧Ｖｄｄが、この電圧設定信号Ｓ１４において設定された電圧と等しくなるように制御される。
【００４１】
このように、上述した半導体装置１Ａによれば、外部電源２に対する設定電圧が最大値Ｖｍａｘを超えないように制限されるため、半導体装置１と同様に、電力損失を抑えることができる。
また、この最大値Ｖｍａｘが、たとえばターゲット回路１１に供給されるクロック周波数を示す信号のような、ターゲット回路１１の動作状態を示す信号Ｓｍｏｄに応じて決定される。このため、ターゲット回路１１の動作状態が変化する場合でも、この変化に応じて適切な電源電圧の最大値Ｖｍａｘが設定されるため、過剰な電源電圧の供給による無駄な電力損失をさらに効果的に抑えることができる。
【００４２】
たとえば、図６において動作クロック周波数が周波数ｆ１の場合には、外部電源２に対する設定電圧の最大値Ｖｍａｘを電圧Ｖ３に設定することにより、過剰な電源電圧の供給を効果的に防止することができる。しかしながら、動作クロック周波数が周波数ｆ１より低い周波数ｆ２に変更されると、製造ばらつきを考慮した最小の動作電源電圧は電圧Ｖ３より低くなる。この状態で、周波数ｆ１の最大値Ｖｍａｘ（電圧Ｖ３）をそのまま用いると、より低い電源電圧でも動作可能にも関わらず、過剰な電源電圧を供給してしまう可能性がある。上述した半導体装置１Ａによれば、動作クロック周波数を示す信号Ｓｍｏｄに応じて適切な最大値Ｖｍａｘが選択されるため、上述した電源電圧の過剰な供給を防止し、電力の無駄な損失を抑えることができる。
近年、携帯型電子機器の普及にともなって、消費電力の削減が大きな課題となっており、たとえば機器の動作状態に応じてクロック周波数を動的に変化させることにより低消費電力化を図る手法が多く採用されている。このような電子機器に上述した半導体装置１Ａを適用すれば、動作クロック周波数に応じて適切な電源電圧最大値が設定されるため、無駄な電力損失をより一層減らすことができる。
【００４３】
＜第３の実施形態＞
図５は、第３の実施形態に係る半導体装置１Ｂに含まれる電源電圧制御部１４Ｂの構成の一例を示すブロック図である。
【００４４】
本第３の実施形態が上述した第１の実施形態と異なる点は、図１に示す電源電圧制御部１４が、図５に示す電源電圧制御部１４Ｂに置き換えられることにある。
【００４５】
図５に示す電源電圧制御部１４Ｂは、図２に示す電源電圧制御部１４と同一の構成を有するとともに、メモリ１４５と、最大電圧信号ロード部１４６とを有する。
なお、メモリ１４５は、本発明の第２の記憶手段の一実施形態である。
最大電圧信号ロード部１４６は、本発明の最大電圧信号転送手段の一実施形態である。
【００４６】
メモリ１４５は、ターゲット回路１１の動作状態、たとえばクロック信号ＣＬＫの周波数に応じて定められた複数の電源電圧最大値を設定する複数の最大電圧設定信号を記憶する。
メモリ１４５としては、ＳＲＡＭやＤＲＡＭなどの種々の記憶装置を用いることができる。たとえば、ターゲット回路１１において他の回路からもアクセスされる汎用的なメモリを使用しても良い。
【００４７】
最大電圧信号ロード部１４６は、ターゲット回路１１の動作状態を示す信号、たとえばクロック信号ＣＬＫの周波数を示す信号Ｓｍｏｄに応じて選択した最大電圧設定信号をメモリ１４５から読み出して、レジスタ１４３に転送（ロード）する。
【００４８】
上述した構成を有する半導体装置１Ｂによれば、既に述べた半導体装置１と同様に、レプリカ回路１３の遅延信号Ｓ１３がクロック信号ＣＬＫに対して有する遅延時間に基づいて、ターゲット回路１１に供給すべき電源電圧Ｖｄｄを設定する電圧設定信号Ｓ１４１が生成される。
また最大電圧信号ロード部１４６では、メモリ１４５に記憶された複数の最大電圧設定信号の中から、クロック信号ＣＬＫの周波数を示す信号Ｓｍｏｄに応じて選択した信号が読み出され、レジスタ１４３にロードされる。
比較部１４２では、レジスタ１４３にロードされた最大電圧設定信号Ｓ１４３と、生成された電圧設定信号Ｓ１４１とが比較され、設定電圧が低い方の信号が、電圧設定信号Ｓ１４として外部電源２に出力される。
外部電源２では、半導体装置１へ供給する電源電圧Ｖｄｄが、この電圧設定信号Ｓ１４において設定された電圧と等しくなるように制御される。
【００４９】
このように、上述した半導体装置１Ｂによれば、外部電源２に対する設定電圧が最大値Ｖｍａｘを超えないように制限されるため、半導体装置１と同様に、電力損失を抑えることができる。
また、この最大値Ｖｍａｘが、たとえばターゲット回路１１に供給されるクロック周波数を示す信号のような、ターゲット回路１１の動作状態を示す信号Ｓｍｏｄに応じて決定されるため、半導体装置１Ａと同様に、過剰な電源電圧の供給による無駄な電力損失を減らすことができる。
【００５０】
さらに、半導体装置１Ｂによれば、汎用的なメモリ１４５から１つのレジスタに対して最大電圧設定信号をロードする構成を有しているため、半導体装置１Ａのように最大電圧設定信号を記憶するための専用のレジスタを複数設ける構成に比べて、回路規模や消費電力を小さくすることができる。
また、専用のレジスタを設ける半導体装置１Ａの構成では、設定すべき電源電圧最大値の数が増加した場合、回路を変更しない限りこれに対応することができないが、半導体装置１Ｂによれば、ソフトウェアの変更によってメモリ１４５上に確保する最大電圧設定信号の記憶領域を増やすことが可能なため、こうした変更にも柔軟に対応することができる。
【００５１】
なお、本発明は上述した実施形態に限定されない。
たとえば、図４に示す電圧制御回路１４Ａにおいてレジスタの数は４つであるが、本発明はこれに限定されず、任意の数のレジスタを設けることができる。
【００５２】
図１に示す半導体装置１では、電源が半導体装置の外部に設けられているが、本発明はこれに限定されず、電源の一部または全部が半導体装置内部に含まれる場合においても、本発明は適用可能である。
【００５３】
【発明の効果】
本発明によれば、特性のばらつきを考慮した電源電圧のマージン分によって生じる無駄な電力損失を削減することができる。
また、ターゲット回路の動作状態が変化する場合でも、これに応じた適切な電源電圧の最大値を設定して電力損失の無駄を抑えることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の構成の一例を示すブロック図である。
【図２】第１の実施形態に係る半導体装置に含まれる、電源電圧制御部の構成の一例を示すブロック図である。
【図３】第２の実施形態に係る半導体装置に含まれるパルス発生部、レプリカ回路および電源電圧制御部を抜き出して示した図である。
【図４】第２の実施形態に係る半導体装置に含まれる電源電圧制御部の構成の一例を示すブロック図である。
【図５】第３の実施形態に係る半導体装置に含まれる電源電圧制御部の構成の一例を示すブロック図である。
【図６】電源電圧と最大クロック周波数との関係の一例を図解した図である。
【図７】ターゲット回路とレプリカ回路とにおける局所的な特性の違いを考慮した場合の動作電源電圧範囲を図解した図である。
【図８】ターゲット回路とレプリカ回路との間における局所的な特性の違いを考慮した動作電源電圧範囲を、図６に示す各曲線の特性を有するＬＳＩについて図解した図である。
【符号の説明】
１…半導体装置、２…外部電源、１１…ターゲット回路、１２…パルス発生部、１３…レプリカ回路、１４，１４Ａ，１４Ｂ…電圧制御部、１４１…電圧設定信号生成部、１４２…比較部、１４３，１４３−０〜１４３−３…レジスタ、１４４…選択部、１４５…メモリ、１４６…最大電圧設定信号ロード部
【発明の属する技術分野】
本発明は、ターゲット回路のクリティカルパス遅延特性を把握するためのモニタ回路を有する半導体装置に係り、特に、ターゲット回路であるＬＳＩに供給する電源電圧を適応的に制御して低消費電力化を図る技術に関するものである。
【０００２】
【従来の技術】
近年、半導体回路では、低電力化のために、電源電圧を下げる方法が一般的に取られている。これは半導体回路（ＬＳＩ）の消費電力のＡＣ成分が電源電圧の２乗に比例するためで、ＬＳＩの低消費電力化には電源電圧の低減が最も効果的であるからである。
【０００３】
このような観点から、近年、ＬＳＩの動作周波数やプロセスばらつき、温度変化に対して、電源電圧を動的に制御し、ＬＳＩが動作可能な最小電圧を適応的に供給する方法が報告されている。
【０００４】
このような適応的電源電圧制御を実現する例として、電源電圧制御の対象となるターゲット回路と同一のチップ上に、ターゲット回路のクリティカルパスに相当する遅延を模倣するレプリカ回路を搭載する手法が知られている（たとえば、特許文献１、特許文献２、特許文献３を参照）。
この手法では、ターゲット回路に供給されるクロック信号の周期とレプリカ回路の遅延値とを比較して、レプリカ回路の遅延値が動作クロックサイクル以内に収まるように電源電圧の制御が行われる。
【０００５】
【特許文献１】
特開２０００−２１６３３８号公報
【特許文献２】
特開２０００−２９５０８４号公報
【特許文献３】
特開２００２−１００９６７号公報
【０００６】
【発明が解決しようとする課題】
通常、製造されるＬＳＩには、その特性に種々のばらつきが生じる。たとえば、ＬＳＩに供給される電源電圧Ｖｄｄと、ＬＳＩの動作が保証される最大のクロック周波数ｆｃｌｋ−ｍａｘとの関係についても、個々のＬＳＩの特性は異なったものになる。
【０００７】
図６は、電源電圧Ｖｄｄと最大クロック周波数ｆｃｌｋ−ｍａｘとの関係の一例を図解した図である。
図６において、横軸は電源電圧Ｖｄｄを示し、縦軸は最大クロック周波数ｆｃｌｋ−ｍａｘを示す。
また、曲線Ｃ１は、特性のばらつき範囲の中において最も動作速度が高速なＬＳＩの特性を示す。曲線Ｃ３は、このばらつき範囲の中において最も動作速度が低速なＬＳＩの特性を示す。曲線Ｃ２は、このばらつき範囲の中における典型的な特性を示す。
【０００８】
図６に示すように、一般に、最大クロック周波数ｆｃｌｋは電源電圧Ｖｄｄが大きくなるほど上昇する傾向がある。このため、同一の電源電圧を与えた場合、曲線Ｃ１の特性を有するＬＳＩは、曲線Ｃ２，Ｃ３の特性を有するＬＳＩより高いクロック周波数で高速に動作させることが可能である。
この関係を同一のクロック周波数について見ると、高速動作が可能なＬＳＩは、低速なＬＳＩより低い電源電圧での動作が可能となる。たとえば図６においてクロック周波数ｆ１の場合、曲線Ｃ３の特性を有するＬＳＩは最小でも電圧Ｖ３より大きな電源電圧が必要になるが、曲線Ｃ１，Ｃ２の特性を有するＬＳＩはそれより小さい電圧Ｖ１，Ｖ２まで電源電圧を下げることができる。
【０００９】
一般にＬＳＩはこのような特性ばらつきを有しているため、通常は、いかなるサンプルにおいても電圧Ｖ３と同じか、またはそれより大きい電源電圧を固定的に供給することによって、ＬＳＩの動作を保証している。
これに対し、レプリカ回路によって把握したターゲット回路の遅延特性に応じて電源電圧の制御を行う上述した手法によれば、高速な特性を有するＬＳＩの電源電圧を、低速な特性を有するＬＳＩの電源電圧より低く抑えることができるため、固定的な電源電圧を供給する方法に比べて消費電力を削減することができる。
【００１０】
ところで、近年における加工寸法の微細化に伴って、ウェーハ間のばらつきや、ウェーハ内のばらつきの他に、同一チップ内における局所的な特性のばらつきも顕著になりつつありる。すなわち、同一のチップ内であっても、製造条件の僅かな揺らぎの影響を受けて、異なる位置に形成されるトランジスタの特性に無視できないずれが生じる。
こうした同一チップ内における特性のばらつきは、レプリカ回路とターゲット回路との間にも生じるため、レプリカ回路を使って電源電圧の制御を行う場合は、このような特性ばらつきの分についてもマージンを考慮する必要がある。
【００１１】
図７は、ターゲット回路とレプリカ回路とにおける局所的な特性の違いを考慮した場合の動作電源電圧範囲を図解した図である。
ターゲット回路において正常な動作が保証される電源電圧の範囲は、ターゲット回路自体の局所的な特性ばらつきのみを考慮した場合、下限電圧Ｖｌｌから上限電圧Ｖｌｈまでの範囲となる。これに対し、レプリカ回路の局所的な特性ばらつきを考慮した場合の電源電圧範囲は、下限電圧Ｖｒｌから上限電圧Ｖｒｈまでとなり、図７に示すように、下限電圧Ｖｌｌから上限電圧Ｖｌｈまでの範囲に比べて高電圧側にシフトする。供給電圧不足によってターゲット回路に誤動作を生じさせないためには、下限電圧Ｖｒｌを上限電圧Ｖｌｈと同一か、またはこれより高い電圧に設定する必要ある。
【００１２】
図８は、ターゲット回路とレプリカ回路との間における局所的な特性の違いを考慮した動作電源電圧範囲を、図６に示す曲線Ｃ１〜Ｃ３の特性を有するＬＳＩについてそれぞれ図解した図である。
電圧Ｖ３は、最も低速な特性を有するＬＳＩのターゲット回路をクロック周波数ｆ１で正常に動作させるために必要な電源電圧を示しており、クロック信号を周波数ｆ１に固定して使用する場合には、最小でもこの電圧Ｖ３の電源電圧を供給することにより、ターゲット回路の正常な動作が保証される。図８の例において、曲線Ｃ１，Ｃ２の特性を有する中速から高速のＬＳＩでは、局所的な特性の違いによるマージンを考慮しても、レプリカ回路の遅延特性から決定される電源電圧の最大値Ｖｒｈが、この電圧Ｖ３を超えることはない。
【００１３】
しかしながら、ＬＳＩが比較的低速な特性を持つ場合、レプリカ回路の遅延特性から決定される電源電圧の最大値Ｖｒｈが電圧Ｖ３より大きくなる可能性がある。このような場合、電圧Ｖ３の固定的な電源電圧を供給する方法に比べて、かえって消費電力が増大してしまう不利益が生じる。
たとえば曲線Ｃ３の特性を有する最も低速なＬＳＩの場合、レプリカ回路の特性ばらつきに相当する過剰な電圧（Ｖｒｈ−Ｖｒｌ）が電圧Ｖ３に加わるため、この過剰な電圧による無駄な電力損失を招いてしまう。
【００１４】
本発明はかかる事情に鑑みてなされたものであり、その目的は、特性のばらつきを考慮した電源電圧のマージン分によって生じる無駄な電力損失を削減することができる半導体装置を提供することにある。
【００１５】
【課題を解決するための手段】
上記の目的を達成するため、本発明の半導体装置は、ターゲット回路のクリティカルパス遅延特性を把握するための遅延モニタ手段を有する半導体装置であって、遅延モニタ手段の遅延モニタ結果に基づいて、ターゲット回路に供給すべき電源電圧を設定する電圧設定信号を生成する電圧設定信号生成手段と、電圧設定信号により設定される電源電圧の最大値を前記半導体装置の製造ばらつきにおいて最も低速な特性を有するターゲット回路を動作させるために最低限必要な電圧に制限する設定電圧制限手段とを有する。
【００１６】
本発明の半導体装置によれば、電圧設定信号生成手段において、遅延モニタ手段の遅延モニタ結果に基づいて、ターゲット回路に供給すべき電源電圧を設定する電圧設定信号が生成される。この電圧設定信号において設定される電源電圧の最大値は、設定電圧制限手段において所定の値、たとえば、半導体装置の製造ばらつきに基づいて決まる電源電圧の最大値に制限される。
したがって、遅延モニタ手段の遅延モニタ結果に基づいて設定される電源電圧の値がこの所定の値を超える場合でも、設定電圧制限手段において、電圧設定信号の設定電圧はこの所定の値に制限される。
【００１７】
また、設定電圧制限手段は、ターゲット回路の動作状態を示す信号、たとえばターゲット回路の動作クロック周波数を示す信号に応じて、制限すべき電源電圧の最大値を決定しても良い。
【００１８】
この場合、設定電圧制限手段は、制限すべき電源電圧の最大値を設定する最大電圧設定信号を記憶する第１の記憶手段と、第１の記憶手段に記憶された最大電圧設定信号において設定される電源電圧の最大値と、電圧設定信号において設定される電源電圧の値とを比較し、設定電圧が低い方の信号を出力する比較手段とを含み、さらに、複数の最大電圧設定信号を記憶する第２の記憶手段と、ターゲット回路の動作状態を示す信号に応じて選択した最大電圧設定信号を第２の記憶手段から読み出して第１の記憶手段に転送する最大電圧信号転送手段とを有しても良い。
上述した構成によれば、第２の記憶手段に記憶された複数の最大電圧設定信号の中から、ターゲット回路の動作状態を示す信号に応じた最大設定信号が最大電圧信号転送手段により選択されて読み出され、第１の記憶手段に転送される。比較手段では、第１の記憶手段に記憶された最大電圧設定信号において設定される電源電圧の最大値と、電圧設定信号において設定される電源電圧の値とが比較され、設定電圧が低い方の信号が出力される。
【００１９】
また、設定電圧制限手段は、制限すべき電源電圧の最大値を設定する最大電圧設定信号をそれぞれ記憶する複数の第１の記憶手段と、複数の第１の記憶手段に記憶される最大電圧設定信号の中から、ターゲット回路の動作状態を示す信号に応じた最大電圧設定信号を選択する選択手段と、選択手段が選択した最大電圧設定信号において設定される電源電圧の最大値と、電圧設定信号において設定される電源電圧の値とを比較し、設定電圧が低い方の信号を出力する比較手段とを含んでも良い。
上述した構成によれば、選択手段において、複数の第１の記憶手段に記憶される最大電圧設定信号の中から、ターゲット回路の動作状態を示す信号に応じた最大電圧設定信号が選択される。比較手段では、選択手段が選択した最大電圧設定信号において設定される電源電圧の最大値と、電圧設定信号において設定される電源電圧の値とが比較され、設定電圧が低い方の信号が出力される。
【００２０】
また、第１の記憶手段は、記憶した信号を電気的に消去して書き換えることが可能な記憶手段でも良いし、あるいは、１つまたは複数のフューズ回路を含み、フューズ回路のフューズの状態によって信号を記憶する記憶手段でも良い。
【００２１】
【発明の実施の形態】
以下に、本発明の好適な実施形態を添付図面に関連付けて説明する。
【００２２】
＜第１の実施形態＞
図１は、本発明の第１の実施形態に係る半導体装置の構成の一例を示すブロック図である。
【００２３】
図１に示す半導体装置１１は、ターゲット回路（ＴＧＴ）１１と、パルス発生部（ＰＧ）１２と、レプリカ回路（ＲＰＬＣ）１３と、電源電圧制御部（ＰＷ−ＣＴＬ）１４とを有する。
また、半導体装置１１は、電圧設定信号Ｓ１４に応じて電圧値が制御される外部電源（ＥＸＴ−ＰＷ）２の電源電圧Ｖｄｄを受けて動作する。
なお、ターゲット回路１１は、本発明のターゲット回路の一実施形態である。
レプリカ回路１３は、本発明の遅延モニタ手段の一実施形態である。
【００２４】
ターゲット回路１１は、半導体装置１の主たる回路を含んでおり、たとえば、パルス発生部１２から出力されるクロック信号ＣＬＫに同期して動作するＤＳＰやＣＰＵなどの種々の論理回路がその中に含まれる。これらの回路は、外部電源２から供給される電源電圧Ｖｄｄを受けて動作する。
【００２５】
パルス発生部１２は、ターゲット回路１１およびレプリカ回路１３に供給するクロック信号ＣＬＫを発生する。
【００２６】
レプリカ回路１３は、ターゲット回路１１のクリティカルパス遅延特性を把握するための回路である。たとえば、ターゲット回路１１と共通の電源電圧Ｖｄｄを供給されて動作する複数の遅延素子を有しており、これらの遅延素子において、ターゲット回路１１の内部における信号伝播遅延の要因となる遅延成分が模倣される。レプリカ回路１３に供給されるクロック信号ＣＬＫには、このようにして模倣された遅延が与えられて、遅延信号Ｓ１３として出力される。
【００２７】
電源電圧制御部１４は、レプリカ回路１３から出力される遅延信号Ｓ１３がクロック信号ＣＬＫに対して有する遅延に基づいて、ターゲット回路１１に供給すべき電源電圧Ｖｄｄを設定する電圧設定信号Ｓ１４を生成する。ただし、電圧設定信号１４において設定される電源電圧Ｖｄｄの最大値は、所定の値に制限される。たとえば、半導体装置１１の製造ばらつきを検査した結果に基づいて決定される、電源電圧の最大値Ｖｍａｘに制限される。このため、外部電源（ＥＸＴ−ＰＷ）２から供給される電源電圧Ｖｄｄは、最大値Ｖｍａｘに制限される。
【００２８】
図２は、図１に示す電源電圧制御部１４の構成の一例を示すブロック図である。
図２に示す電源電圧制御部１４は、電圧設定信号生成部（Ｖ−ＳＥＴ）１４１と、比較部（ＣＯＭＰ）１４２と、レジスタ（ＲＥＧ）１４３とを有する。
なお、電圧設定信号生成部１４１は、本発明の電圧設定信号生成手段の一実施形態である。
比較部１４２は、本発明の比較手段の一実施形態である。
レジスタ１４３は、本発明の第１の記憶手段の一実施形態である。
比較部１４２およびレジスタ１４３を含むユニットは、本発明の設定電圧制限手段の一実施形態である。
【００２９】
電圧設定信号生成部１４１は、レプリカ回路１３から出力される遅延信号Ｓ１３がクロック信号ＣＬＫに対して有する遅延時間を検出し、この検出結果に基づいて、ターゲット回路１１に供給すべき電源電圧Ｖｄｄを設定する電圧設定信号Ｓ１４１を生成する。
電圧設定信号Ｓ１４１は、たとえばクロック信号ＣＬＫとレプリカ回路１３の遅延信号Ｓ１３との位相を比較し、遅延信号Ｓ１３がクロック信号ＣＬＫより１周期以上遅れている場合には、電源電圧Ｖｄｄを高くするように設定した電圧設定信号Ｓ１４１を生成し、１周期以上進んでいる場合には電源電圧Ｖｄｄを低くするように設定した電圧設定信号Ｓ１４１を生成する。
【００３０】
レジスタ１４３は、制限すべき電源電圧の最大値Ｖｍａｘを設定する最大電圧設定信号Ｓ１４３を記憶する。
レジスタ１４３としては、たとえば、記憶した信号を電気的に消去して書き換えることが可能なＲＡＭやフラッシュＲＯＭなどの記憶装置を用いることができる。このような電気的に書き換え可能な記憶装置を用いることにより、半導体装置の製造・評価後において、個々の半導体装置に適切な最大値Ｖｍａｘを設定することができる。また、製品の出荷後であっても、設定した最大値Ｖｍａｘを容易に変更することができる。
また、レジスタ１４３としては、１つまたは複数のフューズ回路におけるフューズの状態によって信号を記憶する記憶装置でも良い。このような記憶装置を用いても、個々の半導体装置に適切な最大値Ｖｍａｘを設定することができる。また、フューズの切断によって物理的に値が書き込まれるため、一度書き込んだ値を変更することはできないが、電気的に書き換え可能な記憶装置に比べて回路規模や消費電力を小さくすることができる。
【００３１】
比較部１４２は、レジスタ１４３に記憶された最大電圧設定信号Ｓ１４３において設定される電源電圧の最大値Ｖｍａｘと、電圧設定信号Ｓ１４１において設定される電源電圧の値とを比較し、設定電圧が低い方の信号を電圧設定信号Ｓ１４として出力する。したがって、電圧設定信号Ｓ１４１において設定される電源電圧の値が最大値Ｖｍａｘを超える場合、電圧設定信号Ｓ１４の設定電圧は最大値Ｖｍａｘに制限される。
【００３２】
ここで、上述した構成を有する半導体装置１における電源電圧Ｖｄｄの制御動作を説明する。
パルス発生部１２において生成されたクロック信号ＣＬＫは、レプリカ回路１３において、ターゲット回路１１の信号伝播遅延特性を模倣した遅延が与えられ、遅延信号Ｓ１３として出力される。
電圧設定信号生成部１４１では、この遅延信号Ｓ１３がクロック信号ＣＬＫに対して有する遅延時間の検出が行われ、この検出結果に基づいて、ターゲット回路１１に供給すべき電源電圧Ｖｄｄを設定する電圧設定信号Ｓ１４１が生成される。
生成された電圧設定信号Ｓ１４１は、比較部１４２において、レジスタ１４３に記憶された最大電圧設定信号Ｓ１４３と比較され、設定電圧が低い方の信号が、電圧設定信号Ｓ１４として外部電源２に出力される。
外部電源２では、半導体装置１へ供給する電源電圧Ｖｄｄが、この電圧設定信号Ｓ１４において設定された電圧と等しくなるように制御される。
【００３３】
以上説明したように、図１および図２に示す構成を有する半導体装置１によれば、電源電圧Ｖｄｄの大きさが、レプリカ回路１３の遅延信号Ｓ１３に基づいて把握されるターゲット回路１１の遅延特性に応じて設定されるとともに、このようにして設定される電圧が最大値Ｖｍａｘに達する場合は、外部電源２に対する設定電圧がこの最大値Ｖｍａｘを超えないように制限される。
したがって、図６の曲線Ｃ３に示すように低速な特性を有する半導体装置１において、ターゲット回路とレプリカ回路１３との間の特性ばらつきを考慮したマージン分のために、レプリカ回路１３の遅延信号Ｓ１３に基づいて生成される電圧設定信号Ｓ１４１の設定電圧が最大値Ｖｍａｘを超えてしまうような場合でも、外部電源２に対して設定される電圧を、この最大値Ｖｍａｘ以下に制限することができる。このため、最大値Ｖｍａｘを超える過剰な電源電圧の供給を防止することができ、無駄な電力損失を減らすことができる。
【００３４】
＜第２の実施形態＞
図３は、第２の実施形態に係る半導体装置１Ａに含まれるパルス発生部１２、レプリカ回路１３および電源電圧制御部１４Ａを抜き出して示したブロック図である。
【００３５】
本第２の実施形態が上述した第１の実施形態と異なる点は、図１に示す電源電圧制御部１４が、以下に述べる電源電圧制御部１４Ａに置き換えられることにある。
【００３６】
電源電圧制御部１４Ａは、レプリカ回路１３から出力される遅延信号Ｓ１３がクロック信号ＣＬＫに対して有する遅延に基づいて、ターゲット回路１１に供給すべき電源電圧Ｖｄｄを設定する電圧設定信号Ｓ１４を生成する。ただし、電圧設定信号１４において設定される電源電圧Ｖｄｄの最大値は、たとえば、半導体装置１１の製造ばらつきを検査した結果に基づいて決定される、電源電圧の最大値Ｖｍａｘに制限される。
さらに、電源電圧制御部１４Ａは、ターゲット回路１１の動作状態を示す信号、たとえばターゲット回路１１に供給されるクロック信号ＣＬＫの周波数を示す信号Ｓｍｏｄに応じて、制限すべき電源電圧の最大値Ｖｍａｘを決定する。
【００３７】
図４は、図３に示す電源電圧制御部１４Ａの構成の一例を示すブロック図である。
図４に示す電源電圧制御部１４Ａは、電圧設定信号生成部１４１と、比較部１４２と、レジスタ１４３−０，…，１４３−３と、選択部１４４とを有する。ただし、図４と図２の同一符号は同一の構成要素を示す。
また、レジスタ１４３−０，…，１４３−３は、本発明の複数の第１の記憶手段の一実施形態である。
選択部１４４は、本発明の選択手段の一実施形態である。
比較部１４２、レジスタ１４３−０，…，１４３−３、および選択部１４４を含むユニットは、本発明の設定電圧制限手段の一実施形態である。
【００３８】
レジスタ１４３−０，…，１４３−３は、ターゲット回路１１に供給されるクロック信号ＣＬＫの周波数に応じて定められた複数の電源電圧最大値Ｖｍａｘ０〜Ｖｍａｘ３を設定する、最大電圧設定信号Ｓ１４３−０〜Ｓ１４３−３を記憶する。
レジスタ１４３−０，…，１４３−３についても、上述したレジスタ１４３と同様に、電気的に消去・書き換えが可能な記憶装置や、フューズ回路を含む記憶装置などを適用することができる。
【００３９】
選択部１４４は、レジスタ１４３−０，…，１４３−３に記憶される最大電圧設定信号Ｓ１４３−０〜Ｓ１４３−３の中から、クロック信号ＣＬＫの周波数を示す信号Ｓｍｏｄに応じた信号を選択し、最大電圧設定信号Ｓ１４３として出力する。
【００４０】
上述した構成を有する半導体装置１Ａによれば、既に述べた半導体装置１と同様に、レプリカ回路１３の遅延信号Ｓ１３がクロック信号ＣＬＫに対して有する遅延時間に基づいて、ターゲット回路１１に供給すべき電源電圧Ｖｄｄを設定する電圧設定信号Ｓ１４１が生成される。
また選択部１４４では、複数の最大電圧設定信号Ｓ１４３−０〜Ｓ１４３−３の中から、クロック信号ＣＬＫの周波数を示す信号Ｓｍｏｄに応じた信号が選択され、最大電圧設定信号Ｓ１４３として出力される。
比較部１４２では、選択部１４４において選択された最大電圧設定信号Ｓ１４３と、生成された電圧設定信号Ｓ１４１とが比較され、設定電圧が低い方の信号が、電圧設定信号Ｓ１４として外部電源２に出力される。
外部電源２では、半導体装置１へ供給する電源電圧Ｖｄｄが、この電圧設定信号Ｓ１４において設定された電圧と等しくなるように制御される。
【００４１】
このように、上述した半導体装置１Ａによれば、外部電源２に対する設定電圧が最大値Ｖｍａｘを超えないように制限されるため、半導体装置１と同様に、電力損失を抑えることができる。
また、この最大値Ｖｍａｘが、たとえばターゲット回路１１に供給されるクロック周波数を示す信号のような、ターゲット回路１１の動作状態を示す信号Ｓｍｏｄに応じて決定される。このため、ターゲット回路１１の動作状態が変化する場合でも、この変化に応じて適切な電源電圧の最大値Ｖｍａｘが設定されるため、過剰な電源電圧の供給による無駄な電力損失をさらに効果的に抑えることができる。
【００４２】
たとえば、図６において動作クロック周波数が周波数ｆ１の場合には、外部電源２に対する設定電圧の最大値Ｖｍａｘを電圧Ｖ３に設定することにより、過剰な電源電圧の供給を効果的に防止することができる。しかしながら、動作クロック周波数が周波数ｆ１より低い周波数ｆ２に変更されると、製造ばらつきを考慮した最小の動作電源電圧は電圧Ｖ３より低くなる。この状態で、周波数ｆ１の最大値Ｖｍａｘ（電圧Ｖ３）をそのまま用いると、より低い電源電圧でも動作可能にも関わらず、過剰な電源電圧を供給してしまう可能性がある。上述した半導体装置１Ａによれば、動作クロック周波数を示す信号Ｓｍｏｄに応じて適切な最大値Ｖｍａｘが選択されるため、上述した電源電圧の過剰な供給を防止し、電力の無駄な損失を抑えることができる。
近年、携帯型電子機器の普及にともなって、消費電力の削減が大きな課題となっており、たとえば機器の動作状態に応じてクロック周波数を動的に変化させることにより低消費電力化を図る手法が多く採用されている。このような電子機器に上述した半導体装置１Ａを適用すれば、動作クロック周波数に応じて適切な電源電圧最大値が設定されるため、無駄な電力損失をより一層減らすことができる。
【００４３】
＜第３の実施形態＞
図５は、第３の実施形態に係る半導体装置１Ｂに含まれる電源電圧制御部１４Ｂの構成の一例を示すブロック図である。
【００４４】
本第３の実施形態が上述した第１の実施形態と異なる点は、図１に示す電源電圧制御部１４が、図５に示す電源電圧制御部１４Ｂに置き換えられることにある。
【００４５】
図５に示す電源電圧制御部１４Ｂは、図２に示す電源電圧制御部１４と同一の構成を有するとともに、メモリ１４５と、最大電圧信号ロード部１４６とを有する。
なお、メモリ１４５は、本発明の第２の記憶手段の一実施形態である。
最大電圧信号ロード部１４６は、本発明の最大電圧信号転送手段の一実施形態である。
【００４６】
メモリ１４５は、ターゲット回路１１の動作状態、たとえばクロック信号ＣＬＫの周波数に応じて定められた複数の電源電圧最大値を設定する複数の最大電圧設定信号を記憶する。
メモリ１４５としては、ＳＲＡＭやＤＲＡＭなどの種々の記憶装置を用いることができる。たとえば、ターゲット回路１１において他の回路からもアクセスされる汎用的なメモリを使用しても良い。
【００４７】
最大電圧信号ロード部１４６は、ターゲット回路１１の動作状態を示す信号、たとえばクロック信号ＣＬＫの周波数を示す信号Ｓｍｏｄに応じて選択した最大電圧設定信号をメモリ１４５から読み出して、レジスタ１４３に転送（ロード）する。
【００４８】
上述した構成を有する半導体装置１Ｂによれば、既に述べた半導体装置１と同様に、レプリカ回路１３の遅延信号Ｓ１３がクロック信号ＣＬＫに対して有する遅延時間に基づいて、ターゲット回路１１に供給すべき電源電圧Ｖｄｄを設定する電圧設定信号Ｓ１４１が生成される。
また最大電圧信号ロード部１４６では、メモリ１４５に記憶された複数の最大電圧設定信号の中から、クロック信号ＣＬＫの周波数を示す信号Ｓｍｏｄに応じて選択した信号が読み出され、レジスタ１４３にロードされる。
比較部１４２では、レジスタ１４３にロードされた最大電圧設定信号Ｓ１４３と、生成された電圧設定信号Ｓ１４１とが比較され、設定電圧が低い方の信号が、電圧設定信号Ｓ１４として外部電源２に出力される。
外部電源２では、半導体装置１へ供給する電源電圧Ｖｄｄが、この電圧設定信号Ｓ１４において設定された電圧と等しくなるように制御される。
【００４９】
このように、上述した半導体装置１Ｂによれば、外部電源２に対する設定電圧が最大値Ｖｍａｘを超えないように制限されるため、半導体装置１と同様に、電力損失を抑えることができる。
また、この最大値Ｖｍａｘが、たとえばターゲット回路１１に供給されるクロック周波数を示す信号のような、ターゲット回路１１の動作状態を示す信号Ｓｍｏｄに応じて決定されるため、半導体装置１Ａと同様に、過剰な電源電圧の供給による無駄な電力損失を減らすことができる。
【００５０】
さらに、半導体装置１Ｂによれば、汎用的なメモリ１４５から１つのレジスタに対して最大電圧設定信号をロードする構成を有しているため、半導体装置１Ａのように最大電圧設定信号を記憶するための専用のレジスタを複数設ける構成に比べて、回路規模や消費電力を小さくすることができる。
また、専用のレジスタを設ける半導体装置１Ａの構成では、設定すべき電源電圧最大値の数が増加した場合、回路を変更しない限りこれに対応することができないが、半導体装置１Ｂによれば、ソフトウェアの変更によってメモリ１４５上に確保する最大電圧設定信号の記憶領域を増やすことが可能なため、こうした変更にも柔軟に対応することができる。
【００５１】
なお、本発明は上述した実施形態に限定されない。
たとえば、図４に示す電圧制御回路１４Ａにおいてレジスタの数は４つであるが、本発明はこれに限定されず、任意の数のレジスタを設けることができる。
【００５２】
図１に示す半導体装置１では、電源が半導体装置の外部に設けられているが、本発明はこれに限定されず、電源の一部または全部が半導体装置内部に含まれる場合においても、本発明は適用可能である。
【００５３】
【発明の効果】
本発明によれば、特性のばらつきを考慮した電源電圧のマージン分によって生じる無駄な電力損失を削減することができる。
また、ターゲット回路の動作状態が変化する場合でも、これに応じた適切な電源電圧の最大値を設定して電力損失の無駄を抑えることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の構成の一例を示すブロック図である。
【図２】第１の実施形態に係る半導体装置に含まれる、電源電圧制御部の構成の一例を示すブロック図である。
【図３】第２の実施形態に係る半導体装置に含まれるパルス発生部、レプリカ回路および電源電圧制御部を抜き出して示した図である。
【図４】第２の実施形態に係る半導体装置に含まれる電源電圧制御部の構成の一例を示すブロック図である。
【図５】第３の実施形態に係る半導体装置に含まれる電源電圧制御部の構成の一例を示すブロック図である。
【図６】電源電圧と最大クロック周波数との関係の一例を図解した図である。
【図７】ターゲット回路とレプリカ回路とにおける局所的な特性の違いを考慮した場合の動作電源電圧範囲を図解した図である。
【図８】ターゲット回路とレプリカ回路との間における局所的な特性の違いを考慮した動作電源電圧範囲を、図６に示す各曲線の特性を有するＬＳＩについて図解した図である。
【符号の説明】
１…半導体装置、２…外部電源、１１…ターゲット回路、１２…パルス発生部、１３…レプリカ回路、１４，１４Ａ，１４Ｂ…電圧制御部、１４１…電圧設定信号生成部、１４２…比較部、１４３，１４３−０〜１４３−３…レジスタ、１４４…選択部、１４５…メモリ、１４６…最大電圧設定信号ロード部
Claims (9)
- ターゲット回路のクリティカルパス遅延特性を把握するための遅延モニタ手段を有する半導体装置であって、
上記遅延モニタ手段の遅延モニタ結果に基づいて、上記ターゲット回路に供給すべき電源電圧を設定する電圧設定信号を生成する電圧設定信号生成手段と、
上記電圧設定信号により設定される電源電圧の最大値を前記半導体装置の製造ばらつきにおいて最も低速な特性を有するターゲット回路を動作させるために最低限必要な電圧に制限する設定電圧制限手段と
を有する半導体装置。 - 上記設定電圧制限手段は、
制限すべき電源電圧の最大値を設定する最大電圧設定信号を記憶する第１の記憶手段と、
上記第１の記憶手段に記憶された最大電圧設定信号において設定される電源電圧の最大値と、上記電圧設定信号において設定される電源電圧の値とを比較し、設定電圧が低い方の信号を出力する比較手段とを含む、
請求項１に記載の半導体装置。 - 上記第１の記憶手段は、記憶した信号を電気的に消去して書き換えることが可能である、
請求項２に記載の半導体装置。 - 上記第１の記憶手段は、１つまたは複数のフューズ回路を含み、上記フューズ回路のフューズの状態によって信号を記憶する、
請求項２に記載の半導体装置。 - 複数の上記最大電圧設定信号を記憶する第２の記憶手段と、
上記ターゲット回路の動作状態を示す信号に応じて選択した最大電圧設定信号を上記第２の記憶手段から読み出して上記第１の記憶手段に転送する最大電圧信号転送手段と、をさらに有する
請求項３に記載の半導体装置。 - 上記設定電圧制限手段は、上記ターゲット回路の動作状態を示す信号に応じて、制限すべき電源電圧の最大値を決定する、
請求項１に記載の半導体装置。 - 上記設定電圧制限手段は、
制限すべき電源電圧の最大値を設定する最大電圧設定信号をそれぞれ記憶する複数の第１の記憶手段と、
上記複数の第１の記憶手段に記憶される最大電圧設定信号の中から、上記ターゲット回路の動作状態を示す信号に応じた最大電圧設定信号を選択する選択手段と、
上記選択手段が選択した最大電圧設定信号において設定される電源電圧の最大値と、上記電圧設定信号において設定される電源電圧の値とを比較し、設定電圧が低い方の信号を出力する比較手段とを含む、
請求項６に記載の半導体装置。 - 上記第１の記憶手段は、記憶した信号を電気的に消去して書き換えることが可能である、
請求項７に記載の半導体装置。 - 上記第１の記憶手段は、１つまたは複数のフューズ回路を含み、上記フューズ回路のフューズの状態によって信号を記憶する、
請求項７に記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003093768A JP4501352B2 (ja) | 2003-03-31 | 2003-03-31 | 半導体装置 |
| US10/806,902 US7119523B2 (en) | 2003-03-31 | 2004-03-23 | Semiconductor chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003093768A JP4501352B2 (ja) | 2003-03-31 | 2003-03-31 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004303882A JP2004303882A (ja) | 2004-10-28 |
| JP4501352B2 true JP4501352B2 (ja) | 2010-07-14 |
Family
ID=33406478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003093768A Expired - Fee Related JP4501352B2 (ja) | 2003-03-31 | 2003-03-31 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7119523B2 (ja) |
| JP (1) | JP4501352B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4761833B2 (ja) * | 2005-05-24 | 2011-08-31 | 株式会社東芝 | 半導体装置及びシステム |
| US7417482B2 (en) * | 2005-10-31 | 2008-08-26 | Qualcomm Incorporated | Adaptive voltage scaling for an electronics device |
| US7913071B2 (en) * | 2007-07-31 | 2011-03-22 | Northwestern University | Systems and methods for process and user driven dynamic voltage and frequency scaling |
| US7802216B2 (en) * | 2007-09-13 | 2010-09-21 | Rapid Bridge Llc | Area and power saving standard cell methodology |
| US7906996B1 (en) * | 2009-08-18 | 2011-03-15 | Nxp B.V. | System and method for controlling an integrated circuit in different operational modes |
| US8154335B2 (en) | 2009-09-18 | 2012-04-10 | Stmicroelectronics Pvt. Ltd. | Fail safe adaptive voltage/frequency system |
| EP2420916A1 (en) * | 2010-08-18 | 2012-02-22 | Nxp B.V. | System and method for controlling an integrated circuit in different operational modes |
| JP5131370B2 (ja) * | 2011-08-16 | 2013-01-30 | 富士通株式会社 | 電源電圧調整装置および電源電圧調整方法 |
| CN105204602B (zh) * | 2015-09-02 | 2018-06-22 | 上海兆芯集成电路有限公司 | 电源控制装置 |
| US10587253B1 (en) | 2018-11-29 | 2020-03-10 | Qualcomm Incorporated | Ring oscillator-based programmable delay line |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04360312A (ja) * | 1991-06-06 | 1992-12-14 | Hitachi Ltd | 半導体集積回路装置と信号処理装置 |
| JPH11203163A (ja) * | 1998-01-14 | 1999-07-30 | Matsushita Electric Ind Co Ltd | 情報処理装置及びその印加電圧制御方法 |
| JP2000133772A (ja) * | 1998-10-26 | 2000-05-12 | Sony Corp | 半導体装置 |
| JP2000216338A (ja) * | 1999-01-20 | 2000-08-04 | Sony Corp | 電源電圧制御装置 |
| JP2000295084A (ja) * | 1999-01-20 | 2000-10-20 | Sony Corp | 半導体装置およびその構成方法 |
| JP2002100967A (ja) * | 2000-03-17 | 2002-04-05 | Sony Corp | 電源電圧制御装置、半導体装置およびその駆動方法 |
| JP2002261242A (ja) * | 2001-03-02 | 2002-09-13 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
| JP2002319630A (ja) * | 2002-01-11 | 2002-10-31 | Hitachi Ltd | 半導体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3645593B2 (ja) * | 1994-09-09 | 2005-05-11 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| KR100400317B1 (ko) * | 2001-06-30 | 2003-10-01 | 주식회사 하이닉스반도체 | 클럭 동기 장치의 지연 회로 |
| JP3478284B2 (ja) * | 2001-08-10 | 2003-12-15 | ソニー株式会社 | 半導体装置 |
| US6693473B2 (en) * | 2002-03-19 | 2004-02-17 | Infineon Technologies Ag | Delay lock loop having a variable voltage regulator |
-
2003
- 2003-03-31 JP JP2003093768A patent/JP4501352B2/ja not_active Expired - Fee Related
-
2004
- 2004-03-23 US US10/806,902 patent/US7119523B2/en not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04360312A (ja) * | 1991-06-06 | 1992-12-14 | Hitachi Ltd | 半導体集積回路装置と信号処理装置 |
| JPH11203163A (ja) * | 1998-01-14 | 1999-07-30 | Matsushita Electric Ind Co Ltd | 情報処理装置及びその印加電圧制御方法 |
| JP2000133772A (ja) * | 1998-10-26 | 2000-05-12 | Sony Corp | 半導体装置 |
| JP2000216338A (ja) * | 1999-01-20 | 2000-08-04 | Sony Corp | 電源電圧制御装置 |
| JP2000295084A (ja) * | 1999-01-20 | 2000-10-20 | Sony Corp | 半導体装置およびその構成方法 |
| JP2002100967A (ja) * | 2000-03-17 | 2002-04-05 | Sony Corp | 電源電圧制御装置、半導体装置およびその駆動方法 |
| JP2002261242A (ja) * | 2001-03-02 | 2002-09-13 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
| JP2002319630A (ja) * | 2002-01-11 | 2002-10-31 | Hitachi Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7119523B2 (en) | 2006-10-10 |
| US20040239395A1 (en) | 2004-12-02 |
| JP2004303882A (ja) | 2004-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7142009B1 (en) | Adaptive power supply voltage regulation for programmable logic | |
| US9479361B2 (en) | Method and apparatus for selecting an operating mode based on a determination of the availability of internal clock signals | |
| US8578186B2 (en) | Device and method for controlling supply voltage/frequency using information of process variation | |
| JP4501352B2 (ja) | 半導体装置 | |
| US20100073068A1 (en) | Functional block level thermal control | |
| EP2485117A2 (en) | Method and apparatus for adjusting the voltage and frequency to minimize power dissipation in a multiprocessor system | |
| US8837238B2 (en) | Semiconductor device having a plurality of memory modules | |
| JP2006004612A (ja) | ヒステリシス特性を有する温度感知回路 | |
| JP2009026444A (ja) | パワーアップ時ピーク電流を減少させるマルチチップパッケージ | |
| US20140361819A1 (en) | Digital power gating with state retention | |
| JP2010539597A (ja) | 省面積及び省電力のスタンダードセル方法 | |
| JP2012008881A (ja) | メモリシステム及びその制御方法 | |
| JP2007134029A (ja) | 半導体メモリのクロック回路 | |
| US7126400B2 (en) | Delay adjustment circuit, integrated circuit device, and delay adjustment method | |
| JP5956090B2 (ja) | 適応型電圧スケーリング（ａｖｓ）を行うための方法およびａｖｓを行うように構成された集積回路 | |
| JP2004185691A (ja) | 半導体記憶装置のテスト方法、半導体記憶装置のテスト回路、半導体記憶装置及び半導体装置 | |
| US20050285655A1 (en) | Semiconductor device having output circuit adaptively suppressing SSO noise | |
| JP3830656B2 (ja) | 電源電圧調整回路及び半導体装置 | |
| US9000834B2 (en) | Digital power gating with global voltage shift | |
| US6999354B2 (en) | Dynamically adaptable memory | |
| JP2003258617A (ja) | 電源変動抑制装置、半導体装置及び電源変動抑制方法 | |
| JP2006202172A (ja) | バスタイミング制御回路 | |
| TWI792864B (zh) | 測試系統以及測試方法 | |
| US10389349B2 (en) | Semiconductor apparatus including a power gating circuit | |
| JP4007122B2 (ja) | バス信号処理装置とその方法ならびにデータ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100412 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |