JP4761833B2 - 半導体装置及びシステム - Google Patents
半導体装置及びシステム Download PDFInfo
- Publication number
- JP4761833B2 JP4761833B2 JP2005150830A JP2005150830A JP4761833B2 JP 4761833 B2 JP4761833 B2 JP 4761833B2 JP 2005150830 A JP2005150830 A JP 2005150830A JP 2005150830 A JP2005150830 A JP 2005150830A JP 4761833 B2 JP4761833 B2 JP 4761833B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- control signal
- circuit
- internal power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Pulse Circuits (AREA)
- Logic Circuits (AREA)
Description
外部から外部電源電圧を供給されて、この外部電源電圧以下の第1の内部電源電圧を出力する第1の電源回路と、
外部から前記外部電源電圧を供給されて、この外部電源電圧以下の第2の内部電源電圧を出力する第2の電源回路と、
前記第1の内部電源電圧を与えられて、所定の演算を行う第1のシステムモジュールと、
前記第2の内部電源電圧を与えられて、前記第1のシステムモジュールが実現すべき演算速度を要求するための演算速度制御信号を出力する第2のシステムモジュールと、
前記第1の内部電源電圧を与えられたときにおける前記第1のシステムモジュールの演算速度を測定し、この測定した演算速度が、前記演算速度制御信号により要求される演算速度以上になるように、前記外部電源電圧を第1Aのレベルに設定することを外部へ要求する第1Aの制御信号と、前記第1の電源回路に前記第1の内部電源電圧を第2Aのレベルに設定することを要求する第2Aの制御信号とを出力する第1のパフォーマンスモニタ回路と、
前記第2の内部電源電圧を与えられたときにおける前記第2のシステムモジュールの演算速度を測定し、この演算速度に基づいて、前記外部電源電圧を第1Bのレベルに設定することを外部へ要求する第1Bの制御信号と、前記第2の電源回路に前記第2の内部電源電圧を第2Bのレベルに設定することを要求する第2Bの制御信号とを出力する第2のパフォーマンスモニタ回路と、
前記第1Aの制御信号と前記第2Aの制御信号とを与えられ、前記外部電源電圧をより高く要求する方を選択して第1の制御信号として外部へ出力する選択回路と、
を備え、
前記第1の電源回路は、与えられた前記第2Aの制御信号に基づいて前記第2Aのレベルを有する前記第1の内部電源電圧を出力し、前記第2の電源回路は、与えられた前記第2Bの制御信号に基づいて前記第2Bのレベルを有する前記第2の内部電源電圧を出力することを特徴とする。
上記半導体装置と、
クロックを生成して前記半導体装置に出力するクロック発生器と、
第1の電源電圧を出力する電源回路と、
前記第1の電源電圧を与えられ、前記半導体装置から出力された前記第1の制御信号を与えられて、前記外部電源電圧を生成して前記半導体装置に出力するDC−DCコンバータと、
を備えることを特徴とする。
図1に、本発明の実施の形態1による半導体装置SoC1の回路構成を示す。
本発明の実施の形態2による半導体装置SoC2について、その構成を示す図6を用いて説明する。上記実施の形態1では、二つのシステムモジュールSM1、SM2に共通の電源回路PW、パフォーマンスモニタ回路PMが割り当てられる。これに対し本実施の形態2では、システムモジュールSM1、SM2に対してそれぞれ独立して電源回路PW1、PW2、パフォーマンスモニタ回路PM1、PM2が割り当てられる。
図7に、本発明の実施の形態3による半導体装置SoC3の構成を示す。
図8に、本発明の実施の形態4による半導体装置SoC4の構成を示す。
本発明の実施の形態5による半導体装置SoC5について、図9を参照し説明する。
図10を参照して、本発明の実施の形態6による半導体装置について説明する。
本発明の実施の形態7について、その構成を示す図11を用いて説明する。
PW、PW1、PW2 電源回路
PM、PM1、PM2 パフォーマンスモニタ回路
SM1、SM2 システムモジュール
IF I/O回路
CSG 制御信号発生器
MS マルチメディアシステム
Claims (2)
- 外部から外部電源電圧を供給されて、この外部電源電圧以下の第1の内部電源電圧を出力する第1の電源回路と、
外部から前記外部電源電圧を供給されて、この外部電源電圧以下の第2の内部電源電圧を出力する第2の電源回路と、
前記第1の内部電源電圧を与えられて、所定の演算を行う第1のシステムモジュールと、
前記第2の内部電源電圧を与えられて、前記第1のシステムモジュールが実現すべき演算速度を要求するための演算速度制御信号を出力する第2のシステムモジュールと、
前記第1の内部電源電圧を与えられたときにおける前記第1のシステムモジュールの演算速度を測定し、この測定した演算速度が、前記演算速度制御信号により要求される演算速度以上になるように、前記外部電源電圧を第1Aのレベルに設定することを外部へ要求する第1Aの制御信号と、前記第1の電源回路に前記第1の内部電源電圧を第2Aのレベルに設定することを要求する第2Aの制御信号とを出力する第1のパフォーマンスモニタ回路と、
前記第2の内部電源電圧を与えられたときにおける前記第2のシステムモジュールの演算速度を測定し、この演算速度に基づいて、前記外部電源電圧を第1Bのレベルに設定することを外部へ要求する第1Bの制御信号と、前記第2の電源回路に前記第2の内部電源電圧を第2Bのレベルに設定することを要求する第2Bの制御信号とを出力する第2のパフォーマンスモニタ回路と、
前記第1Aの制御信号と前記第2Aの制御信号とを与えられ、前記外部電源電圧をより高く要求する方を選択して第1の制御信号として外部へ出力する選択回路と、
を備え、
前記第1の電源回路は、与えられた前記第2Aの制御信号に基づいて前記第2Aのレベルを有する前記第1の内部電源電圧を出力し、前記第2の電源回路は、与えられた前記第2Bの制御信号に基づいて前記第2Bのレベルを有する前記第2の内部電源電圧を出力することを特徴とする半導体装置。 - 請求項1に記載の前記半導体装置と、
クロックを生成して前記半導体装置に出力するクロック発生器と、
第1の電源電圧を出力する電源回路と、
前記第1の電源電圧を与えられ、前記半導体装置から出力された前記第1の制御信号を与えられて、前記外部電源電圧を生成して前記半導体装置に出力するDC−DCコンバータと、
を備えることを特徴とするシステム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005150830A JP4761833B2 (ja) | 2005-05-24 | 2005-05-24 | 半導体装置及びシステム |
US11/216,018 US7487370B2 (en) | 2005-05-24 | 2005-09-01 | Semiconductor device and system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005150830A JP4761833B2 (ja) | 2005-05-24 | 2005-05-24 | 半導体装置及びシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006332850A JP2006332850A (ja) | 2006-12-07 |
JP4761833B2 true JP4761833B2 (ja) | 2011-08-31 |
Family
ID=37464840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005150830A Expired - Fee Related JP4761833B2 (ja) | 2005-05-24 | 2005-05-24 | 半導体装置及びシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7487370B2 (ja) |
JP (1) | JP4761833B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7231531B2 (en) * | 2001-03-16 | 2007-06-12 | Dualcor Technologies, Inc. | Personal electronics device with a dual core processor |
WO2008081916A1 (ja) * | 2006-12-28 | 2008-07-10 | Nec Corporation | 半導体集積回路装置及び電源電圧制御方式 |
KR101094947B1 (ko) * | 2010-02-26 | 2011-12-15 | 주식회사 하이닉스반도체 | 반도체 집적회로 |
CN103339676B (zh) * | 2011-01-31 | 2016-12-14 | 飞思卡尔半导体公司 | 集成电路装置、电压调节电路和调节电压供应信号的方法 |
US20130197895A1 (en) * | 2012-01-31 | 2013-08-01 | Zhikui Wang | Real-time server management |
CN112015221B (zh) * | 2019-05-30 | 2022-03-29 | 瑞昱半导体股份有限公司 | 电压控制电路、电压控制方法以及集成电路 |
US11616609B2 (en) * | 2021-05-12 | 2023-03-28 | Cisco Technology, Inc. | Reducing latency in OFDMA using front ends with adaptive linearity |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH096442A (ja) * | 1995-06-16 | 1997-01-10 | Toshiba Corp | 電源回路 |
JPH09128068A (ja) * | 1995-08-25 | 1997-05-16 | Advantest Corp | 半導体集積回路駆動用電源回路 |
JPH11224141A (ja) * | 1998-02-05 | 1999-08-17 | Mitsubishi Electric Corp | 演算装置 |
JP2004303882A (ja) * | 2003-03-31 | 2004-10-28 | Sony Corp | 半導体装置 |
JP2005006471A (ja) * | 2003-06-13 | 2005-01-06 | Sharp Corp | 電圧変換回路ならびにそれを備える半導体集積回路装置および携帯端末 |
JP2005018240A (ja) * | 2003-06-24 | 2005-01-20 | Sony Corp | 複数チップ搭載装置及び電源供給制御方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3124781B2 (ja) * | 1990-03-30 | 2001-01-15 | 富士通株式会社 | 半導体集積回路装置 |
JP2752304B2 (ja) * | 1992-10-21 | 1998-05-18 | 株式会社東芝 | 半導体記憶装置 |
TW379293B (en) * | 1994-04-01 | 2000-01-11 | Ibm | Apparatus and method for generating a clock in a microprocessor |
JP3234153B2 (ja) * | 1996-04-19 | 2001-12-04 | 株式会社東芝 | 半導体装置 |
JPH10269768A (ja) * | 1997-03-26 | 1998-10-09 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2000021170A (ja) * | 1998-04-30 | 2000-01-21 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JP3587702B2 (ja) * | 1998-10-20 | 2004-11-10 | 富士通株式会社 | Dll回路を内蔵する集積回路装置 |
KR100312976B1 (ko) * | 1999-10-30 | 2001-11-07 | 박종섭 | 외부공급전원의 변화에 대하여 안정적인 고전압생성장치를 위한 고전압신호 레벨감지장치 |
JP2001326327A (ja) * | 2000-05-12 | 2001-11-22 | Mitsubishi Electric Corp | 半導体集積回路 |
JP3884914B2 (ja) | 2001-01-30 | 2007-02-21 | 株式会社ルネサステクノロジ | 半導体装置 |
JP3641448B2 (ja) * | 2001-09-06 | 2005-04-20 | 松下電器産業株式会社 | 演算処理装置 |
TW522647B (en) * | 2001-09-24 | 2003-03-01 | Macronix Int Co Ltd | Driving voltage generator having reduced influence caused by operation voltage and temperature |
WO2003036722A1 (fr) * | 2001-10-26 | 2003-05-01 | Fujitsu Limited | Circuit integre a semi-conducteur, dispositif electronique dans lequel ce circuit integre est incorpore et procede d'economie d'energie |
JP2003284322A (ja) * | 2002-03-20 | 2003-10-03 | Fujitsu Ltd | 電圧監視回路を具備する半導体装置 |
JP2003330549A (ja) * | 2002-05-10 | 2003-11-21 | Hitachi Ltd | 半導体集積回路、電源回路及び情報記録媒体 |
JP3688257B2 (ja) * | 2002-09-27 | 2005-08-24 | 株式会社リコー | 電源装置及び携帯電話器 |
JP3910902B2 (ja) * | 2002-10-02 | 2007-04-25 | 松下電器産業株式会社 | 集積回路装置 |
US6927605B2 (en) * | 2003-11-07 | 2005-08-09 | Hewlett-Packard Development Company, L.P. | System and method for dynamically varying a clock signal |
-
2005
- 2005-05-24 JP JP2005150830A patent/JP4761833B2/ja not_active Expired - Fee Related
- 2005-09-01 US US11/216,018 patent/US7487370B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH096442A (ja) * | 1995-06-16 | 1997-01-10 | Toshiba Corp | 電源回路 |
JPH09128068A (ja) * | 1995-08-25 | 1997-05-16 | Advantest Corp | 半導体集積回路駆動用電源回路 |
JPH11224141A (ja) * | 1998-02-05 | 1999-08-17 | Mitsubishi Electric Corp | 演算装置 |
JP2004303882A (ja) * | 2003-03-31 | 2004-10-28 | Sony Corp | 半導体装置 |
JP2005006471A (ja) * | 2003-06-13 | 2005-01-06 | Sharp Corp | 電圧変換回路ならびにそれを備える半導体集積回路装置および携帯端末 |
JP2005018240A (ja) * | 2003-06-24 | 2005-01-20 | Sony Corp | 複数チップ搭載装置及び電源供給制御方法 |
Also Published As
Publication number | Publication date |
---|---|
US7487370B2 (en) | 2009-02-03 |
US20060271799A1 (en) | 2006-11-30 |
JP2006332850A (ja) | 2006-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4761833B2 (ja) | 半導体装置及びシステム | |
KR101620345B1 (ko) | Ldo 레귤레이터 및 이를 구비하는 반도체 장치 | |
KR101070835B1 (ko) | 반도체집적회로, 전원회로 및 정보기록매체 | |
CN101836351B (zh) | 具有脉动补偿的电压调节器 | |
US20070069807A1 (en) | Voltage regulation having varying reference during operation | |
US20120007577A1 (en) | Dynamically scaling apparatus for a system on chip power voltage | |
US8498173B2 (en) | Semiconductor device and memory system comprising the same | |
JP2000228084A (ja) | 電圧発生回路 | |
US9946278B2 (en) | Droop detection for low-dropout regulator | |
US20220415231A1 (en) | Power module and electronic device therewith | |
US20110141825A1 (en) | Semiconductor integrated circuit system and electronic equipment | |
US11374568B2 (en) | Semiconductor apparatus including power gating circuits | |
US9471136B2 (en) | Predictively turning off a charge pump supplying voltage for overdriving gates of the power switch header in a microprocessor with power gating | |
US9536488B2 (en) | Gamma voltage supply circuit and method and power management IC | |
US10739845B2 (en) | Apparatus for power consumption reduction in electronic circuitry and associated methods | |
KR20030097024A (ko) | 외부 전압의 변화에 무관하게 안정된 출력 전압을발생하는 어레이용 내부전압 발생회로 | |
KR20090069363A (ko) | 전류 모드 논리 회로 및 그 제어 장치 | |
KR20180018877A (ko) | 레벨 쉬프터 및 그 동작 방법 | |
JP2885186B2 (ja) | 位相調整回路 | |
KR100432973B1 (ko) | 반도체 메모리 장치의 내부 전원 전압 발생 회로 | |
US9602003B2 (en) | Voltage regulator, semiconductor device, and voltage generation method for voltage regulator | |
JP2002076874A (ja) | 出力インターフェース回路 | |
US11749159B2 (en) | Gate driver circuit and method for driving the same | |
KR100930393B1 (ko) | 내부전압 제어 장치 및 이를 이용한 반도체 메모리 장치 | |
TWI741326B (zh) | 源極驅動器及其輸出緩衝器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080411 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110419 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110513 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110607 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |