KR20180018877A - 레벨 쉬프터 및 그 동작 방법 - Google Patents

레벨 쉬프터 및 그 동작 방법

Info

Publication number
KR20180018877A
KR20180018877A KR1020160101236A KR20160101236A KR20180018877A KR 20180018877 A KR20180018877 A KR 20180018877A KR 1020160101236 A KR1020160101236 A KR 1020160101236A KR 20160101236 A KR20160101236 A KR 20160101236A KR 20180018877 A KR20180018877 A KR 20180018877A
Authority
KR
South Korea
Prior art keywords
output
signal
pulse width
input control
control signal
Prior art date
Application number
KR1020160101236A
Other languages
English (en)
Other versions
KR102469091B1 (ko
Inventor
김태규
이용섭
김도희
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160101236A priority Critical patent/KR102469091B1/ko
Priority to US15/496,426 priority patent/US10192595B2/en
Publication of KR20180018877A publication Critical patent/KR20180018877A/ko
Application granted granted Critical
Publication of KR102469091B1 publication Critical patent/KR102469091B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit
    • H03K3/356026—Bistable circuits using additional transistors in the input circuit with synchronous operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356086—Bistable circuits with additional means for controlling the main nodes
    • H03K3/356095—Bistable circuits with additional means for controlling the main nodes with synchronous operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

본 기술은 레벨 쉬프터 및 그 동작 방법에 관한 것으로, 데이터 신호의 펄스 폭(Pulse Width)을 조정하여 특정 지점의 전압 값을 조절함으로써, 출력 신호를 제어하기 위한 레벨 쉬프터 및 그 동작 방법을 제공한다. 이러한 레벨 쉬프터는, 데이터 신호와 입력 제어 신호의 펄스 폭에 따른 출력 제어 신호를 출력하기 위한 입력 제어부; 및 상기 입력 제어부로부터의 출력 제어 신호에 따라 출력 구동 신호를 제어하기 위한 출력 제어부를 포함할 수 있다.

Description

레벨 쉬프터 및 그 동작 방법{Level Shifter and Operation Method Thereof}
본 발명의 몇몇 실시예들은 신호의 전압 레벨을 변환하여 주기 위한 레벨 쉬프팅 장치에 사용되는 레벨 쉬프터 및 그 동작 방법에 관한 것으로, 더욱 상세하게는 래치(Latch) 형태의 포지티브 피드백(Positive Feedback) 구조의 레벨 쉬프터의 비효율적인 구조를 개선하여 스위칭 노이즈 감소, 저 전력(Low Power), 스몰 싸이즈(Small Size) 및 고속(High Speed) 동작이 가능하도록 한 레벨 쉬프터 및 그 동작 방법에 관한 것이다.
반도체 장치는 각각 설계 시에 지정된 소정의 기능을 수행하는 복수 개의 회로 블록들로 구성된다. 복수 개의 회로 블록들은 대부분 동일한 레벨의 전압을 사용하지만, 회로 블록이 수행하는 기능에 따라 다른 레벨의 전압을 필요로 하기도 한다. 레벨 시프팅 장치는 반도체 장치에서 상이한 전압 레벨을 요구하는 회로들 간의 인터페이스를 위해 사용되는 회로이다. 레벨 시프팅 장치는 낮은 전압 레벨의 신호를 인가받아 높은 전압 레벨의 신호로 변환하여 출력하거나, 높은 전압 레벨의 신호를 인가받아 낮은 전압 레벨의 신호로 변환하여 출력하는 장치이다. 즉, 레벨 시프팅 장치는 반도체 장치의 내부 회로 블록들 사이 또는 반도체 장치와 외부 장치 사이에 전송되는 신호들 간에 전압 레벨의 차이가 있는 경우, 이 전압 레벨의 차이를 극복하고자 신호의 전압 레벨을 변환하여 주는 회로이다.
한편, 디스플레이 장치, 및 센서는 기본적으로 액티브 매트릭스(Active Matrix) 구조를 가지는 각 픽셀에 스위치를 구비하여 구동 정보를 전달하거나 픽셀 정보를 센싱(Sensing)하는데 널리 사용하고 있다. 이는 메모리에도 동일하게 적용할 수 있는데, 시퀀셜 제어(Sequential Control)를 수행하는 낸드(NAND) 메모리 등의 메모리의 읽기(Read), 쓰기(Write) 및 삭제(Erase) 동작도 액티브 매트릭스 구조라고 볼 수 있다.
이때, 액티브 매트릭스 구조의 제어는 기본적으로 로우 드라이버(ROW Driver)와 컬럼 드라이버(Column Driver)를 이용하여 수행할 수 있으며, 제어의 형태에 따라 그 방식이 달라질 수도 있으나, 기본적으로 최적화된 설계 구현을 위하여, 각각 행 또는 열을 구동하는 시퀀셜 신호(Sequential Signal)를 생성하는 로우 쉬프트 레지스터(Low Shift Resistor), 로우 쉬프트 레지스터에서 생성된 시퀀셜 신호를 각각의 디스플레이 장치, 센서 또는 메모리에서 요구되는 전압 레벨로 변환하는 레벨 쉬프터(Level Shifter), 및 레벨 쉬프터에서 변환된 전압 레벨로 부하(Load)를 구동하는 하이 레벨 버퍼(High Level Buffer)를 구비한다.
이처럼, 현재 널리 사용되고 있는 레벨 시프팅 장치의 구조는 래치 형태의 레벨 쉬프터와 하이 레벨 버퍼가 따로 구현되어야 한다. 즉, 기본적으로 래치 형태는 상태 변화를 위해 일정한 크기 이상의 입력 변화가 있어야 하고, 그 자체로 하이 레벨(High Level) 또는 로우 레벨(Low Level)을 직접 구동하기에는 적합하지 않은 구조적인 문제로 인하여 따로 버퍼를 사용해야만 한다.
본 발명의 실시예는 데이터 신호의 펄스 폭(Pulse Width)을 조정하여 특정 지점의 전압 값을 조절함으로써, 출력 신호를 제어하기 위한 레벨 쉬프터 및 그 동작 방법을 제공한다.
본 발명의 일 실시예에 따른 레벨 쉬프터는, 데이터 신호와 입력 제어 신호의 펄스 폭에 따른 출력 제어 신호를 출력하기 위한 입력 제어부; 및 상기 입력 제어부로부터의 출력 제어 신호에 따라 출력 구동 신호를 제어하기 위한 출력 제어부를 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 레벨 쉬프터는, 상기 출력 제어부로부터 출력되는 출력 신호의 전압 레벨로 부하를 구동하기 위한 하이 레벨 버퍼를 더 포함할 수 있다.
한편, 본 발명의 일 실시예에 따른 레벨 쉬프팅 방법은, (a) 데이터 신호의 펄스 폭을 조정하는 단계; (b) 상기 조정된 데이터 신호의 펄스 폭과 입력 제어 신호의 펄스 폭에 따른 전압 값을 유지하는 단계; 및 (c) 상기 유지된 전압 값에 따라 출력 구동 신호의 출력 여부를 제어하는 단계를 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 레벨 쉬프팅 방법은, 상기 (c) 단계에서 출력되는 출력 신호의 전압 레벨로 부하를 구동하는 단계를 더 포함할 수 있다.
본 발명의 실시예에 따르면, 기존의 레벨 쉬프터와는 달리, 저 전압 영역에서 연산을 수행한 후 출력 구동 전압(출력 클럭)에 의해 구동되므로 피모스(PMOS) 트랜지스터와 엔모스(NMOS) 트랜지스터가 동시에 온(On)되는 경우가 발생하기 않아 근본적으로 스위칭 커런트(Switching Current)가 발생하지 않기 때문에 저 전력(Low Power)으로 구현할 수 있는 효과가 있다.
또한, 본 발명의 실시예에 따르면, 기존의 레벨 쉬프터에 비하여 전압 레벨 변환 기능을 구현하는 소자의 수가 작고, 단일 소자로 구현하기 때문에 레이아웃(Layout) 면적을 감소시킬 수 있는 효과가 있다.
또한, 본 발명의 실시예에 따르면, 기존의 레벨 쉬프터 구조에서 발생하는 스파이크(Spike) 형태의 스위칭 커런트가 발생하지 않기 때문에 스위칭 노이즈 발생을 감소시킬 수 있는 효과가 있다.
또한, 본 발명의 실시예에 따르면, 기존의 레벨 쉬프터 구조는 전압 레벨 변환을 위해 입력 신호가 충분히 커야 하고, 래치 구조에서의 전압 레벨 변환을 위해 포지티브 피드백 구조의 트랜지스터 싸이즈(Transistor Size)가 작아야 하는 구조적인 문제로 반드시 후단에 버퍼(Buffer)가 구비되어야 하는 것과 달리, 레벨 쉬프터와 버퍼의 기능을 통합하여 구현하는 것이 가능하므로 전체 면적을 감소시킬 수 있는 효과가 있다.
도 1a는 본 발명의 실시예에 대한 이해를 돕기 위한 레벨 시프팅 장치의 구성도,
도 1b는 본 발명의 실시예에 대한 이해를 돕기 위한 레벨 시프팅 장치의 입력 신호 및 출력 신호를 나타내는 도면,
도 2는 본 발명의 일 실시예에 따른 레벨 쉬프터의 구성도,
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 레벨 쉬프터의 타이밍도,
도 4는 본 발명의 일 실시예에 따른 레벨 쉬프팅 방법에 대한 흐름도이다.
본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
그리고 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때 이는 "직접적으로 연결"되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미한다. 또한, 명세서 전체의 기재에 있어서 일부 구성요소들을 단수형으로 기재하였다고 해서, 본 발명이 그에 국한되는 것은 아니며, 해당 구성요소가 복수 개로 이루어질 수 있음을 알 것이다.
도 1a는 본 발명의 실시예에 대한 이해를 돕기 위한 레벨 시프팅 장치의 구성도이고, 도 1b는 본 발명의 실시예에 대한 이해를 돕기 위한 레벨 시프팅 장치의 입력 신호 및 출력 신호를 나타내는 도면이다.
도 1a에 도시된 바와 같이, 본 발명의 실시예에 대한 이해를 돕기 위한 레벨 시프팅 장치는, 각각 행 또는 열을 구동하는 시퀀셜 신호를 생성하기 위한 로우 쉬프트 레지스터(110), 로우 쉬프트 레지스터(110)에서 생성된 시퀀셜 신호를 각각의 기기(예를 들어, 디스플레이 장치, 센서 또는 메모리)에서 요구되는 전압 레벨로 변환하기 위한 레벨 쉬프터(120) 및 레벨 쉬프터(120)에서 변환된 전압 레벨로 부하를 구동하기 위한 하이 레벨 버퍼(130)를 구비한다.
여기서, 예를 들어 로우 쉬프트 레지스터(110)는 인버터 형태로 구현할 수 있고, 레벨 쉬프터(120)는 증폭기 형태로 구현할 수 있으며, 하이 레벨 버퍼(130)는 버퍼 형태로 구현할 수 있다. 그리고 로우 쉬프트 레지스터(110)는 낮은 전압 레벨의 제 1 전원 전압(VDDL)과 제 1 접지 전압(VSSL)을 인가받아 동작하고, 레벨 쉬프터(120) 및 하이 레벨 버퍼(130)는 제 1 전원 전압(VDDL)과 제 1 접지 전압(VSSL)보다 높은 전압 레벨의 제 2 전원 전압(VDDH)과 제 2 접지 전압(VSSH)을 인가받아 동작한다.
이때, 도 1b에 도시된 바와 같이 입력 신호(VIN)가 로우 레벨에서 하이 레벨로 천이하게 되면, 래치의 출력 위상이 변하게 되고 그에 따라 출력 신호(Vout)도 높은 전압의 하이 레벨로 변하게 된다.
그리고 레벨 쉬프터(120)의 중단의 두 트랜지스터 M3와 M4는 하이 레벨(High Level)의 전압이 하단의 두 트랜지스터 M5와 M6의 드레인 단자에 연결되어 소오스 단자의 전압(VSSH)과 대비하여 전위 차이가 커져서 하단의 두 트랜지스터 M5와 M6가 손상되는 것을 방지하기 위하여 연결되는 소자로, 하단의 두 트랜지스터 M5와 M6의 드레인 전압을 클램핑(Clamping)하는 역할을 한다. 이때, 중단의 두 트랜지스터 M3와 M4는 게이트 단자로 특정 전압(VC)을 인가받는다.
상기와 같은 일반적인 래치 형태의 포지티브 피드백 구조의 레벨 쉬프팅 장치는 구조적으로 안정적이어서 널리 사용되지만 다음과 같은 두 가지의 큰 단점이 있다.
첫째, 포지티브 피드백 구조는 안정적인 반면에, 래치의 출력 위상에 변화를 주기 위해서 큰 입력 신호를 필요로 하고, 래치의 출력 위상 변화 시에 큰 전류가 흐르게 된다. 즉, 래치의 출력 위상 변화를 위해서는 포지티브 피드백 구조를 변경할 수 있을 만큼의 큰 입력 전류가 필요하다.
이를 좀 더 상세히 살펴보면, 레벨 쉬프터(120)의 상단의 두 트랜지스터 M1과 M2가 포지티브 피드백 구조로 연결되어 있기 때문에 출력 위상을 변경하기 위해서는 많은 전력이 소요된다. 예를 들어, 트랜지스터 M1의 게이트 전원이 로우인 경우 트랜지스터 M1을 통해 흐를 수 있는 최대 전류보다 트랜지스터 M5를 통해 흐르는 전류가 더 커야만 트랜지스터 M1의 드레인 전압을 변경할 수 있다. 즉, 래치의 출력 위상을 변경하기 위해서는 트랜지스터 M5의 드레인 전류가 트랜지스터 M1의 전류를 변경하여야 하기 때문에 많은 전류가 소요되고, 래치의 출력 위상을 고속으로 변경하기 위해서는 하단의 두 트랜지스터 M5와 M6의 싸이즈를 매우 크게 조절하여야 한다.
따라서 액티브 매트릭스 제어를 위해 수백에서 수천 개의 레벨 쉬프팅 장치를 구동 시에는 스위칭 노이즈(Switching Noise)가 크게 발생하게 된다.
둘째, 첫 번째의 이유로 도 1a의 레벨 쉬프팅 장치에서 레벨 쉬프터(120)를 이루는 상단의 두 트랜지스터 M1과 M2의 싸이즈를 크게 만들 수 없다. 왜냐하면, 레벨 쉬프터(120)를 이루는 상단의 두 트랜지스터 M1과 M2의 싸이즈를 크게 만든 만큼 큰 입력 전류가 필요하기 때문이다.
따라서 궁극적으로 변환된 낮은 전압 레벨을 사용하여 부하를 직접 구동할 수 없기 때문에 필연적으로 부하를 구동하는 하이 레벨 버퍼(130)가 필요하게 된다. 즉, 상단의 두 트랜지스터 M1과 M2의 싸이즈를 작게 만들 수밖에 없기 때문에 래치의 출력을 바로 부하에 연결하면 위상 변화의 속도가 매우 늦을 수밖에 없기 때문에 추가로 하이 레벨 버퍼(130)가 필요하게 되며, 이는 면적의 증가와 함께 소비 전력의 증가를 야기한다.
부가적으로, 도 1a의 레벨 쉬프팅 장치는 씨모스(CMOS : Complementary Metal Oxide Semiconductor) 구조를 가지고 있기 때문에 피웰(P-Well)과 엔웰(N-Well)을 따로 만들어야 하기 때문에 추가로 회로 면적이 증가하고, 이로 인하여 회로 전체의 싸이즈가 증가하는 문제를 야기한다.
따라서 본 발명의 실시예에서는 데이터 신호의 펄스 폭을 조정하여 특정 지점의 전압 값을 조절하여 출력 신호를 제어함으로써, 스위칭 노이즈 감소, 저 전력, 스몰 싸이즈 및 고속 동작이 가능하도록 하고자 한다. 이를 도 2 내지 도 4를 참조하여 상세히 설명하면 다음과 같다.
도 2는 본 발명의 일 실시예에 따른 레벨 쉬프터의 구성도로서, 도 1에서 전술한 레벨 시프팅 장치의 구성 요소 중 레벨 쉬프터(120)의 새로운 구성을 나타내고 있다.
도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 레벨 쉬프터는, 데이터 신호(VDATA)와 입력 제어 신호의 펄스 폭(Pulse Width)에 따른 출력 제어 신호를 출력하기 위한 입력 제어부(210), 및 입력 제어부(210)로부터의 출력 제어 신호에 따라 출력 구동 신호를 제어하기 위한 출력 제어부(220)를 포함한다.
여기서, 입력 제어부(210)는 게이트 단자로 입력 제어 신호를 인가받고, 일측 단자로 데이터 신호(VDATA)를 입력받아, 데이터 신호와 입력 제어 신호의 펄스 폭에 따라 타측 단자로 출력 제어 신호를 출력하는 제 1 트랜지스터(M21)를 포함한다.
이때, 제 1 트랜지스터(M21)는 게이트 단자로 인가되는 입력 제어 신호의 펄스 폭보다 드레인 단자로 입력되는 데이터 신호의 펄스 폭이 크면 제 1 출력 제어 신호를, 작으면 제 2 출력 제어 신호를 소오스 단자로 출력하는 제 1 엔모스 트랜지스터로 구현할 수 있다.
여기서, 데이터 신호와 입력 제어 신호는 시퀀셜하게 클럭처럼 인가되는 신호로서, 데이터 신호의 펄스 폭이 입력 제어 신호의 펄스 폭보다 크거나 작다. 그리고 입력 제어 신호는 예를 들어 외부의 제어부(도면에 도시되지 않음)로부터 인가받을 수 있고, 데이터 신호는 예를 들어 전단에 위치하는 로우 쉬프트 레지스터로부터 입력받을 수 있다.
그리고 출력 제어부(220)는 입력 제어부(210)로부터의 출력 제어 신호에 따른 전압 값을 저장하기 위한 저장부(221), 및 저장부(221)에 저장된 전압 값에 따라 출력 구동 신호를 출력 신호(VOUT)로 출력하거나 차단하기 위한 출력부(222)를 포함한다.
이때, 저장부(221)는 입력 제어 신호의 펄스 폭보다 데이터 신호의 펄스 폭이 큰 경우 입력 제어부(210)로부터 출력되는 제 1 출력 제어 신호에 따라 전압 값이 저장되고, 입력 제어 신호의 펄스 폭보다 데이터 신호의 펄스 폭이 작은 경우 입력 제어부(210)로부터 출력되는 제 2 출력 제어 신호에 따라 전압 값이 저장되지 않는 커패시터(C1)로 구현할 수 있다.
그리고 출력부(222)는 저장부(221)에 저장된 전압 값을 게이트 단자로 인가받고, 일측 단자로 출력 구동 신호를 입력받아, 전압 값에 따라 출력 구동 신호를 타측 단자를 통해 출력 신호(VOUT)로 출력하거나 차단하는 제 2 트랜지스터(M22)를 포함한다.
이때, 제 2 트랜지스터(M22)는 게이트 단자로 저장부(221)의 전압 값이 인가되면 온(On)되어 드레인 단자로 입력되는 출력 구동 신호를 소오스 단자를 통해 출력 신호(VOUT)로 출력하고, 게이트 단자로 저장부(221)로부터 전압 값이 인가되지 않으면 오프(Off)되어 드레인 단자로 입력되는 출력 구동 신호가 소오스 단자를 통해 출력 신호(VOUT)로 출력되는 것을 차단하는 제 2 엔모스 트랜지스터로 구현할 수 있다. 여기서, 제 2 엔모스 트랜지스터는 하이 전압 레벨 트랜지스터로 구현하는 것이 바람직하다.
이때, 출력 구동 신호는 시퀀셜하게 클럭처럼 인가되는 신호로서, 예를 들어 외부의 제어부(도면에 도시되지 않음)로부터 인가받을 수 있다.
한편, 상기와 같은 본 발명의 일 실시예에 따른 레벨 쉬프터는 레벨 쉬프터의 기능과 함께 버퍼의 기능을 통합적으로 수행할 수 있기 때문에 후단에 별도로 하이 레벨 버퍼를 구비하지 않아도 되나, 좀 더 안정적으로 부하를 구동하고자 하는 경우에는 '도 2의 출력 제어부(220)로부터 출력되는 출력 신호(VOUT)의 전압 레벨로 부하를 구동하기 위한 하이 레벨 버퍼(도면에 도시되지 않음)'를 더 구비할 수도 있다.
또한, 상기와 같이 본 발명의 일 실시예에 따른 레벨 쉬프터는 엔모스(NMOS) 트랜지스터를 이용하여 단일 소자로 구현할 수 있다. 물론, 본 발명의 일 실시예에 따른 레벨 쉬프터는 피모스(PMOS) 트랜지스터를 이용하여 단일 소자로 구현할 수도 있음은 당연하다고 할 수 있을 것이다.
이처럼, 본 발명은 데이터 신호의 펄스 폭(Pulse Width)을 조정하여 특정 지점(A 노드)의 전압 값을 조절하고, 단일 소자로 구현하여 스위칭 동작 시에 공급 전원과 접지 전원 사이에 전류 패스(Path)가 형성되지 않아 스파이크 형태의 스위칭 커런트가 발생하지 않기 때문에 스위칭 노이즈 발생을 감소시킬 수 있으며, 레이아웃(Layout) 면적도 작으며, 레벨 쉬프터와 버퍼의 기능을 하나로 통합하여 구현함으로써, 저 전력, 스몰 싸이즈 및 고속 동작 등이 가능하도록 종래 기술을 개선할 수 있는 효과가 있다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 레벨 쉬프터의 타이밍도이고, 도 4는 본 발명의 일 실시예에 따른 레벨 쉬프팅 방법에 대한 흐름도이다.
먼저, 데이터 신호의 펄스 폭(Pulse Width)을 조정한다(410). 이러한 펄스 폭 조정 과정은 제어부에서 수행될 수 있다. 즉, 도 3a에 도시된 바와 같이 데이터 신호의 펄스 폭이 입력 제어 신호의 펄스 폭보다 크거나, 도 3b에 도시된 바와 같이 데이터 신호의 펄스 폭이 입력 제어 신호의 펄스 폭보다 작도록 조정한다.
이후, 조정된 데이터 신호의 펄스 폭과 입력 제어 신호의 펄스 폭에 따른 전압 값을 유지한다(420). 즉, 저장부(221)는 도 3a에 도시된 바와 같이 입력 제어 신호의 펄스 폭보다 조정된 데이터 신호의 펄스 폭이 큰 경우 입력 제어부(210)로부터 출력되는 제 1 출력 제어 신호에 따라 전압 값이 저장되고, 도 3b에 도시된 바와 같이 입력 제어 신호의 펄스 폭보다 조정된 데이터 신호의 펄스 폭이 작은 경우 입력 제어부(210)로부터 출력되는 제 2 출력 제어 신호에 따라 전압 값이 저장되지 않는다.
이후, 유지된 전압 값에 따라 출력 구동 신호의 출력 여부를 제어한다(430). 즉, 제 2 엔모스 트랜지스터는 도 3a에 도시된 바와 같이 게이트 단자로 저장부(221)에 유지된 전압 값이 인가되면 온(On)되어 드레인 단자로 입력되는 출력 구동 신호를 소오스 단자를 통해 출력 신호(VOUT)로 출력하고, 도 3b에 도시된 바와 같이 게이트 단자로 저장부(221)로부터 전압 값이 인가되지 않으면 오프(Off)되어 드레인 단자로 입력되는 출력 구동 신호가 소오스 단자를 통해 출력 신호(VOUT)로 출력되는 것을 차단한다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 치환, 변형 및 변경이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
210 : 입력 제어부 220 : 출력 제어부
221 : 저장부 222 : 출력부

Claims (13)

  1. 데이터 신호와 입력 제어 신호의 펄스 폭(Pulse Width)에 따른 출력 제어 신호를 출력하기 위한 입력 제어부; 및
    상기 입력 제어부로부터의 출력 제어 신호에 따라 출력 구동 신호를 제어하기 위한 출력 제어부
    를 포함하는 레벨 쉬프터.
  2. 제 1항에 있어서,
    상기 입력 제어부는,
    게이트 단자로 입력 제어 신호를 인가받고, 일측 단자로 데이터 신호를 입력받아, 데이터 신호와 입력 제어 신호의 펄스 폭에 따라 타측 단자로 출력 제어 신호를 출력하는 트랜지스터를 포함하는 레벨 쉬프터.
  3. 제 2항에 있어서,
    상기 트랜지스터는,
    게이트 단자로 인가되는 입력 제어 신호의 펄스 폭보다 드레인 단자로 입력되는 데이터 신호의 펄스 폭이 크면 제 1 출력 제어 신호를, 작으면 제 2 출력 제어 신호를 소오스 단자로 출력하는 엔모스 트랜지스터인, 레벨 쉬프터.
  4. 제 1항에 있어서,
    상기 출력 제어부는,
    상기 입력 제어부로부터의 출력 제어 신호에 따른 전압 값을 저장하기 위한 저장부; 및
    상기 저장부에 저장된 전압 값에 따라 출력 구동 신호를 출력 신호로 출력하거나 차단하기 위한 출력부
    를 포함하는 레벨 쉬프터.
  5. 제 4항에 있어서,
    상기 저장부는,
    입력 제어 신호의 펄스 폭보다 데이터 신호의 펄스 폭이 큰 경우 상기 입력 제어부로부터 출력되는 제 1 출력 제어 신호에 따라 전압 값이 저장되고, 입력 제어 신호의 펄스 폭보다 데이터 신호의 펄스 폭이 작은 경우 상기 입력 제어부로부터 출력되는 제 2 출력 제어 신호에 따라 전압 값이 저장되지 않는 커패시터
    를 포함하는 레벨 쉬프터.
  6. 제 4항에 있어서,
    상기 출력부는,
    상기 저장부에 저장된 전압 값을 게이트 단자로 인가받고, 일측 단자로 출력 구동 신호를 입력받아, 전압 값에 따라 출력 구동 신호를 타측 단자를 통해 출력 신호로 출력하거나 차단하는 트랜지스터
    를 포함하는 레벨 쉬프터.
  7. 제 6항에 있어서,
    상기 트랜지스터는,
    게이트 단자로 상기 저장부의 전압 값이 인가되면 온되어 드레인 단자로 입력되는 출력 구동 신호를 소오스 단자를 통해 출력 신호로 출력하고, 게이트 단자로 상기 저장부로부터 전압 값이 인가되지 않으면 오프되어 드레인 단자로 입력되는 출력 구동 신호가 소오스 단자를 통해 출력되는 것을 차단하는 엔모스 트랜지스터인, 레벨 쉬프터.
  8. 제 1항에 있어서,
    상기 출력 제어부로부터 출력되는 출력 신호의 전압 레벨로 부하를 구동하기 위한 하이 레벨 버퍼
    를 더 포함하는 레벨 쉬프터.
  9. (a) 데이터 신호의 펄스 폭(Pulse Width)을 조정하는 단계;
    (b) 상기 조정된 데이터 신호의 펄스 폭과 입력 제어 신호의 펄스 폭에 따른 전압 값을 유지하는 단계; 및
    (c) 상기 유지된 전압 값에 따라 출력 구동 신호의 출력 여부를 제어하는 단계
    를 포함하는 레벨 쉬프팅 방법.
  10. 제 9항에 있어서,
    상기 (a) 단계는,
    데이터 신호의 펄스 폭이 입력 제어 신호의 펄스 폭보다 크거나, 데이터 신호의 펄스 폭이 입력 제어 신호의 펄스 폭보다 작도록 조정하는, 레벨 쉬프팅 방법.
  11. 제 9항에 있어서,
    상기 (b) 단계는,
    입력 제어 신호의 펄스 폭보다 상기 조정된 데이터 신호의 펄스 폭이 크면 전압 값이 저장되고, 입력 제어 신호의 펄스 폭보다 상기 조정된 데이터 신호의 펄스 폭이 작으면 전압 값이 저장되지 않는, 레벨 쉬프팅 방법.
  12. 제 9항에 있어서,
    상기 (c) 단계는,
    상기 유지된 전압 값이 인가되면 출력 구동 신호를 출력 신호로 출력하고, 전압 값이 인가되지 않으면 출력 구동 신호가 출력 신호로 출력되는 것을 차단하는, 레벨 쉬프팅 방법.
  13. 제 9항에 있어서,
    상기 (c) 단계에서 출력되는 출력 신호의 전압 레벨로 부하를 구동하는 단계
    를 더 포함하는 레벨 쉬프팅 방법.
KR1020160101236A 2016-08-09 2016-08-09 레벨 쉬프터 및 그 동작 방법 KR102469091B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160101236A KR102469091B1 (ko) 2016-08-09 2016-08-09 레벨 쉬프터 및 그 동작 방법
US15/496,426 US10192595B2 (en) 2016-08-09 2017-04-25 Level shifter and operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160101236A KR102469091B1 (ko) 2016-08-09 2016-08-09 레벨 쉬프터 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20180018877A true KR20180018877A (ko) 2018-02-22
KR102469091B1 KR102469091B1 (ko) 2022-11-24

Family

ID=61160312

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160101236A KR102469091B1 (ko) 2016-08-09 2016-08-09 레벨 쉬프터 및 그 동작 방법

Country Status (2)

Country Link
US (1) US10192595B2 (ko)
KR (1) KR102469091B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112764452A (zh) * 2019-10-21 2021-05-07 联咏科技股份有限公司 准位移位装置及其操作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10734040B1 (en) * 2019-03-29 2020-08-04 Apple Inc. Level-shifting transparent window sense amplifier

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020058263A (ko) * 2000-12-29 2002-07-12 박종섭 펄스 발생 회로
KR20040048624A (ko) * 2002-12-04 2004-06-10 엘지.필립스 엘시디 주식회사 레벨 쉬프터를 내장한 쉬프트 레지스터

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4116001B2 (ja) * 2005-01-31 2008-07-09 シャープ株式会社 レベルシフタ回路及びそれを用いた表示素子駆動回路
KR101174846B1 (ko) 2007-08-17 2012-08-20 삼성전자주식회사 레벨 시프터 및 이를 이용한 오프 칩 드라이버를 구비하는반도체 장치
US8384431B2 (en) * 2010-12-09 2013-02-26 Integrated Device Technology, Inc. Voltage level shifting apparatuses and methods

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020058263A (ko) * 2000-12-29 2002-07-12 박종섭 펄스 발생 회로
KR20040048624A (ko) * 2002-12-04 2004-06-10 엘지.필립스 엘시디 주식회사 레벨 쉬프터를 내장한 쉬프트 레지스터

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112764452A (zh) * 2019-10-21 2021-05-07 联咏科技股份有限公司 准位移位装置及其操作方法

Also Published As

Publication number Publication date
US20180047433A1 (en) 2018-02-15
US10192595B2 (en) 2019-01-29
KR102469091B1 (ko) 2022-11-24

Similar Documents

Publication Publication Date Title
JP4181710B2 (ja) シフトレジスタ
US7636412B2 (en) Shift register circuit and image display apparatus equipped with the same
JP4912121B2 (ja) シフトレジスタ回路
US8040999B2 (en) Shift register circuit
JP5132884B2 (ja) シフトレジスタ回路およびそれを備える画像表示装置
US20070274433A1 (en) Shift register circuit and image display apparatus equipped with the same
JP6601667B2 (ja) シフトレジスタ回路及びゲートドライバ並びに表示装置
KR102089156B1 (ko) 디스플레이 장치, 소스 구동 회로 및 그 제어 방법
GB2343067A (en) A shift register for driving an LCD pixel row
JP2005285168A (ja) シフトレジスタ及びそれを用いた液晶駆動回路
US20080303769A1 (en) Image display device and drive circuit
CN105446402B (zh) 可控电压源、移位寄存器及其单元和一种显示器
JP4969322B2 (ja) 電圧発生回路およびそれを備える画像表示装置
JP2005149691A (ja) シフトレジスタ回路
US7868667B2 (en) Output driving device
US20060164368A1 (en) Display apparatus with reduced power consumption in charging/discharging of data line
JP2006135560A (ja) レベルシフト回路およびこれを含む半導体集積回路装置
KR101830302B1 (ko) 데이터 구동 증폭기
KR20180018877A (ko) 레벨 쉬프터 및 그 동작 방법
TWI388207B (zh) 驅動裝置
KR100769450B1 (ko) 드라이버 회로
JP5024760B2 (ja) 信号レベル変換回路
JP2005311790A (ja) 信号レベル変換回路および該回路を用いた液晶表示装置
US6617907B2 (en) Voltage translator
KR100992588B1 (ko) 커패시터 결합형 레벨시프트

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right