CN112764452A - 准位移位装置及其操作方法 - Google Patents

准位移位装置及其操作方法 Download PDF

Info

Publication number
CN112764452A
CN112764452A CN201911198299.5A CN201911198299A CN112764452A CN 112764452 A CN112764452 A CN 112764452A CN 201911198299 A CN201911198299 A CN 201911198299A CN 112764452 A CN112764452 A CN 112764452A
Authority
CN
China
Prior art keywords
terminal
voltage
dynamic voltage
coupled
level shifter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911198299.5A
Other languages
English (en)
Other versions
CN112764452B (zh
Inventor
郑彦诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novatek Microelectronics Corp
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Publication of CN112764452A publication Critical patent/CN112764452A/zh
Application granted granted Critical
Publication of CN112764452B publication Critical patent/CN112764452B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018514—Interface arrangements with at least one differential stage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/625—Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit
    • H03K3/356034—Bistable circuits using additional transistors in the input circuit the input circuit having a differential configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Logic Circuits (AREA)

Abstract

一种准位移位装置及其操作方法。所述准位移位装置包括缓冲器、准位移位器以及动态电压检测电路。缓冲器具有输出端。准位移位器具有第一输入端耦接至缓冲器的输出端。准位移位器具有参考电压端耦接至模拟参考电压。动态电压调节电路产生具有随模拟参考电压的弹跳而改变的准位的动态电压。动态电压调节电路提供动态电压给缓冲器作为电源以及准位移位器作为偏压二者至少一者。

Description

准位移位装置及其操作方法
技术领域
本发明是有关于一种电子电路，且特别是有关于一种准位移位装置及其操作方法。
背景技术
电子电路往往具有数字电路与模拟电路。一般而言，数字电源电压VCC与数字接地电压GND被用来供电给数字电路，而模拟电源电压VDDA与模拟参考电压GNDA被用来供电给模拟电路。数字电路的电压范围通常不同于模拟电路的电压范围，所以会在数字电路与模拟电路之间配置准位移位器(level shifter)。准位移位器可以将数字电路的信号的摆幅(swing)由数字电源电压VCC转为模拟电源电压VDDA，以便于控制模拟电路。
然而，在实际操作过程中，模拟参考电压GNDA往往存在着“接地弹跳(groundbouncing)”的现象。亦即，模拟参考电压GNDA通常具有接地噪声(ground noise)。一般而言，模拟电源电压VDDA与模拟参考电压GNDA被用来供电给准位移位器，因此接地弹跳有可能会影响准位移位器的运作。当模拟参考电压GNDA具有较大的接地弹跳时，接地弹跳可能会造成准位移位器的输入信号的摆幅(亦即输入信号的准位(例如VCC)至参考电压GNDA之间的压差)过小，导致准位移位器的功能失效。当数字电源电压VCC越小时，此情形会越严重。
须注意的是，“背景技术”段落的内容是用来帮助了解本发明。在“背景技术”段落所公开的部分内容(或全部内容)可能不是本领域技术人员所知道的现有技术。在“背景技术”段落所公开的内容，不代表该内容在本发明申请前已被本领域技术人员所知悉。
发明内容
本发明提供一种准位移位装置及其操作方法，以减少模拟参考电压的弹跳对准位移位装置的影响。
本发明的一实施例提供一种准位移位装置。所述准位移位装置包括缓冲器、第一准位移位器以及动态电压调节(dynamic voltage regulation)电路。缓冲器具有输出端。第一准位移位器具有第一输入端耦接至缓冲器的输出端。第一准位移位器具有参考电压端耦接至模拟参考电压。动态电压调节电路被配置为产生具有随模拟参考电压的弹跳而改变的准位的动态电压。动态电压调节电路提供动态电压给缓冲器作为电源以及第一准位移位器作为偏压二者至少一者。
本发明的一实施例提供一种准位移位装置。所述准位移位装置包括准位移位器以及动态电压检测电路。准位移位器具有至少一耦接端，以及具有参考电压端耦接至模拟参考电压。动态电压检测电路被配置为产生具有能够反映模拟参考电压的弹跳的准位的动态电压。动态电压检测电路提供动态电压给该至少一耦接端，以增加准位移位器对模拟参考电压的弹跳的阻抗。
本发明的一实施例提供一种准位移位装置的操作方法。所述操作方法包括：提供缓冲器以及第一准位移位器，其中第一准位移位器的第一输入端耦接至缓冲器的输出端，以及第一准位移位器的参考电压端耦接至模拟参考电压；由动态电压调节电路产生具有随模拟参考电压的弹跳而改变的准位的动态电压；以及由动态电压调节电路将动态电压提供给缓冲器作为电源以及提供给第一准位移位器作为偏压二者至少一者。
基于上述，本发明诸实施例所述准位移位装置及其操作方法可以产生能够反映模拟参考电压的弹跳的动态电压。此动态电压可以被提供给准位移位器以及/或是缓冲器，以减少模拟参考电压的弹跳对准位移位器的影响。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1是依照本发明的一实施例所绘示的一种准位移位装置的电路方块(circuitblock)示意图。
图2是依照本发明的一实施例所绘示的一种准位移位装置的操作方法的流程示意图。
图3是依照本发明的一实施例说明图1所示信号的波形示意图。
图4是依照本发明的一实施例说明图1所示准位移位装置的电路示意图。
图5是依照本发明的一实施例说明图4所示信号的波形示意图。
图6是依照本发明的另一实施例说明图1所示准位移位装置的电路示意图。
图7是依照本发明的另一实施例所绘示一种准位移位装置的电路示意图。
图8是依照本发明的又一实施例所绘示一种准位移位装置的电路示意图。
图9是依照本发明的再一实施例所绘示的一种准位移位装置的电路方块示意图。
图10是依照本发明的再一实施例说明图1所示准位移位装置的电路示意图。
图11是依照本发明的更一实施例说明图1所示准位移位装置的电路示意图。
附图标记列表
10：数字电路
20：模拟电路
30：时序控制器
31：参考电压
100、700、800、900：准位移位装置
110：动态电压检测电路
111、711、810、910：缓冲器
112、712、830、930：动态电压调节电路
120、411、720、820、920：准位移位器
412、413、611、612、613、811、812、813：反相器
421、1021、1121：电流源
422、1123、1124：电阻组件
423、1023：运算放大器
1022：电阻
1122：电流镜电路
DG1：缓冲器的输入信号
DG2：缓冲器的输出信号
GND：数字接地电压
GNDA：模拟参考电压
IN1、IN1B：输入端
LVSHT：准位移位器的输出信号
M1、M2、M3、M4、MB、MB1、MB2、MB3、MB4：晶体管
OUT、OUTB：差分输出信号
VB：偏压电压
VCC：数字电源电压
VCC_LVSHT：电源电压
VD：动态电压
VDDA：模拟电源电压
S210～S230：步骤
具体实施方式
在本案说明书全文(包括权利要求书)中所使用的“耦接(或连接)”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接(或连接)于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以透过其他装置或某种连接手段而间接地连接至该第二装置。本案说明书全文(包括权利要求书)中提及的“第一”、“第二”等用语是用以命名组件(element)的名称，或区别不同实施例或范围，而并非用来限制组件数量的上限或下限，亦非用来限制组件的次序。另外，凡可能之处，在图式及实施方式中使用相同标号的组件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的组件/构件/步骤可以相互参照相关说明。
图1是依照本发明的一实施例所绘示的一种准位移位装置100的电路方块(circuit block)示意图。图1所示准位移位装置100可以被配置在前级电路(例如数字电路10)与后级电路(例如模拟电路20)之间。数字电源电压VCC与数字接地电压GND被用来供电给数字电路10，而模拟电源电压VDDA与模拟参考电压GNDA被用来供电给模拟电路20。
图1所示准位移位装置100包括动态电压检测电路110与准位移位器120。准位移位器120的输入端与输出端分别耦接至动态电压检测电路110的输出端与后级电路(例如模拟电路20)的输入端。准位移位器120的电源端与参考电压端分别耦接至模拟电源电压VDDA与模拟参考电压GNDA。动态电压检测电路110可以检测模拟参考电压GNDA以及产生动态电压VD，其中动态电压VD的准位能够反映模拟参考电压GNDA的弹跳。在一些实施例中，动态电压检测电路110可以提供动态电压VD给准位移位器120的耦接端(例如偏压端，未绘示于图1，容后说明)，以增加准位移位器120对模拟参考电压GNDA的弹跳的阻抗。
图1所示动态电压检测电路110包括缓冲器111以及动态电压调节(dynamicvoltage regulation)电路112。缓冲器111的输入端与输出端分别耦接至前级电路(例如数字电路10)的输出端与准位移位器120的输入端。缓冲器111的电源端与参考电压端分别耦接至电源电压VCC_LVSHT与模拟参考电压GNDA。在一些实施例中，动态电压检测电路110所提供的动态电压VD可以作为电源电压VCC_LVSHT而被供应至缓冲器111的电源端。因此，可以维持准位移位器120的两端的电压，从而使准位移位器120对模拟参考电压GNDA的弹跳具有更强的抵抗力。在相同或替代实施例中，动态电压调节电路112可以将动态电压VD提供给准位移位器120作为偏压电压。能够随着模拟参考电压GNDA的弹跳而变化的偏压电压还可以使准位移位器120具有对模拟参考电压GNDA的弹跳更强的抵抗力。
图2是依照本发明的一实施例所绘示的一种准位移位装置的操作方法的流程示意图。请参照图1与图2。步骤S210提供缓冲器111以及准位移位器120，其中准位移位器120的输入端耦接至缓冲器111的输出端，以及准位移位器120的参考电压端耦接至模拟参考电压GNDA。在步骤S220中，动态电压调节电路112产生动态电压VD，其中动态电压VD的准位能够随模拟参考电压GNDA的弹跳而改变。在步骤S230中，动态电压调节电路112可以将动态电压VD提供给缓冲器111作为电源(作为电源电压VCC_LVSHT)，以及(或是)将动态电压VD提供给准位移位器120作为偏压(容后详述)。用语“以及(或是)”是指两种可能的实现方式之一或全部。
图3是依照本发明的一实施例说明图1所示信号的波形示意图。图3所示横轴表示时间，而纵轴表示信号准位(例如电压准位)。图3所示信号DG1表示缓冲器111的输入信号，信号DG2表示缓冲器111的输出信号，而信号LVSHT表示准位移位器120的输出信号。图3所示实施例是基于，动态电压调节电路112将动态电压VD作为电源电压VCC_LVSHT而提供给缓冲器111的电源端。当模拟参考电压GNDA发生“接地弹跳(ground bouncing)”的现象时，亦即当模拟参考电压GNDA具有接地噪声(ground noise)时，动态电压VD(电源电压VCC_LVSHT)的准位能够随模拟参考电压GNDA的弹跳而改变。基于电源电压VCC_LVSHT，缓冲器111的输出信号DG2的高逻辑准位亦能够随模拟参考电压GNDA的弹跳而改变。当模拟参考电压GNDA发生接地弹跳时，缓冲器111的输出信号DG2亦同步地发生接地弹跳，因此准位移位器120的输入信号的高逻辑准位至参考电压GNDA之间的压差足以触发准位移位器120正常工作。因此，模拟参考电压GNDA的弹跳不会影响准位移位器的功能。
图4是依照本发明的一实施例说明图1所示准位移位装置100的电路示意图。图4所示实施例是基于，动态电压调节电路112将动态电压VD作为电源电压VCC_LVSHT而提供给缓冲器111的电源端。在图4所示实施例中，缓冲器111包括准位移位器411与多个串联反相器(例如反相器412与反相器413)。准位移位器411的输入端接收输入信号DG1。准位移位器411的电源端耦接至动态电压调节电路112以接收动态电压VD(电源电压VCC_LVSHT)。准位移位器411的参考电压端耦接至数字接地电压GND。反相器412的输入端耦接至准位移位器411的输出端。反相器412的输出端耦接至准位移位器120的输入端IN1。反相器413的输入端耦接至反相器412的输出端。反相器413的输出端耦接至准位移位器120的输入端IN1B。
反相器412的参考电压端与反相器413的参考电压端耦接至模拟参考电压GNDA。反相器412的电源端与反相器413的电源端耦接至动态电压调节电路112，以接收动态电压VD(电源电压VCC_LVSHT)。在其他实施例中，反相器412与反相器413的电源端的其中一个可以耦接至一个固定电源电压(例如模拟电源电压VDDA、数字电源电压VCC或是其他电源电压)，以取代电源电压VCC_LVSHT。
动态电压调节电路112可以依据模拟参考电压GNDA产生动态电压VD(电源电压VCC_LVSHT)。在图4所示实施例中，动态电压调节电路112包括电流源421、电阻组件422以及运算放大器423。电阻组件422的第一端耦接至电流源421。电阻组件422的第二端耦接至模拟参考电压GNDA。运算放大器423的输入端耦接至电阻组件422的第一端，以接收偏压电压VB。运算放大器423的输出端耦接至缓冲器111的电源端，以提供动态电压VD(电源电压VCC_LVSHT)。
在图4所示实施例中，电阻组件422包括晶体管MB。晶体管MB的第一端(例如漏极)与控制端(例如栅极)耦接至电流源421与运算放大器423的输入端。晶体管MB的第二端(例如源极)耦接至模拟参考电压GNDA。
在图4所示实施例中，准位移位器120包括差分输入对(例如晶体管M1与晶体管M2)、晶体管M3与晶体管M4。晶体管M3与晶体管M4的第一端(例如源极)耦接至模拟电源电压VDDA。晶体管M3的第二端(例如漏极)耦接至晶体管M4的控制端(例如栅极)。晶体管M3的控制端(例如栅极)耦接至晶体管M4的第二端(例如漏极)。晶体管M1的第一端(例如漏极)耦接至晶体管M3的第二端。晶体管M1的第二端(例如源极)耦接至模拟参考电压GNDA。晶体管M1的控制端(例如栅极)作为准位移位器120的输入端IN1。晶体管M2的第一端(例如漏极)耦接至晶体管M4的第二端。晶体管M2的第二端(例如源极)耦接至模拟参考电压GNDA。晶体管M2的控制端(例如栅极)作为准位移位器120的输入端IN1B。
图5是依照本发明的一实施例说明图4所示信号的波形示意图。图5所示横轴表示时间，而纵轴表示信号准位(例如电压准位)。图5所示输入端IN1与IN1B的差分信号相当于图1所示缓冲器111的输出信号DG2。图5所示信号OUT与OUTB表示准位移位器120的差分输出信号(亦即输出信号LVSHT)。当模拟参考电压GNDA发生“接地弹跳”的现象时，亦即当模拟参考电压GNDA具有接地噪声时，动态电压VD(电源电压VCC_LVSHT)的准位能够随模拟参考电压GNDA的弹跳而改变。基于电源电压VCC_LVSHT，输入端IN1与IN1B的差分信号(缓冲器111的输出信号DG2)的高逻辑准位亦能够随模拟参考电压GNDA的弹跳而改变。因此，当模拟参考电压GNDA发生接地弹跳时，准位移位器120的输入信号的高逻辑准位至模拟参考电压GNDA之间的压差足以触发准位移位器120。
图6是依照本发明的另一实施例说明图1所示准位移位装置100的电路示意图。图6所示实施例是基于，动态电压调节电路112将动态电压VD作为电源电压VCC_LVSHT而提供给缓冲器111的电源端。图6所示准位移位器120与动态电压调节电路112可以参照图4所示准位移位器120与动态电压调节电路112的相关说明，故不再赘述。
在图6所示实施例中，缓冲器111包括多个串联反相器(例如反相器611、反相器612与反相器613)。反相器611的输入端接收输入信号DG1。反相器612的输入端耦接至反相器611的输出端。反相器612的输出端耦接至准位移位器120的输入端IN1。反相器613的输入端耦接至反相器612的输出端。反相器613的输出端耦接至准位移位器120的输入端IN1B。反相器611、612与613的电源端耦接至动态电压调节电路112，以接收动态电压VD(电源电压VCC_LVSHT)。反相器611的参考电压端耦接至数字接地电压GND。反相器612与613的参考电压端耦接至模拟参考电压GNDA。
图7是依照本发明的另一实施例所绘示一种准位移位装置700的电路示意图。图7所示准位移位装置700包括缓冲器711、准位移位器720与动态电压调节电路712。图7所示准位移位器720可以参照图1至图6所述准位移位器120的相关说明来类推。图7所示缓冲器711可以参照图6所示缓冲器111的相关说明来类推，图7所示动态电压调节电路712可以参照图4所示动态电压调节电路112的相关说明来类推，故不再赘述。在图7所示实施例中，动态电压调节电路712所产生的动态电压VD包括偏压电压VB与电源电压VCC_LVSHT。动态电压调节电路712将电源电压VCC_LVSHT(动态电压VD)提供给缓冲器711的电源端。动态电压调节电路712将偏压电压VB(动态电压VD)提供给准位移位器720的耦接端(例如偏压端)。
在图7所示实施例中，准位移位器720包括差分输入对(例如晶体管M1与晶体管M2)、晶体管M3与晶体管M4。晶体管M3与晶体管M4的第一端(例如源极)耦接至模拟电源电压VDDA。晶体管M3的第二端(例如漏极)耦接至晶体管M4的控制端(例如栅极)。晶体管M3的控制端(例如栅极)耦接至晶体管M4的第二端(例如漏极)。晶体管M1的第一端(例如源极)作为准位移位器720的输入端IN1B。晶体管M1的第二端(例如漏极)耦接至晶体管M3的第二端。晶体管M2的第一端(例如源极)作为准位移位器720的输入端IN1。晶体管M2的第二端(例如漏极)耦接至晶体管M4的第二端。晶体管M1的控制端(例如栅极)以及晶体管M2的控制端(例如栅极)作为准位移位器720的偏压端。亦即，晶体管M1与M2的控制端耦接至动态电压调节电路712，以接收偏压电压VB(动态电压VD)。
图8是依照本发明的又一实施例所绘示一种准位移位装置800的电路示意图。图8所示准位移位装置800包括缓冲器810、准位移位器820与动态电压调节电路830。在图8所示实施例中，动态电压调节电路830包括电流源421与电阻组件422。图8所示电流源421与电阻组件422可以参照图4所示电流源421与电阻组件422的相关说明来类推，故不再赘述。在图8所示实施例中，动态电压调节电路830所产生的动态电压VD包括偏压电压VB。动态电压调节电路830可以将偏压电压VB(动态电压VD)提供给准位移位器820的耦接端(例如偏压端)。图8所示准位移位器820可以参照图7所述准位移位器720的相关说明来类推，故不再赘述。
图8所示缓冲器810包括多个串联反相器(例如反相器811、反相器812与反相器813)。反相器811的输入端接收输入信号DG1。反相器812的输入端耦接至反相器811的输出端。反相器812的输出端耦接至准位移位器820的输入端IN1B。反相器813的输入端耦接至反相器812的输出端。反相器813的输出端耦接至准位移位器820的输入端IN1。反相器811、812与813的电源端耦接至数字电源电压VCC。反相器811的参考电压端耦接至数字接地电压GND。反相器812与813的参考电压端耦接至模拟参考电压GNDA。
图9是依照本发明的再一实施例所绘示的一种准位移位装置900的电路方块示意图。图1所示准位移位装置900可以被配置在前级电路(例如数字电路10)与后级电路(例如模拟电路20)之间。图9所示准位移位装置900包括缓冲器910、准位移位器920以及动态电压调节电路930。缓冲器910的输入端耦接至前级电路(例如数字电路10)的输出端。缓冲器910的电源端与参考电压端分别耦接至电源电压VCC_LVSHT与模拟参考电压GNDA。准位移位器920的输入端与输出端分别耦接至缓冲器910的输出端与后级电路(例如模拟电路20)的输入端。准位移位器920的电源端与参考电压端分别耦接至模拟电源电压VDDA与模拟参考电压GNDA。
在图9所示实施例中，动态电压调节电路930可以接收来自时序控制器30的参考电压31。动态电压调节电路930可以依据参考电压31产生动态电压VD，其中动态电压VD的准位能够反映模拟参考电压GNDA的弹跳。在一些实施例中，动态电压调节电路930所提供的动态电压VD可以作为电源电压VCC_LVSHT而被供应至缓冲器111的电源端。在另一些实施例中，动态电压VD可以被提供给准位移位器920作为偏压。图9所示缓冲器910与准位移位器920可以参照图1至图6所示缓冲器111与准位移位器120的相关说明来类推，或是参照图7所示缓冲器711与准位移位器720的相关说明来类推，或是参照图8所示缓冲器810与准位移位器820的相关说明来类推，故不再赘述。
图10是依照本发明的再一实施例说明图1所示准位移位装置100的电路示意图。图10所示实施例是基于，动态电压调节电路112将动态电压VD作为电源电压VCC_LVSHT而提供给缓冲器111的电源端。图10所示缓冲器111与准位移位器120可以参照图4所示缓冲器111与准位移位器120的相关说明来类推，故不再赘述。
在图10所示实施例中，动态电压调节电路112包括电流源1021、电阻1022以及运算放大器1023。电阻1022的第一端耦接至电流源1021。电阻1022的第二端耦接至模拟参考电压GNDA。运算放大器1023的输入端耦接至电阻1022的第一端，以接收偏压电压VB。运算放大器1023的输出端耦接至缓冲器111的电源端，以提供电源电压VCC_LVSHT(动态电压VD)。
图11是依照本发明的更一实施例说明图1所示准位移位装置100的电路示意图。图11所示实施例是基于，动态电压调节电路112将动态电压VD作为电源电压VCC_LVSHT而提供给缓冲器111的电源端。图11所示缓冲器111与准位移位器120可以参照图4所示缓冲器111与准位移位器120的相关说明来类推，故不再赘述。
在图11所示实施例中，动态电压调节电路112包括电流源1121、电流镜电路1122、电阻组件1123以及电阻组件1124。电流镜电路1122的第一端耦接至电流源1121。电流镜电路1122包括晶体管MB1与晶体管MB3。晶体管MB1的第一端(例如漏极)作为电流镜电路1122的第一端。晶体管MB1的控制端(例如栅极)耦接至晶体管MB1的第一端。晶体管MB1的第二端(例如源极)作为电流镜电路1122的第二端。晶体管MB3的第一端(例如漏极)耦接至模拟电源电压VDDA。晶体管MB3的控制端(例如栅极)耦接至晶体管MB1的控制端。晶体管MB3的第二端(例如源极)作为电流镜电路1122的第三端。
电阻组件1123的第一端耦接至电流镜电路1122的第二端。电阻组件1123的第二端耦接至模拟参考电压GNDA。在图11所示实施例中，电阻组件1123包括晶体管MB2。晶体管MB2的第一端(例如漏极)作为电阻组件1123的第一端。晶体管MB2的控制端(例如栅极)耦接至晶体管MB2的第一端。晶体管MB2的第二端(例如源极)作为电阻组件1123的第二端。
电阻组件1124的第一端耦接至电流镜电路1122的第三端。电阻组件1124的第一端还耦接至缓冲器111的电源端，以提供电源电压VCC_LVSHT(动态电压VD)。电阻组件1124的第二端耦接至模拟参考电压GNDA。在图11所示实施例中，电阻组件1124包括晶体管MB4。晶体管MB4的第一端(例如漏极)作为电阻组件1124的第一端。晶体管MB4的控制端(例如栅极)耦接至晶体管MB4的第一端。晶体管MB4的第二端(例如源极)作为电阻组件1124的第二端。
需注意的是，实施例的准位移位装置可以应用于源极驱动器以驱动显示面板的源极线。更具体地，源极驱动器可以包括接收电路、一个或多个数字电路、一个或多个准位移位装置以及一个或多个模拟电路。数字电路可以包括一个或多个移位寄存器(shifterregisters)、一个或多个输入缓存器(input registers)以及一个或多个数据闩锁器(datalatches)。准位移位器可以被布置为耦接在第一电压(例如，图3所示电源电压VCC)和第一接地电压(例如，数字接地电压GND)之间。耦接在第二电压(例如，图3所示电源电压VCC_LVSHT)和第二接地电压(例如，模拟参考电压GNDA)之间的准位移位装置被配置为，将来自数字电路的输出信号从第一电压的第一电压准位转换到第二电压的第二电压准位。如以上实施例中所描述的，当第二电压具有更大的接地弹跳时，准位移位装置可以避免由于准位移位装置两端的过小电压而导致的异常操作。
综上所述，本发明诸实施例所述准位移位装置及其操作方法可以产生动态电压VD，其中动态电压VD的准位能够反映模拟参考电压GNDA的弹跳。此动态电压VD可以被提供给准位移位器以及/或是缓冲器，以减少模拟参考电压GNDA的弹跳对准位移位器的影响。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围应以权利要求的范围为准。

Claims (16)

1.一种准位移位装置，其特征在于，所述准位移位装置包括：
缓冲器，具有输出端；
第一准位移位器，具有第一输入端耦接至所述缓冲器的所述输出端，以及具有参考电压端耦接至模拟参考电压；以及
动态电压调节电路，被配置为产生具有随所述模拟参考电压的弹跳而改变的准位的动态电压，以及提供所述动态电压给所述缓冲器作为电源以及所述第一准位移位器作为偏压二者至少一者。
2.如权利要求1所述的准位移位装置，其特征在于，所述缓冲器包括：
多个串联反相器，包括多个输出端，其中所述多个输出端的一个耦接至所述第一准位移位器的所述第一输入端。
3.如权利要求2所述的准位移位装置，其特征在于，所述多个串联反相器包括至少一个电源端耦接至所述动态电压调节电路以接收所述动态电压。
4.如权利要求3所述的准位移位装置，其特征在于，所述缓冲器还包括：
第二准位移位器，具有第一输出端耦接至所述第一准位移位器的所述第一输入端，以及具有电源端耦接至所述动态电压调节电路。
5.如权利要求2所述的准位移位装置，其特征在于，所述多个串联反相器包括至少一个电源端耦接至固定电源电压。
6.如权利要求1所述的准位移位装置，其特征在于，所述动态电压调节电路被配置为依据所述模拟参考电压产生所述动态电压。
7.如权利要求6所述的准位移位装置，其特征在于，所述动态电压调节电路包括：
电流源；以及
电阻组件，具有第一端耦接至所述电流源，以及具有第二端耦接至所述模拟参考电压。
8.如权利要求7所述的准位移位装置，其特征在于，所述动态电压调节电路更包括：
运算放大器，具有输入端耦接至所述电阻组件的所述第一端，其中所述运算放大器的输出端耦接至所述缓冲器的电源端以提供所述动态电压。
9.如权利要求6所述的准位移位装置，其特征在于，所述动态电压调节电路包括：
电流源；
电流镜电路，具有第一端耦接至所述电流源，以及具有第二端与第三端；
第一电阻组件，具有第一端耦接至所述电流镜电路的所述第二端，以及具有第二端耦接至所述模拟参考电压；以及
第二电阻组件，具有第一端耦接至所述电流镜电路的所述第三端以及耦接至所述缓冲器的电源端，以及具有第二端耦接至所述模拟参考电压。
10.如权利要求1所述的准位移位装置，其特征在于，所述动态电压调节电路被配置为接收来自时序控制器的参考电压，以及依据所述参考电压产生所述动态电压。
11.如权利要求1所述的准位移位装置，其特征在于，所述第一准位移位器包括：
差分输入对，包括第一晶体管与第二晶体管，其中所述第一晶体管的第一端作为所述第一准位移位器的所述第一输入端，所述第二晶体管的第一端作为所述第一准位移位器的第二输入端，以及所述第一晶体管的控制端与所述第二晶体管的控制端耦接至所述动态电压调节电路以接收所述动态电压。
12.如权利要求1所述的准位移位装置，其特征在于，所述第一准位移位器包括：
差分输入对，包括第一晶体管与第二晶体管，其中所述第一晶体管的控制端作为所述第一准位移位器的所述第一输入端。
13.一种准位移位装置，其特征在于，所述准位移位装置包括：
准位移位器，具有至少一个耦接端，以及具有参考电压端耦接至模拟参考电压；以及
动态电压检测电路，被配置为产生具有能够反映所述模拟参考电压的弹跳的准位的动态电压，以及提供所述动态电压给所述至少一个耦接端以增加所述准位移位器对所述模拟参考电压的弹跳的阻抗。
14.如权利要求13所述的准位移位装置，其特征在于，所述动态电压检测电路包括：
缓冲器，具有电源端与输出端分别耦接至所述动态电压与所述准位移位器的输入端。
15.如权利要求14所述的准位移位装置，其特征在于，所述动态电压检测电路包括：
动态电压调节电路，被配置为产生具有随所述模拟参考电压的弹跳而改变的准位的所述动态电压，以及提供所述动态电压给缓冲器作为电源以及所述准位移位器作为偏压二者至少一者。
16.一种准位移位装置的操作方法，其特征在于，所述操作方法包括：
提供缓冲器以及第一准位移位器，其中所述第一准位移位器的第一输入端耦接至所述缓冲器的输出端，以及所述第一准位移位器的参考电压端耦接至模拟参考电压；
由动态电压调节电路产生具有随所述模拟参考电压的弹跳而改变的准位的动态电压；以及
由所述动态电压调节电路将所述动态电压提供给所述缓冲器作为电源以及提供给所述第一准位移位器作为偏压二者至少一者。
CN201911198299.5A 2019-10-21 2019-11-29 准位移位装置及其操作方法 Active CN112764452B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/658,176 2019-10-21
US16/658,176 US10673421B1 (en) 2019-10-21 2019-10-21 Level shifter device and operation method thereof

Publications (2)

Publication Number Publication Date
CN112764452A true CN112764452A (zh) 2021-05-07
CN112764452B CN112764452B (zh) 2022-09-09

Family

ID=70855986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911198299.5A Active CN112764452B (zh) 2019-10-21 2019-11-29 准位移位装置及其操作方法

Country Status (2)

Country Link
US (1) US10673421B1 (zh)
CN (1) CN112764452B (zh)

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5428303A (en) * 1994-05-20 1995-06-27 National Semiconductor Corporation Bias generator for low ground bounce output driver
US20060091902A1 (en) * 2004-10-30 2006-05-04 Kang Hee-Bok Data input buffer in semiconductor device
US7193456B1 (en) * 2004-10-04 2007-03-20 National Semiconductor Corporation Current conveyor circuit with improved power supply noise immunity
KR100791072B1 (ko) * 2006-07-18 2008-01-02 삼성전자주식회사 반도체 장치의 승압 전압 발생기 및 이를 이용한 반도체메모리 장치
US20080100343A1 (en) * 2006-11-01 2008-05-01 Himax Technologies Limited Source Driver and Level Shifting Apparatus Thereof
TW200849823A (en) * 2007-04-27 2008-12-16 Mosaid Technologies Inc Voltage level shifter and buffer using same
KR20090018353A (ko) * 2007-08-17 2009-02-20 삼성전자주식회사 레벨 시프터 및 이를 이용한 오프 칩 드라이버를 구비하는반도체 장치
US20100253389A1 (en) * 2007-12-03 2010-10-07 Luich Thomas M Low-noise PECL output driver
CN101924460A (zh) * 2010-08-02 2010-12-22 西安新光明电子科技有限公司 一种可抑制噪声的电平移位电路
US7999523B1 (en) * 2008-08-29 2011-08-16 Silicon Laboratories Inc. Driver with improved power supply rejection
CN102545872A (zh) * 2008-10-21 2012-07-04 奇景光电股份有限公司 混合电压式输入/输出缓冲器
US20120326759A1 (en) * 2011-06-24 2012-12-27 Infineon Technologies Ag Reference quantity generator
US20130241623A1 (en) * 2012-03-19 2013-09-19 Raydium Semiconductor Corporation Level shift circuit
US20130328851A1 (en) * 2012-06-08 2013-12-12 Apple Inc. Ground noise propagation reduction for an electronic device
CN104050938A (zh) * 2013-03-13 2014-09-17 瑞鼎科技股份有限公司 电压准位移位器
KR20180018877A (ko) * 2016-08-09 2018-02-22 에스케이하이닉스 주식회사 레벨 쉬프터 및 그 동작 방법
TW201838337A (zh) * 2017-04-13 2018-10-16 華邦電子股份有限公司 電壓準位移位器
US10432199B1 (en) * 2018-11-19 2019-10-01 Nxp Usa, Inc. Low power, wide range, high noise tolerance level shifter

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7212060B1 (en) * 2005-08-23 2007-05-01 Xilinx, Inc. Ground bounce protection circuit for a test mode pin
US7560936B1 (en) * 2007-04-24 2009-07-14 Integrated Device Technology, Inc. Method and apparatus for ground bounce and power supply bounce detection
IT201700100380A1 (it) * 2017-09-07 2019-03-07 St Microelectronics Srl Circuito a commutazione ad alta tensione, dispositivo e procedimento corrispondenti

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5428303A (en) * 1994-05-20 1995-06-27 National Semiconductor Corporation Bias generator for low ground bounce output driver
US7193456B1 (en) * 2004-10-04 2007-03-20 National Semiconductor Corporation Current conveyor circuit with improved power supply noise immunity
US20060091902A1 (en) * 2004-10-30 2006-05-04 Kang Hee-Bok Data input buffer in semiconductor device
KR100791072B1 (ko) * 2006-07-18 2008-01-02 삼성전자주식회사 반도체 장치의 승압 전압 발생기 및 이를 이용한 반도체메모리 장치
US20080100343A1 (en) * 2006-11-01 2008-05-01 Himax Technologies Limited Source Driver and Level Shifting Apparatus Thereof
TW200849823A (en) * 2007-04-27 2008-12-16 Mosaid Technologies Inc Voltage level shifter and buffer using same
KR20090018353A (ko) * 2007-08-17 2009-02-20 삼성전자주식회사 레벨 시프터 및 이를 이용한 오프 칩 드라이버를 구비하는반도체 장치
US20100253389A1 (en) * 2007-12-03 2010-10-07 Luich Thomas M Low-noise PECL output driver
US7999523B1 (en) * 2008-08-29 2011-08-16 Silicon Laboratories Inc. Driver with improved power supply rejection
CN102545872A (zh) * 2008-10-21 2012-07-04 奇景光电股份有限公司 混合电压式输入/输出缓冲器
CN101924460A (zh) * 2010-08-02 2010-12-22 西安新光明电子科技有限公司 一种可抑制噪声的电平移位电路
US20120326759A1 (en) * 2011-06-24 2012-12-27 Infineon Technologies Ag Reference quantity generator
US20130241623A1 (en) * 2012-03-19 2013-09-19 Raydium Semiconductor Corporation Level shift circuit
US20130328851A1 (en) * 2012-06-08 2013-12-12 Apple Inc. Ground noise propagation reduction for an electronic device
CN104050938A (zh) * 2013-03-13 2014-09-17 瑞鼎科技股份有限公司 电压准位移位器
KR20180018877A (ko) * 2016-08-09 2018-02-22 에스케이하이닉스 주식회사 레벨 쉬프터 및 그 동작 방법
TW201838337A (zh) * 2017-04-13 2018-10-16 華邦電子股份有限公司 電壓準位移位器
US10432199B1 (en) * 2018-11-19 2019-10-01 Nxp Usa, Inc. Low power, wide range, high noise tolerance level shifter

Also Published As

Publication number Publication date
CN112764452B (zh) 2022-09-09
US10673421B1 (en) 2020-06-02

Similar Documents

Publication Publication Date Title
US9692374B2 (en) Differential amplifier circuit and display drive circuit
US5528166A (en) Pulse controlled impedance compensated output buffer
US20110175942A1 (en) Gamma Reference Voltage Output Circuit of Source Driver
US8803600B2 (en) Output buffer circuit capable of enhancing stability
US6756957B2 (en) Precharge method and precharge voltage gerneration circuit of signal line
US20110157129A1 (en) Source driver circuit of liquid crystal display device
KR100795687B1 (ko) 소스 드라이버의 출력 회로 및 방법
JP2004096702A (ja) 駆動回路
US20100097142A1 (en) Driving circuit system and method of elevating slew rate of operational amplifier
US20150130511A1 (en) Scheme to improve the performance and reliability in high voltage io circuits designed using low voltage devices
US11081036B1 (en) Slew rate enhancement circuit
CN101114421A (zh) 输出驱动装置及显示装置
US7675323B2 (en) Differential signal receiver
US10636377B2 (en) Multiplexer circuit and display panel thereof
US20070132699A1 (en) Output buffer for reducing EMI, source driver including the same, and display device including the same
CN112764452B (zh) 准位移位装置及其操作方法
US8212758B2 (en) Source driver and display utilizing the source driver
US7199613B2 (en) Reducing coupling effect on reference voltages when output buffers implemented with low voltage transistors generate high voltage output signals
CN111462669B (zh) 源极驱动器
US10115362B2 (en) Scan-driving circuit
CN110473505B (zh) 输出缓冲器与源极驱动器
JP2013104942A (ja) 出力回路及びそれを備えた増幅器
US9172362B2 (en) Multifunction word recognizer element
CN110415750B (zh) 移位寄存器
US10884486B2 (en) Pulse width compensation circuit and a semiconductor apparatus using the pulse width compensation circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant