KR0166316B1 - 비교 회로 - Google Patents

Abstract

고레벨 및 저레벨의 2가지 레벨의 신호로 동작가능한, 또한 특별한 테스트 보드를 사용하지 않고 테스트가능한 비교 회로의 제공을 과제로 한다.

입력신호와 기준신호를 수신하여 입력신호를 반전한 반전 입력신호를 생성하고, 선택신호에 따라서 통상 동작시에는 기준신호를 선택하며, 테스트 동작시에는 반전 입력신호를 선택하는 선택 회로(3)와 선택회로(3)에 의해 선택된 기준신호 또는 반전 입력신호를 수신해서 양신호를 비교하여 비교결과를 출력하는 비교부(4)로 이루어진다.

Description

비교 회로

제1도는 본 발명의 실시의 형태에 관한 비교 회로의 구성을 도시하는 도면.

제2도는 제1도에 도시된 비교 회로의 선택신호를 얻을 수 있는 구성을 도시하는 도면.

제3도는 제1도에 도시된 비교 회로가 구체적인 구성을 도시하는 도면.

제4도는 제1도에 도시된 비교 회로의 타이밍차트를 도시하는 도면.

제5도는 제1도에 도시된 비교 회로의 다른 실시형태의 구성을 도시하는 도면.

제6도는 제1도에 도시된 비교 회로의 다른 구체적인 구성을 도시하는 도면.

제7도는 본 발명의 다른 실시 형태에 관한 비교 회로의 구성을 도시하는 도면.

제8도는 제7도에 도시된 비교 회로의 구체적인 구성을 도시하는 도면.

제9도는 제7도에 도시된 비교 회로의 다른 구체적인 구성을 도시하는 도면.

제10도는 제7도에 도시된 비교 회로의 다른 구체적인 구성을 도시하는 도면.

제11도는 제3도, 제5도, 제6도, 및 제8도 내지 제10도에 도시된 일부 구성과 치환 가능한 구성을 도시하는 도면.

제12도는 제3도, 제5도, 제6도 및 제8도 내지 제10도에 도시된 일부 구성과 치환 가능한 구성을 도시하는 도면.

제13도는 본 발명의 다른 실시의 형태에 관한 동적형의 비교 회로의 구성을 도시하는 도면.

제14도는 제13도에 도시된 비교 회로의 동작을 도시하는 타이밍차트.

제15도는 l본 발명의 다른 실시의 형태에 관한 동적형의 비교 회로의 구성을 도시하는 도면.

제16도는 본 발명의 다른 실시의 형태에 관한 동적형의 비교 회로의 구성을 도시하는 도면.

제17도는 제16도에 도시된 비교 회로의 동작을 도시하는 타이밍차트.

제18도는 본 발명의 다른 실시 형태에 관한 앰프형 비교 회로의 구성을 도시하는 도면.

제19도는 종래의 정적형 비교 회로의 구성을 도시하는 도면.

제20도는 종래의 동적형 비교 회로와 구성을 도시하는 도면.

제21도는 종래의 램프형 비교 회로의 구성을 도시하는 도면.

* 도면의 주요부분에 대한 부호의 설명

1 : 입력 단자 2 : 기준단자

3,14 : 선택회로 4 : 비교 회로

5 : 선택신호 생성회로 6 : 테스트 단자

7 : 출력 단자 8,17,19,21,24,43 : 클록 조정된 인버터

9,22,25,26,28,31∼34,41,42 : 전송 게이트

10,12 : 버퍼 1,13,16,18,20,23,27,29,35,36,37,39 : 인버터

15 : 출력 선택회로 40 : 램프

본 발명은 입력신호와 비교되는 기준신호를 사용하지 않고 테스트 가능한 여러가지 타임의 비교 회로, 예컨대, 정적형, 동적형, 증폭형등의 비교 회로에 관한 것이다.

FET(전계 효과 트랜지스터)를 이용하여 구성된 정적형의 비교 회로로서는 제19도에 도시된 바와 같이 구성된 것이 있다.

제19도에 있어서, 비교 회로는 입력 단자(101)에 부여되는 입력신호를 받는 P 채널의 FET(102)와, 기준 단자(103)에 부여되는 입력신호의 고레벨과 저레벨 사이의 고정 레벨로 설정되어 입력신호와 비교되는 기준신호를 받는 P 채널의 FET(104)와, FET(102)와 FET(104)의 공통 접속된 소스 단자와 고위전원 VDD와의 사이에 접속된 P 채널의 FET(105)와, FET(102)의 드레인 단자와접지 GND 와의 사이에 삽입된 N 채널의 FET(106)와, FET(104)의 드레인 단자와 접지 GND와의 사이에 삽입되어 게이트 단자가 FET(102) 및 FET(106)의 드레인 단자 및 FET(106)의 게이트 단자에 접속된 FET(107)와, 공통 접속된 FET(102) 및 FET(106)의 드레인 단자와 출력 단자(108)와의 사이에 접속된 인버터 회로(109)로 구성되어 있다.

이러한 구성에 있어서, 고레벨치가 1.2 V, 거레벨치가 0.4 V 로 설정되어 있는 입력신호를 받는 경우에 기준신호의 레벨치로서는 입력신호의 고레벨치와 저레벨의 사이의 예컨대 0.8 V 로 설정되어 있는 것으로 한다.

고레벨의 입력신호가 입력 단자(101)에 부여되면, FET(102)는 비도통 상태로 접근하여 FET(106,107)는 도통 상태가 되고, 출력 단자(108)에 부여되는 출력 신호는 고레벨이 된다. 한편, 저레벨의 입력신호가 입력 단자(101)에 부여되면, FET(102)는 도통 상태가 되고, FET(106,107)는 비도통 상태가 되며, 출력 단자(108)에 부여되는 출력신호는 저레벨이 된다.

이러한 비교 회로를 번인 테스트하는 경우에는 번인 테스트 보드에 비교 회로를 세트하고, 변인 테스트 장치로부터 테스트 신호를 번인 테스트 보드를 통하여 비교 회로에 공급하고 있었다.

이렇게 하여 행해지는 번인 테스트에 있어서, 일반적인 번인 테스트 장치에 있어서, 비교 회로의 입력신호로서 고레벨의 신호와 저레벨의 신호의 2개의 다른 레벨의 신호밖에 설정할 수 없었다. 이 때문에, 상술한 바와 같이 고레벨, 저레벨 및 기준신호 레벨의 3가지의 다른 레벨의 신호를 필요로 하는 비교 회로를 번인 테스트할 때에는 번인 테스트 보드측에서 부족한 신호를 생성함으로써 대응하고 있었다.

제20도는 종래의 동적형의 비교 회로를 도시하는 구성도이다. 이 경우도 번인 테스트할 때에는 제19도에 도시한 정적형의 비교 회로의 경우와 같이, 고레벨, 저레벨 및 기준신호 레벨의 3가지의 다른 레벨의 신호를 번인 테스트 보드측에서 비교 회로에 있어서 부족한 신호를 생성함으로써 대응하고 있었다.

또, 또한 제21도는 종래의 증폭기(앰프)형의 비교 회로의 구성도이다. 이경우도 또 상기의 종래예와 같이, 번인 테스트할 때에는 제19도에 도시한 정적형의 비교 회로의 경우와 같이 고레벨, 저레벨 및 기준신호 레벨의 3가지의 다른 레벨의 신호를 번인 테스트 보드측에서 비교 회로에 있어서 부족한 신호를 생성함으로써 대응하고 있었다.

따라서, 일반적인 번인 테스트 보드에서는 이와 같이 신호를 생성하는 기능을 구비하고 있지 않기 때문에 테스트에 대응할 수 없었다. 때문에, 비교 회로측에서 부족한 신호를 생성하는 기능을 가지는 전용의 테스트 보드를 이용하지 않으면 안되었다.

이상 설명한 바와 같이, 3개의 다른 레벨의 신호를 취급하는 종래의 비교 회로에 있어서 표준 번인 테스트 장치를 사용하여 번인 테스트를 행하는 경우에는 전용 번인 테스트 보드가 필요하게 되었다. 이 때문에, 전용 번인 테스트 보드를 작성하기 위한 수고나 시간 및 비용이 드는 부적합함을 초래했었다.

그래서, 본 발명은 상기한 바를 감안하여 이루어진 것으로, 그 목적으로 하는 바는 고레벨 및 저레벨의 2가지의 레벨의 신호로 동작 가능하고, 표준 테스트장치를 이용하여 특별한 테스트 보드를 사용하지 않고 테스트를 행하는 것이 가능한 비교 회로를 제공하는 데에 있다.

또한, 테스트후에 있어서의 입력단의 임계치의 언밸런스를 억제할 수 있는 비교 회로의 제공을 목적으로 한다.

상기 목적을 달성하기 위하여 청구범위 제1항 기재의 발명은 입력신호와 기준신호를 수신하여 입력신호를 반전한 반전 입력신호를 생성하고, 선택신호에 따라서 통상 동작시에는 기준신호를 선택하며, 테스트 동작시에는 반전 입력 신호를 선택하는 선택 회로와, 상기 선택 회로에 의해서 선택된 기준신호 또는 반전 입력신호와 입력신호를 수신해서 양신호를 비교하여 비교 결과를 출력하는 비교부로 구성된다.

청구범위 제10항 기재의 발명은 입력신호와 기준신호를 수신하여 선택 신호에 따라서 통상 동작시에는 기준신호를 선택하고, 테스트 동작시에는 입력신호를 선택하는 제1선택 회로와, 상기 제1선택 회로에 의해서 선택된 입력신호 또는 기준신호와 입력신호를 수신해서 양신호를 비교하여 비교 결과를 출력하는 비교부와, 상기 비교부의 출력신호와 입력신호를 수신하여 선택신호에 따라서 통상 동작시에는 상기 비교부의 출력신호를 선택하며, 테스트 동작시에는 입력신호를 선택하는 제2선택 회로로 구성된다.

청구범위 제3항 기재의 발명은 청구범위 제1항 기재의 발명의 비교 회로에 있어서, 상기 비교 회로는 FET(전계 효과 트랜지스터)가 차동 접속된 차동증폭형의 비교부로 이루어지는 것을 특징으로 한다.

청구범위 제4항 기재의 발명은 청구범위 제2항 기재의 발명의 비교 회로에 있어서, 상기 선택신호는 전용으로 설치된 테스트 단자에 외부로부터 부여되어 이루어지는 것을 특징으로 한다.

청구범위 제5항 기재의 발명은 청구범위 제1항 기재의 발명의 비교 회로에 있어서, 통상 동작시에는 기준신호를 수신하여 상기 선택 신호를 생성하고, 테스트 동작시에는 기준신호가 공급되는 단자에 ;부여되는 고레벨 또는 저레벨의 신호를 수신하여 상기 선택신호를 생성하는 선택신호 생성 회로를 가지는 것을 특징으로 한다.

청구범위 제7항 기재의 발명은 청구범위 제1항 내지 제7항중 어느 한항 기재의 발명의 비교 회로에 있어서, 상기 선택 회로는 클록 조정된 인버터 또는 클록 조정된 인버터와 전송 게이트 또는 전송 게이트와 인버터로 이루어지는 것을 특징으로 한다.

청구범위 제16항 기재의 발명은 청구범위 제10항 내지 제15항중 어느 한항 기재의 발명의 비교 회로에 있어서, 상기 제1선택 회로는 클록 조정된 인버터와 전송 레이트와 인버터 또는 전송 게이트로 이루어지는 것을 특징으로 한다.

청구범위 제17항 기재의 발명은 청구범위 제10항 내지 제15항중 어느 한항 기재의 발명의 비교 회로에 있어서, 상기 제2선택호로는 전송 게이트 클록 조정된 인버터와 인버터 혹은 클록 조정된 인버터 및 인버터로 이루어지는 것을 특징으로 한다.

청구범위 제8항 기재의 발명은 청구범위 제1항 기재의 발명의 비교 회로에 있어서, 상기 비교부는 전송 게이트 및 인버터가 병렬 접속된 초퍼형의 비교부인 것을 특징으로 한다.

청구범위 제9항 기재의 발명은 청구범위 제1항 기재의 발명의 비교 회로에 있어서, 상기 비교부는 증폭기를 이용한 증폭형의 비교부인 것을 특징으로 한다.

이하, 도면을 이용하여 본 발명의 실시의 일형태를 설명한다.

제1도는 본 발명의 실시의 형태에 관한 정적형(차동증폭형)의 비교 회로의 구성을 도시하는 도면이다.

제1도에 있어서, 비교 회로는 입력 단자(1)에 부여되는 입력신호와 기준 단자(2)에 부여되는 기준신호를 수신하여 입력신호를 반전한 반전 입력신호를 생성하고, 선택신호에 따라서 통상 동작시에는 입력신호의 진폭내의 레벨로 고정하여 설정된 기준신호를 선택하며, 테스트 동작시 예컨대 번인 테스트 동작싱레는 반전 입력신호를 선택하는 선택 회로(3)와, 선택 회로(3)에 의하여 선택된 기준신호 또는 반전 입력신호와 입력 단자(1)에 부여되는 입력신호를 수신해서 양신호를 비교하여 비교 결과를 출력하는 비교 회로(4)를 구비하여 구성되어 있다.

선택신호는 제2도에 도시된 바와 같이 기준 단자(2)에 부여되는 신호를 받는 선택신호 생성회로(5)에 의해 생성되며, 또는 전용으로 설치된 테스트 단자(6)에 외부로부터 부여된다. 선택신호 생성회로(5)는 통상 동작시에는 기준 단자(2)에 부여되는 기준신호를 수신하여 기준신호의 선택을 명령하는 선택신호를 생성하며, 한편, 테스트 동작시에는 기준 단자(2)에 부여되는 고레벨 또는 저레벨의 테스트 신호를 수신하여 입력신호의 선택을 명령하는 선택신호를 생성한다.

제1도로 되돌아가서 상술한 구성에 있어서, 통상 동작시에는 기준신호가 기준 단자(2)에 부여되고, 선택신호 생성회로(5)에 의해 생성된 선택신호 또는 테스트단자(6)에 외부로부터 부여된 선택신호에 기초하여 기준신호가 선택 회로(3)에 위하여 선택되며, 선택된 기준신호와 입력 단자(1)에 부여된 입력 신호가 비교 회로(4)에 의하여 비교되며, 비교 결과에 따른 레벨의 비교 출력이 비교 회로(4)로부터 출력된다.

한편, 번인 테스트 동작시에는 기준 단자(2)에 부여된 고레벨 또는 저레벨의 테스트신호가 부여되어 선택신호 생성회로(5)에 의해 생성된 선택신호, 또는 테스트 단자(6)에 외부로부터 부여된 선택신호에 기초하여 입력 단자(1)에 부여된 고레벨 또는 저레벨의 입력신호가 선택 회로(3)에 의하여 선택되어 반전되고, 이 반전 입력신호와 입력 단자(1)에 부여된 입력신호가 비교 회로(4)에 부여되어 비교되며, 비교 결과에 따른 레벨의 비교 출력이 비교 회로(4)로부터 출력된다.

이와 같이, 번인 테스트 동작시에는 입력신호를 반전한 반전 입력신호를 비교 회로(4)의 한쪽의 비교 입력으로 함으로써, 비교 회로(4)를 동작 상태로 할 수 있다. 또한, 입력신호의 레벨만에 의해 출력신호의 레벨을 제어할 수 있다.

따라서, 상기 실시의 형태에 의하면, 번인 테스트 동작시에 외부로부터 기준 신호를 공급하지 않고, 고레벨 또는 저레벨의 입력신호와 기준 단자(2)에 공급되는 고레벨 또는 저레벨의 신호의 2개의 레벨의 신호에 의해서만 비교 회로(4)를 동작 상태로 하는 것이 가능하다. 이것에 의해, 전용 번인 테스트 보드를 사용하지 않고 일반적인 번인 테스트 장치에 의하여 비교 회로의 번인 테스트를 실시할 수 있다.

때문에, 전용 번인 테스트 보드를 작성하는 수고나 시간 및 비용이 불필요하다. 또한, 기준신호를 대신하여 입력신호를 선택하기만 해도 비교 회로(4)가 동작 번인 테스트를 행할 수 있기 때문에 번인 테스트를 간단하고 또한 용이하게 실시할 수 있다.

또한, 테스트 동작시에 선택 신호를 기준신호로부터 생성하는 경우에는 테스트를 위한 전용 단자를 설치할 필요가 없고, 단자수의 증가의 억제가 요구되는 경우에 유효하다. 한편, 테스트 동작시에 선택신호를 외부로부터 테스트 단자(6)에 부여하는 경우에는 선택신호를 생성하기 위한 구성이 불필요하며, 구성의 소형화를 도모할 수 있다.

제3도, 제4도 및 제5도는 제1도 및 제2도에 도시된 정적형(차등증폭형)비교 회로의 구체적인 구성를 도시하는 도면이다.

제3도에 도시하는 실시의 형태의 특징은 비교 회로(4)는 게이트 단자와 드레인 단자가 접속되어 소스 단자가 고위 전원 VDD에 접속된 P채널의 FET(P1)와, 게이트 단자가 FET(P1)의 게이트 단자에 접속되어 소스 단자가 고위 전원 VDD에 접속된 P 채널의 FET(P2)과, 드레인 단자가 FET(P1)의 게이트 단자 및 드레인 단자 및 FET(P2)의 게이트 단자에 접속된 N 채널의 FET(N1)와, 게이트 단자가 입력 단자(1)에 접속되어 드레인 단자가 FET(P2)의 드레인 단자 및 출력 단자(7)DP 접속되어 소스 단자가 FET(N1)의 소스 단자에 접속된 FET(N2)와, 게이트 단자가 고위 전원 VDD 에 접속되어 드레인 단자가 FET(N1)및 FET(M2)의 공통 접속된 소스 단자에 접속되어 소스 단자가 접지 GDP 접속된 N 채널의 FET(N3)를 구비한 정적형, 즉 차등증폭형의 구성을 채용하고, 선택회로(3)는 입력 단자가 입력 단자(1)에 접속되고 출력 단자가 FET(N1)의 게이트 단자에 접속되어 선택신호 T 에서 동작 제어되는 클록 조정된 인버터(8)와, 선택신호 T 에서 도통 제어되는 P 채널의 FET(P4)와 선택신호 T 를 반전하여 이루어지는 선택신호/T 에서 도통 제어되는 N 채널의 FET(N4)가 병렬 접속된 전송 게이트(9)로 이루어지는 구성을 채용하고, 선택신호 생성 회로(5)는 기준 단자(2)에 부여되는 기준신호 또는 고레벨 또는 저레벨의 신호를 수신하여 통상 동작시에는 저레벨의 선택신호 T 를 출력하여 테스트 동작시에는 고레벨의 선택신호 T 를 출력하는 버퍼(10)와, 기준 단자(2)에 부여되는 기준신호 또는 고레벨 또는 저레벨의 선택신호를 수신하여 통상 동작시에는 고레벨의 선택신호 /T 를 출력하고 테스트 동작시에는 저레벨의 선택신호 /T를 출력하는 인버터(11)로 이루어지는 구성을 채용한 것에 있다.

이러한 구성에 있어서, 예컨대 회로 전체의 고위 전원 VDD 의 전압치를 5.0 V, 접지 GND의 전위를 0 V로하고, 통상 동작시에는 입력 단자(1)에 부여되는 입력신호의 고레벨치는 1.2 V, 기준신호의 레벨치는 0.8 V 로 설정되며, 번인 테스트시에 비교 회로에는 고레벨치로서 5.0 V, 저레벨치로서 0 V 의 신호밖에 부여되지 않는 것으로 한다.

먼저, 통상 동작시에는 제4도의 타이밍차트에 도시된 바와 같이 기준 단자(2)에 0.8 V 의 기준신호가 부여된다. 이것에 의해, 저레벨의 선택신호 T 가버퍼 회로(10)로부터 출력되고, 고레벨의 선택신호 /T 가 인버터 회로(11)로부터 출력되며, 클록 조정된 인버터(8)가 비동작 상태가 되고, 전송 게이트(9)가 도통 상태가 된다. 따라서, 기준신호는 전송 게이트(9)를 통하여 비교 회로(4)의 FET(N1)의 게이트 단자에 내부 기준신호로서 부여되고, 이 내부 기준신호와 입력신호가 비교 회로(4)에 의해 비교되며, 제4도에 도시된 바와 같이 입력 단자(1)에 부여되는 입력신호와 동상의 비교 출력이 출력 단자(7)로부터 출력되어 통상 동작이 행해진다.

다음에, 번인 테스트시에는 5.0 V 의 고레벨의 테스트신호가 기준 단자(2)에 번인 테스트 장치 분할로부터 부여된다. 이것에 의해, 고레벨의 선택신호 T가 버퍼(10)로부터 출력되고, 저레벨의 선택신호 /T 가 인버터 회로(11)로부터 출력되며, 클록 조정된 인버터(8)는 동작 상태가 되고, 전송 게이트(9)는 비도통 상태가 된다. 따라서, 입력 단자(1)에 부여된 입력신호는 비교 회로(4)의 FET(N2)의 게이트 단자에 부여되며, 또한 클록 조정된 인버터(8)를 통하여 반전되어 비교 회로(4)의 FET(N1)의 게이트 단자에 내부 기준신호로서 부여된다.

즉, 입력 단자(1)에 고레벨의 입력신호가 부여되면, 저레벨의 내부 기준 신호가 FET(N1)의 게이트 단자에 부여되고, 입력 단자(1)에 저레벨의 입력 신호가 부여되면, 고레벨의 내부 기준신호가 FET(N1)의 게이트 단자에 부여된다. 이것에 의해, 제4도에 도시된 바와 같이 역상의 신호가 비교 회로(4)의 입력에 부여되어 비교되고, 입력신호에 동기하여 입력신호의 레벨에 따른 출력신호가 출력 단자(7)에 부여된다. 따라서, 고레벨이 5.0 V , 저레벨이 0 V 의 입력호와, 기준 단자(2)에 부여되는 5.0 V 의 테스트 신호에 의해 비교 회로(4)를 동작시킬 수 있다.

이와 같이, 본 실시의 형태에서는 고레벨과 저레벨의 2개의 레벨의 신호만으로 번인 테스트를 실시할 수 있다. 또한, 번인 테스트를 행할 때에는 기준 단자(2)에 고레벨의 신호를 고정하여 부여된 상태로 입력신호를 변화시키는 것만으로 좋으므로, 간단하고 또한 용이하게 번인 테스트를 실시할 수 있다.또, 번인 테스트시에 기준 단자(2)에 부여되는 테스트 신호의 레벨은 고레벨이 아니라 저레벨로서도 좋고, 이 경우에는 버퍼(10) 및 인버터(11)로 구성하는 FET의 임계치 등을 조정하여 상기한 레벨의 선택신호 T 및 선택신호 /T 를 얻도록 하면 좋다. 또한, 클록 조정된 인버터(8)가 저레벨의 선택신호 T 에서 동작 상태가 되고, 전송 게이트(9)가 고레벨의 선택신호 T 와 저레벨의 선택신호 /T 에서 도통 상태가 되도록 구성하며, 번인 테스트시에 저레벨의 테스트신호를 기준 단자(2)에 부여하도록 해도 좋다. 이것은 설계적 사항으로서 적당히 선택하여 채용할 사항이다.

제5도에 도시하는 실시의 형태의 특징으로 하는 바는 제3도에 도시된 실시의 형태에 대하여 번인 테스트를 위한 전용의 테스트 단자(6)를 설치하고, 이 테스트 단자(6)에 외부로부터 선택신호를 부여함으로써 버퍼(12)로 선택신호 T 를 생성하고, 또한 인버터(13)로 선택신호 /T 를 생성하도록 한 것에 있고, 그외는 제3도에 도시된 실시의 형태와 같다.

제6도에 도시하는 실시의 형태의 특징으로 하는 바는 제5도에 도시된 실시의 형태에 대하여 전송 게이트(9)를 삭제하여 기준 단자(2)와 비교 회로(4)의 FET(N1)의 게이트 단자를 접속하고, 기준 단자(2)를 오픈 상태로서 번인 테스트를 행하도록 한 것에 있고, 그외는 제5도에 도시된 실시의 형태와 같다.

이러한 실시의 형태에 있어서는 제5도에 도시된 실시의 형태와 비교하여 구성을 간단화할 수 있다.

제7도는 청구범위 제10항 기재의 발명의 실시의 형태에 관한 정적형 차동증폭형)비교 회로의 구성을 도시하는 도면이다.

제7도에 있어서, 비교 회로는 선택신호에 기초하여 통상 동작시에는 기준 단자(2)에 부여되는 기준신호를 선택하고, 번인 테스트 동작시에는 입력 단자(1)에 부여되는 입력신호를 반전하지 않고 선택하며, 선택한 기준 신호 또는 입력신호를 비교 회로(4)의 한쪽의 입력에 부여하는 선택 회로(14)와, 선택신호에 기초하여 통상 동작시는 비교 회로(4)의 비교 출력을 선택하며, 번인 테스트 동작시에는 입력 단자(1)에 부여되는 입력신호를 선택하고, 선택한 비교 출력 또는 입력신호를 비교 회로의 출력으로 하는 출려　 선택 회로(15)를 구비하여 구성된다.

선택 회로(14) 및 출력 선택 회로(15)에 부여되는 선택신호는 제1도에 도시된 실시의 형태와 동일하게 제2도에 도시된 구성에 의하여 얻고 있다.

제7도에 도시하는 구성에 있어서, 통상 동작시에는 제1도에 도시된 실시의 형태와 동일하게 하여 행해진다.

한편, 번인 테스트 동작시에는 비교 회로(4)의 양입력에 동시에 입력신호가 부여되어 동작 상태가 된다. 또한, 비교 회로(4)의 양입력에 동일의 입력신호가 부여되므로, 입력신호를 출력 선택 회로(15))에 의하여 선택하여 비교 회로의 출력으로 함으로써 비교 회로의 출력을 확정하도록 하고 있다.

이러한 실시의 형태에 있어서는 번인 테스트시에 비교 회로(4)의 양입력에 ㄷ홍상의 입력신호가 부여되므로, 제1도에 도시된 실시의 형태와 같이 비교 회로(4)의 양입력에 역상의 입력신호가 부여되는 경우에 비하여 비교 회로(4)의 차동 입력이 되는 양 FET의 임계치의 변동량이 동일하게 되고, 양 FET의 임계치의 언밸런스를 억제할 수 있다. 이것에 의해, 번인 테스트와 같은 고온에서의 동작 시험후라도 회로에 큰 동작 변동을 가져오는 일은 없어지며, 통상 사용시에 비교 회로가 정상적으로 동작할 수 있다.

또, 제1도에 도시된 실시의 형태의 비교 회로의 회로구성에 있어서, 번인 테스트시에 고레벨의 기간과 저레벨의 기간이 동일해지는 주기적인 입력신호를 입력 단자(1)에 부여하고, 비교 회로(4)의 차등 입력이 되는 양 FET에 동일 부하를 부여하도록 하면, 상술한 실시의 형태와 같은 효과를 얻을 수 있다.

제8도, 제9도 및 제10는 제7도에 도시된 실시의 형태의 비교 회로의 구체적인 구성을 도시하는 도면이다. 또, 제8도, 제9도 및 제10도에 도시된 실시의 형태에 있어서, 선택신호를 생성하는 선택신호 생성 회로(5)의 구성은 제3도, 제5도 및 제6도에 도시된 구성과 같다.

제8도에 도시하는 실시의 형태의 비교 회로의 특징으로 하는 바는 비교회로(4)는 제3도, 제5도 및 제6도에 도시된 구성과 동일하고, 선택회로(14)는 제3도, 제5도 및 제6도에 도시된 구성과 동일한 전송 게이트(9)와, 입력 단자(1)와 비교 회로(4)의 FET(N1)의 게이트 단자와의 사이에 직렬 접속되어 삽입된 인버터(16) 및 클록 조정된 인버터(17)를 구비한 구성을 채용하고, 출력 선택 회로(15)는 비교 회로(4)의 FET(P2)와 FET(N2)의 공통 접속된 드레인 단자와 출력 단자(7)와의 사이에 직렬 접속되어 삽입된 인버터(18)및 클록 조정된 인버터(19)와, 입력 단자(1)와 출력 단자(7)와의 사이에 직렬 접속되어 삽입된 인버터(20) 및 클록 조정된 인버터(21)를 구비한 구성을 채용한 것에 있다. 이러한 구성에 있어서, 입력 단자(1) 및 기준 단자(2)에 부여되는 신호는 제3도, 제5도 및 제6도에 도시된 구성과 동일하고, 선택신호 T 및 선택신호/T의 생성에 있어서도 동일하다. 따라서, 통상 동작시에는 전송 게이트(9)가 도통 상태 및 클록 조정된 인버터(19)가 동작상태가 되고, 클록 조정된 인버터(17,21)가 비동작 상태가 되며, 입력신호와 기준신호가 비교 회로(4)에서 비교되고, 비교 결과가 인버터(18) 및 클록 조정된 인버터(19)를 통하여 출력 단자(7)에 부여된다.

한편, 번인 테스트시에는 전송 게이트(9)가 비도통 상태 및 클록 조정된 인버터(19)가 비동작 상태가 되며, 클록 조정된 인버터(17) 및 클록 조정된 인버터(21)가 동작 상태가 되고, 입력 신호가 비교 회로(4)의 한쪽의 입력 되는 FET((N2)의 게이트 단자에 부여되는 동시에, 입력신호는 인버터(16) 및 클록 조정된 인버터(17)를 통하여 비교 회로(4)의 다른쪽의 입력이 되는 FET(N2)의 게이트 단자에 부여되며. 또,입력신호는 인버터(20) 및 클록 조정된 인버터(21)를 통하여 출력 단자(7)에 부여되고, 번인 테스트가 실시된다.

제9도에 도시하는 실시의 형태의 특징으로 하는 바는 제8도에 도시된 실시의 형태에 대하여 번인 테스트를 위한 전용의 테스트 단자(6)를 설치하고, 이 테스트 단자(6)에 외부로부터 테스트신호를 부여함으로써 버퍼(12)로 선택신호 T 를 생성하고, 또한 인버터(13)로 선택신호 /T 를 생성하도록 한 것에 있으며, 그외는 제8도에 도시된 실시의 형태와 동일하다.

제10도에 도시하는 실시의 형태의 비교 회로의 특징으로 하는 바는 제9도에 도시된 실시의 형태의 비교 회로에 대하여 전송 게이트(9)를 삭제하여 기준 단자(2)와 비교 회로(4)와 FET(N1)의 게이트 단자를 접속하고, 기준 단자를 오픈 상태로서 번인 테스트를 행하도록 한 것에 있으며, 그 외는 제9도에 도시된 실시의 형태와 같다.

이러한 실시의 형태에 있어서는 제9도에 도시된 실시의 형태에 비하여 구성을 간단화할 수 있다.

제3도, 제5도, 제6도에 도시된 실시의 형태에 있어서, 클록 조정된 인버터(8)를 대신하여 제11도에 도시된 바와 같이 선택신호 T 에서 도통 제어되는 N 채널의 FET(N5)와 선택신호를 반전하여 이루어지는 선택신호 /T 에서 도통 제어되는 P 채널의 FET(P5)가 병렬 접속되어 이루어지는 전송 게이트(22)와, 선택신호 /T 를 생성하는 인버터(23)로 이루어지는 회로를 채용해도 좋다. 이러한 구성을 채용한 경우에는 전송 게이트(22)의 입력측과 입력 단자(1)와의 사이에 인버터가 삽입된다.

또한, 제8도 내지 제10도에 도시된 실시의 형태에 있어서, 클록 조정된 인버터(17)를 대신하여 제11도에 도시된 직렬 접속된 전송 게이트(22)와 인버터(23)로 이루어지는 회로를 채용해도 좋다. 이러한 구성을 채용한 경우에는 전송 게이트(22)의 입력측과 입력 단자(1)와의 사이에 접속되어 있는 인버터(16)는 제거된다.

제1도 및 제7도에 도시된 실시의 형태에 있어서, 비교 회로(4)는 제3도, 제4도, 제6도 및 제8도 내지 제10도에 도시된 회로를 대신하여 제 12도에 도시된 바와 같이 게이트 단자가 접지 GND 에 접속되어 소스 단자가 고위 전원 VDD 에 접속된 P 채널의 FET(P6)와, 게이트 단자를 한쪽의 입력으로 하고 소스 단자가 FET(P6)의 드레인 단자에 접속된 P 채널의 FET(P7)와, 게이트 단자를 다른쪽의 입력으로 하고 소스 단자가 FET(P6)의 드레인 단자에 접속되어 드레인 단자에 비교 출력을 부여하는 FET(P8)와, 게이트 단자와 드레인 단자가 접속되고 소스 단자가 접지 GND 에 접속된 N 채널의 FET(N7)와, 게이트 단자가 FET(N7)의 게이트 단자에 접속되어 드레인 단자가 FET(P8)의 드레인 단자에 접속되고 소스 단자가 접지 GND 에 접속된 FET(N8)로 이루어지는 정적형, 즉 차등증폭형의 회로 구성을 채용해도 좋다.

다음에, 본 발명의 다른 실시 형태의 비교 회로에 관하여 설명한다.

제13도는 청구범위 제8항 기재의 발명의 실시의 형태에 관한 동적형(초퍼형)의 비교 회로의 구성도이다. 제13도에 도시하는 비교 회로는 입력 단자(1)와 기준 단자(2)의 각각에 전송 게이트(25,26)를 접속하고 양단자(1및 2)를 클록 조정된 인버터(24)로 접속하고 있다. 출력 단자(7)측에서는 인버터(27)와 전송 게이트(28)를 출력 단자(7)에 대하여 병렬로 접속한 구성을 가진다. 이와 같이, 실시의 형태의 비교 회로에서는 제1도 내지 제12도에 도시한 실시의 형태로 설명한 정적형의 비교 회로이외의 동적형의 비교 회로에 본 발명을 적용한 것이다.

다음에, 본 실시의 형태의 비교 회로의 동작을 설명한다.

제14도는 제13도에 도시된 실시의 형태의 비교 회로의 동작을 설명하는 타이밍차트이다.

이비교 회로의 통상 동작시에 있어서는 입력 단자(1)로부터 전압 Vin의 입력신호가 기준 단자(2)로부터 전압 Vref의 기준신호가 비교 회로내에 입력되고, 출력단자(7)로부터 비교 결과가 출력된다.

한편, 비교 회로의 번인 테스트 등의 테스트 모드시에는 테스트신호 TEST가 테스트 단자(6)로부터 비교 회로내에 입력된다. 이것에 의해 클록 조정된 인버터(24)가 온(ON) 상태가 되고, 이 클록 조정된 인버터(24)로 반전된 전압 Vin의 입력신호의 반전신호가 기준 단자(6)로 공급된다. 이때, 기준 단자(6)는 오픈 상태로 해 두고, 기준신호 등의 제어신호를 공급하지 않는다. 따라서, 테스트 모드시에 입력 단자(1)로 공급되는 전압 Vin의 입력신호와, 이 입력 신호를 클록 조정된 인버터(24)로 반전한 전압 /vin의 반전신호를 비교함으로써, 이 2개의 신호의 전압만으로 비교 회로는 동작한다. 제13도에 도시한 비교 회로내의 각 노드 A, B, C에 있어서의 통상 동작시에서와 테스트 모드시에서의 전위 레벨의 관계를 이하에 도시한다.

통상 동작

Φ H L

A Vref Vin

B Vthinv Vthinv + Vin - Vref

c Vthinv Vthinv - G(Vin - Vref)

테스트 동작

Φ H L

A -Vin Vin

B Vthinv Vthinv + 2Vin

C Vthinv Vthinv - 2G * Vin

여기서, Vref는 기준신호의 전압치, Vin은 입력신호의 전압치, Vthinv 는 클록 조정된 인버터(24)의 임계치, G는 인버터(27)의 이득(Gain)이다.

이와 같이, 본 발명을 동적형의 비교 회로에 적용한 예로서의 제13도에 도시된 실시의 형태의 비교 회로에 있어서도 테스트 모드시에 2개의 신호 레벨로 동작 가능하다.

다음에, 본 발명의 다른 실시의 형태에 비교 회로를 설명한다.

제15도는 청구범위 제8항 기재의 발명의 다른 실시의 형태에 관한 동적형(초퍼형)의 비교 회로의 구성도이다. 제15도에 도시하는 비교 회로의 구성은 제13도에 도시된 실시의 형태의 비교 회로에 있어서의 클록 조정된 인버터(24) 대신에 입력 단자(1)와 기준 단자(2)와의 사이에 인버터(29) 및 전송 게이트(30)를 접속한 구성이고, 그 외의 구성 요소는 제13도에 도시한 실시의 형태의 비교 회로의 것과 동일하다.

이와 같이, 클록 조정된 인버터 대신에 인버터(29)와 전송 게이트(30)를 직렬로 접속하고, 그 양단을 입력 단자(1) 및 기준 단자(6)에 접속하더라도 같은 효과를 가지는 비교 회로를 얻을 수 있다.

다음에, 본 발명의 다른 실시의 형태의 비교 회로를 설명한다.

제 16도는 본 발명의 다른 실시의 형태에 관한 동적형인(초퍼형)의 비교 회로의 구성도이다. 제16도에 도시하는 비교 회로는 기준신호의 전압 레벨 Vref 의 대소에 따라서 예컨대 기준신호의 전압 Vref 가 3볼트인 경우, 테스트 모드로서 테스트 신호 T 및 /T(즉, 제1도 내지 제12도에 도시한 실시의 형태의 비교 회로에서의 선택신호 T 및 /T 와 동일)를 생성하고, 그이외의 낮은 전압의 장소, 통상 동작 모드로 간주하여 테스트신호를 생성하지 않는 인버터(35)를 구비하고 있다. 또 비교 회로는 테스트 모드시에 ON되는 전송 게이트(31,32). 테스트 모드시에 OFF 되는 전송 게이트(33,34), 그리고 스위치 제어신호 Φ및 /Φ 를 생성하는 부정 논리곱 게이트(38)및 인버터(39)로 구성되어 있다. 이와 같이, 본 실시의 형태의 비교 회로에서는 기준 단자(6)로부터 공급되는 기준신호의 전압 Vref의 레벨의 대소에 따라서 테스트 모드시인지의 여부를 판단하고, 테스트 모드시인 경우 테스트신호 T, /T 를 비교 회로의 내부에서 생성하는 것이다.

다음에, 제16도에 도시한 실시의 형태의 동적형의 비교 회로의 동작에 관하여 설명한다.

제17도는 제16도에 도시된 실시의 형태의 비교 회로의 동작을 설명하는 타이밍차트이다.

본 실시의 형태의 비교 회로는 테스트신호 TEST를 비교 회로의 외부로부터 공급하지 않고, 내부에서 생성하여 동작하는 비교 회로이다. 즉, 테스트모드시에 있어서, 기준 단자(6)로부터 공급되는 기준신호의 H 레벨의 전압 레벨 Vref에 기초하여 테스트 신호 T 및 /T를 인버터(35 및 36)를 통하여 생성하고, 이 생성된 테스트 신호 T 및 /T 를 이용하여 전송 게이트(31,34)의 스위치 제어신호Φ 및Φ/Φ 를 NAND 게이트(38) 및 인버터(39)에 의해 생성하며, 테스트 모드시에서는 전송 게이트(31,32)를 항상 ON 상태로, 전송 게이트(33,34)를 항상 OFF 상태로 한다. 따라서, 테스트 모드시에서는 입력신호와 기준신호와의 비교는 행하지 않고, 입력신호의 전압 Vin 이 인버터 회로(37)로 직접 공급된다. 이와 같이 테스트 모드시에서는 2개의 레벨의 신호로 비교 회로는 동작한다. 이 경우, 통상 동작시에 기준 단자(6)로 공급되는 기준신호의 전압 Vref의 레벨로, 인버터 회로(35)가 동작하지 않도록(Vref의 값을 H 로 간주하지 않도록) 인버터 회로(35)의 임계치를 조정해 둘 필요가 있다.

이와 같이, 본 실시의 형태의 비교 회로에서는 테스트신호를 비교 회로 내부에서 생성하고, 2개의 레벨의 신호로 테스트 동작을 실행하는 것이 가능하다.

다음에, 본 발명의 다른 실시의 형태의 비교 회로를 설명한다.

제18도는 청구범위 제9항 기재의 발명의 실시의 형태에 관한 앰프형의 비교 회로의 구성도이다. 본 실시의 형태에서는 본 발명을 증폭기(앰프)형의 비교 회로에 적용한 예를 도시하고 있다. 도면에 있어서, 40은 증폭기이다. 41,42는 전송 게이트하고, 43은 인버터이다. 이들의 전송 게이트(41,42)및 인버터(43)의 구성은 제13도에 도시한 동적형인 초퍼형 비교 회로의 구성 및 동작과 같다.

이와 같이, 본 발명은 정적형, 동적형, 증폭형 등의 여러가지 타임의 비교회로에 적용가능하며, 2개의 레벨의 신호로 테스트 동작을 실행하는 것이 가능하다.

또한, 본원 청구범위의 각 구성 요건에 병기한 도면 참조 부호는 본원 발명의 이해를 쉽게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시예로 한정하는 의도로 병기한 것은 아니다.

이상 설명한 바와 같이, 본 발명에 의하면, 입력신호를 비교 회로의 양입력 단자에 부여하고, 입력신호를 출력 단자에 부여하여 비교 회로의 테스트를 행하도록 하고 있으므로, 고레벨과 저레벨의 2개의 레벨의 신호만으로 테스트 모드를 실시할 수 있다. 이것에 의해, 특별한 테스트 보드를 사용하지 않고 표준 테스트 장치를 이용하여 통상 동작시에 기준신호를 필요로 하는 비교 회로를 간단하고 또한 용이하게 테스트할 수 있다. 이 결과, 특별한 테스트 보드를 작성하는 수고나 시간 및 비용을 감소시킬 수 있다.

한편, 청구범위 제1항 기재의 발명에 의하면, 입력신호를 비교 회로의 한쪽의 입력단자에 부여하고, 입력신호를 반전한 반전 입력신호를 비교 회로의 다른쪽의 입력 단자에 부여하여 비교 회로의 테스트를 행하도록 하고 있으므로, 상슬한 바와 같은 효과를 얻을 수 있는 동시에, 비교 회로의 입력단을 구성하는 양 FET의 임계치의 언밸런스가 억제되고, 테스트후의 특성의 변화를 억제할 수 있다.

또한, 본 발명은 여러가지 타임의 비교 회로로 응용할 수 있으며, 예컨대, 청구범위 제1항, 제2항 기재의 발명에 나타낸 정적형(차동증폭형)의 비교회로, 청구범위 제8항 기재의 발명에 나타낸 동적형(초퍼형)의 비교 회로, 그리고 청구범위 제9항 기재의 발명에 나타낸 증폭형의 비교 회로등에 적용가능한 효과를 가진다.

또한, 청구범위 제3항, 제4항, 제12항, 제13항 기재의 발명에 의하면, 선택신호를 외부로부터 비교 회로내에 입력하는 단자를 가지고 있으므로, 비교 회로의 외부로부터 송신되는 선택신호를 이용하는 것이 가능하며, 비교 회로 내부로부터 선택신호를 생성하는 선택신호 생성 회로를 내장할 필요가 없는 효과가 있다.

또한, 청구범위 제5항, 제6항, 제14항, 제15항 기재의 발명에 의하면 기준신호의 전압 레벨에 따라서 선택신호를 비교 회로 내부에서 생성 가능하므로, 특별한 테스트 보드를 사용하지 않고 표준 테스트 장치를 이용하여 통상 동작시에 기준신호를 필요로 하는 비교 회로를 간단하고 또한 용이하게 테스트할 수 있다.

Claims (17)

1. 입력신호와 기준신호를 수신하여 입력신호를 반전한 반전 입력신호를 생성하고, 선택신호에 따라서 통상 동작시에는 기준신호를 선택하며, 테스트 동작시에는 반전 입력신호를 선택하는 선택 회로(3)와, 상기 선택회로에 의해 선택된 기준신호 또는 반전 입력신호와 입력신호를 수신하여 양신호를 비교하여 비교 결과를 출력하는 비교부(4)를 가지는 것을 특징으로 하는 비교 회로.
2. 제1항에 있어서, 상기 비교 회로는 FET(전계 효과 트랜지스터)가 차동 접속된 차동증폭형의 비교부로 이루어지는 것을 특징으로 하는 비교 회로.
3. 제1항에 있어서, 상기 선택신호는 전용으로 설치된 테스트 단자에 오부로부터 부여되어 이루어지는 것을 특징으로 하는 비교 회로.
4. 제1항에 있어서, 상기 선택신호는 전용으로 설치된 테스트 단자에 외부로부터 부여되어 이루어지는 것을 특징으로 하는 비교 회로.
5. 제1항에 있어서, 통상 동작시에는 기준신호를 수신하여 상기 선택신호를 생성하고, 테스트 동작시에는 기준신호가 공급되는 단자에 부여되는 고레벨 또는 저레벨의 신호를 수신하여 상기 선택신호를 생성하는 선택신호 생성 회로를 가지는 것을 특징으로 하는 비교 회로.
6. 제2항에 있어서, 통상 동작시에는 기준신호를 수신하여 상기 선택신호를 생성하고, 테스트 동작시에는 기준신호가 공급되는 단자에 부여되는 고레벨 또는 저레벨의 신호를 수신하여 상기 선택신호를 생성하는 선택신호 생성 회로를 가지는 것을 특징으로 하는 비교회로.
7. 제1항 내지 제6항중 어느 한 항에 있어서, 상기 선택회로는 클록 조정된 인버터 또는 클록 조정된 인버터와 전송 게이트 또는 전송 게이트와 인버터로 이루어지는 것을 특징으로 하는 비교 회로.
8. 제1항에 있어서, 상기 비교부는 전송 게이트 및 인버터가 병렬 접속된 초퍼형의 비교부인 것을 특징으로 하는 비교 회로.
9. 제1항에 있어서, 상기 비교부는 증폭기를 이용한 증폭형으리 비교부인 것을 특징으로 하는 비교 회로.
10. 입력신호와 기준신호를 수신하여 선택신호에 따라서 통상 동작시에는 기준신호를 선택하고, 테스트 동작시에는 입력신호를 선택하는 제1선택회로(14)DJL. 싱ㄱ; W[1선택회로에 의해 선택된 입력신호 또는 기준신호와 입력신호를 수신하여 양신호를 비교하여 비교 결과를 출력하는 비교부(4)와, 상기 비교부의 출력신호와 입력신호를 수신하여 선택신호에 따라서 통상 동작시에는 상기 비교부의 출력신호를 선택하고, 테스트 동작시에는 입력 신호를 선택하는 제2선택회로(15)를 가지는 것을 특징으로 하는 비교 회로.
11. 제10항에 있어서, 상기 비교 회로는 FET(전계 효과 트랜지스터)가 차등 접속된 차등증폭형의 비교부로 이루어지는 것을 특징으로 하는 비교 회로.
12. 제10항에 있어서, 상기 선택신호는 전용으로 설치된 테스트 단자에 외부로부터 부여되어 이루어지는 것을 특징으로 하는 비교 회로.
13. 제11항에 있어서, 상기 선택신호는 전용으로 설치된 테스트 단자에 외부로부터 부여되어 이루어지는 것을 특징으로 하는 비교 회로.
14. 제10항에 있어서, 통상 동작시에는 기준신호를 수신하여 상기 선택신호를 생성하고, 테스트 동작시에는 기준신호가 공급되는 단자에 부여되는 고레벨 또는 저레벨의 신호를 수신하여 상기 선택신호를 생성하는 선택신호 생성 회로를 가지는 것을 특징으로 하는 비교 회로.
15. 제11항에 있어서, 통상 동작시에는 기준신호를 수신하여 상기 선택신호를 생성하고, 테스트 동작시에는 기준신호가 공급되는 단자에 부여되는 고레벨 또는 저레벨의 신호를 수신하여 상기 선택신호를 생성하는 선택신호 생성 회로를 가지는 것을 특징으로 하는 비교 회로.
16. 제10항 내지 제15항중 어느 한 항에 있어서, 상기 제1선택회로는 클록 조정된 인버터와 전송 게이트와 인버터 또는 전송 게이트로 이루어지는 것을 특징으로 하는 비교 회로.
17. 제10항 내지 제15항중 어느 한 항에 있어서, 상기 제2선택회로는 전송 게이트 클록 조정된 인버터와 인버터 혹은 클록 조정된 인버터 및 인버터로 이루어지는 것을 특징으로 하는 비교 회로.