KR100339247B1 - 2-레벨테스트입력을갖는비교장치 - Google Patents

2-레벨테스트입력을갖는비교장치 Download PDF

Info

Publication number
KR100339247B1
KR100339247B1 KR1019980025239A KR19980025239A KR100339247B1 KR 100339247 B1 KR100339247 B1 KR 100339247B1 KR 1019980025239 A KR1019980025239 A KR 1019980025239A KR 19980025239 A KR19980025239 A KR 19980025239A KR 100339247 B1 KR100339247 B1 KR 100339247B1
Authority
KR
South Korea
Prior art keywords
signal
input
selection
test
selection signal
Prior art date
Application number
KR1019980025239A
Other languages
English (en)
Other versions
KR20000003931A (ko
Inventor
백성호
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980025239A priority Critical patent/KR100339247B1/ko
Publication of KR20000003931A publication Critical patent/KR20000003931A/ko
Application granted granted Critical
Publication of KR100339247B1 publication Critical patent/KR100339247B1/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/005Circuit means for protection against loss of information of semiconductor storage devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0207Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 아날로그 집적회로에 관한 것으로서, 특히 2-레벨 테스트 입력을 갖는 비교 장치에 관한 것이며, 테스트 동작 모드 시 2 레벨의 입력만으로도 테스트가 가능한 2 레벨 테스트 입력을 갖는 비교 장치를 제공하는데 그 목적이 있다. 본 발명의 일 측면에 따르면, 동작 모드에 따르는 선택 신호에 응답하여 입력 신호 또는 기준 신호를 선택하기 위한 선택 수단과, 상기 입력 신호와 상기 선택 수단의 출력 신호를 입력받아 비교 증폭하여 출력하기 위한 비교 수단을 구비하며, 테스트 동작 모드에서, 상기 선택 수단은 상기 선택 신호에 응답하여 상기 입력 신호를 선택하고 그를 반전시켜 출력하는 것을 특징으로 하는 2-레벨 테스트 입력을 갖는 비교 장치가 제공된다.

Description

2-레벨 테스트 입력을 갖는 비교 장치{Comparator with 2-level test input}
본 발명은 아날로그 집적회로에 관한 것으로서, 특히 2-레벨 테스트 입력을갖는 비교 장치에 관한 것이다.
비교기는 아날로그 시스템에서 널리 사용되고 있다. 예컨대, 이미지 센서에서는 픽셀 출력과 기준 신호를 비교하여 아날로그 값을 디지털 값으로 변환하는데 사용된다.
도 1은 종래의 스태틱(static) 타입의 비교기 회로도로서, 전계 효과 트랜지스터(Field Effect Transistor, 이하 FET라 함)로 구성된 전류미러형 차동증폭기의 형태를 나타내고 있다.
도 1을 참조하면, 종래의 스태틱 타입의 비교기는 입력 신호와 입력 신호의 하이 레벨(high level)과 로우 레벨(low level) 사이의 특정 레벨로 고정된 기준 신호(reference signal)를 각각 게이트 입력으로 하는 p-채널 FET(102, 104), p-채널 FET(102, 104)의 드레인단과 접지전원(GND) 사이에 각각 연결되어 전류미러를 구성하는 n-채널 FET(106, 107), 전원전압(VDD)과 p-채널 FET(102, 104)의 공통 소스단 사이에 연결되며, 그 게이트에 접지전원(GND)이 연결된 전류소스용 p-채널 FET(105)로 이루어진다. 비교기의 출력신호는 p-채널 FET(102)와 n-채널 FET(106)의 공통 드레인단(N1)에 접속된 인버터(109)에 의해 반전되어 출력된다.
도 1을 참조하여, 종래의 비교기에서 수행되는 동작을 구체적으로 살펴본다. 여기서, 1.2V의 하이 레벨 및 0.4V의 로우 레벨을 입력 신호로 받고, 입력신호의 하이 레벨과 로우 레벨의 중간값인 0.8V를 기준 신호로 받는다고 가정한다.
먼저, 하이 레벨의 신호를 입력 신호로 받는 경우 p-채널 FET(102)는 턴-오프(turn-off) 상태가 되고, n-채널 FET(106, 107)는 턴-온(turn-on) 상태가 됨으로써 노드 N1이 로우 레벨 상태가 된다. 따라서, 비교기는 하이 레벨의 신호를 출력하게 된다.
반대로 로우 레벨의 신호를 입력 신호로 받는 경우 p-채널 FET(102)는 턴-온 상태가 되고, n-채널 FET(106,107)는 턴-오프 상태가 됨으로써 노드 N1이 하이 레벨 상태가 된다. 따라서, 비교기는 로우 레벨의 신호를 출력하게 된다.
상기와 같은 종래의 비교기에 대해 내구성 테스트 중의 하나인 번-인 테스트(burn-in-test)를 수행하고자 하는 경우, 번-인 테스트 장치가 장착된 번-인 테스트 보드(board)에 비교기를 연결한다. 그리고, 번-인 테스트 장치는 테스트 신호를 발생시키고, 테스트 신호는 번-인 테스트 보드를 통하여 비교기로 전송된다.
상기와 같이 이루어지는 번-인 테스트에서, 종래의 비교기는 세 가지의 서로 다른 레벨의 신호 즉, 하이 레벨과 로우 레벨의 입력 신호와 기준 신호를 위한 기준 레벨을 입력받아야 하고, 번-인 테스트 장치는 각각 서로 다른 두 레벨 즉, 하이 레벨과 로우 레벨만을 비교기의 입력 신호로 공급할 수밖에 없다. 따라서, 번-인 테스트 보드는 번-인 테스트 장치로부터 하이 레벨과 로우 레벨을 입력받아 하이 레벨 및 로우 레벨의 입력 신호와 기준 신호를 발생시켜 이 세 신호를 비교기로 전송해야 한다.
그러나, 일반적인 번-인 테스트 보드는 하이 레벨 및 로우 레벨의 입력신호 이외의 기준 레벨의 신호를 발생시키는 기능이 없기 때문에, 이와 같은 일반적인 번-인 테스트 보드로는 종래의 비교기를 테스트할 수 없는 문제가 있다. 즉, 종래의 비교기를 번-인 테스트하기 위한 별도의 번-인 테스트 보드를 필요로 한다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 테스트 동작 모드 시 2 레벨의 입력만으로도 테스트가 가능한 2 레벨 테스트 입력을 갖는 비교 장치를 제공하는데 그 목적이 있다.
도 1은 종래의 스태틱(static) 타입의 비교기 회로도.
도 2는 본 발명의 일 실시예에 따른 비교 장치의 블록 다이어그램.
도 3은 상기 도 2의 선택 신호를 발생하기 위한 선택 신호 발생부의 블록 다이어그램.
도 4는 상기 도 2의 비교 장치의 회로도.
도 5는 상기 도 4의 회로의 동작 타이밍 다이어그램.
* 도면의 주요 부분에 대한 설명
200 : 선택부
210 : 비교부
상기 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 동작 모드에 따르는 선택 신호에 응답하여 입력 신호 또는 기준 신호를 선택하기 위한 선택 수단과, 상기 입력 신호와 상기 선택 수단의 출력 신호를 입력받아 비교 증폭하여 출력하기 위한 비교 수단을 구비하며, 테스트 동작 모드에서, 상기 선택 수단은 상기 선택 신호에 응답하여 상기 입력 신호를 선택하고 그를 반전시켜 출력하는 것을 특징으로 하는 2-레벨 테스트 입력을 갖는 비교 장치가 제공된다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 2는 본 발명의 일 실시예에 따른 비교 장치의 블록 다이어그램이다.
도 2를 참조하면, 본 실시예에 따른 비교 장치는, 선택 신호에 응답하여 노말 동작 모드(normal operation mode) 시에는 입력 신호 범위 사이의 고정된 레벨을 갖는 기준 신호를 선택하여 출력하고, 테스트 동작 모드(test operation mode) 시에는 입력 신호를 선택하여 반전시켜 출력하는 선택부(200)와, 양의 단자(+)로 입력 신호를 입력받고 음의 단자(-)로 선택부(200)로부터 출력되는 신호를 입력받아 두 신호를 비교하여 그 결과를 출력하는 비교부(210)로 이루어진다. 이때, 선택 신호는 외부로부터 테스트 단자를 통해 직접 입력받거나, 선택 신호 발생부를 통해 입력받을 수 있다.
도 3은 상기 도 2의 선택 신호를 발생하기 위한 선택 신호 발생부의 블록 다이어그램이다. 도 3을 참조하면, 선택 신호 발생부(220)는 기준 신호를 입력받아 선택 신호를 출력하며, 노말 동작 모드 시 기준 신호를 입력받아서 선택부(200)가 기준 신호를 선택할 수 있도록 선택 신호를 발생시키고, 테스트 동작 모드 시 기준 신호 단자를 통해서 하이 레벨 또는 로우 레벨의 테스트 신호를 입력받아 선택부(200)가 입력 신호를 선택할 수 있도록 선택 신호를 발생시킨다.
상기 도 2 및 도 3을 참조하여 본 실시예에 따른 비교 장치의 동작을 구체적으로 살펴본다.
먼저, 노말 동작 모드 시 단자를 통해 기준 신호를 입력받고, 선택 신호 발생부(220) 또는 외부 테스트 단자로부터 입력되는 선택 신호에 의해 선택부(200)에서 기준 신호를 선택한다. 상기와 같이 선택된 기준 신호는 증폭부(210)의 음의 단자로 입력되고, 증폭부(210)는 기준 신호와 입력 신호를 비교하여 그 결과를 출력 신호로 내보낸다.
다음으로, 테스트 동작 모드 시 하이 레벨 또는 로우 레벨의 테스트 신호를기준 신호 단자를 통해 입력받고, 선택부(200)에서 선택 신호 발생부(220) 또는 외부 테스트 단자로부터 입력되는 선택 신호에 따라 외부로부터 입력되는 하이 레벨 또는 로우 레벨의 입력 신호를 선택하고, 선택된 입력 신호를 반전시켜 증폭부(210)의 음의 단자로 출력한다. 그리고, 증폭부(210)는 선택부(200)로부터 출력되는 반전된 입력 신호와 외부로부터 입력되는 입력 신호를 비교하여 그 결과를 출력 신호로 내보낸다.
상기와 같은 본 실시예의 비교 장치는 테스트 동작 모드 시 외부로부터 입력 신호의 하이 레벨과 로우 레벨 사이의 값을 가지는 기준 신호를 입력받을 필요가 없다. 다시 말해, 테스트 동작 모드 시 비교 장치가 하이 레벨 또는 로우 레벨의 입력 신호와 하이 레벨 또는 로우 레벨의 기준값 만을 가지고 동작을 하게 된다.
도 4는 상기 도 2의 비교 장치의 회로도이다.
도 4를 참조하면, 비교부(210)는 입력 신호와 선택부(200)로부터 출력되는 신호를 각각 게이트 입력으로 하는 n-채널 FET(N1, N2)와, n-채널 FET(N1, N2)의 드레인단과 전원전압(VDD) 사이에 각각 연결되어 전류미러를 구성하는 p-채널 FET(P1, P2)와, n-채널 FET(N1, N2)의 공통 소스단과 접지전원(GND) 사이에 연결되며, 게이트에 전원전압(VDD)이 연결된 전류소스용 n-채널 FET(N3)으로 이루어진다.
그리고, 선택 신호 발생부(220)는 기준 신호를 입력받아 버퍼링하여 선택 신호(T)로 출력하는 버퍼(221)와 기준 신호를 입력받아 반전하여 반전된 선택 신호(Tb)로 출력하는 인버터(222)로 이루어진다. 또한, 선택부(200)는 선택 신호(T)와 반전된 선택 신호(Tb)에 응답하여 기준 신호를 비교부(210)로 전달하는트랜스퍼게이트(TRANS1)와, 선택 신호(T)와 반전된 선택 신호(Tb)에 응답하여 입력 신호를 반전한 후 비교부(210)로 전달하는 클럭드 인버터(201)로 이루어진다.
여기서, 선택 신호 발생부(220)의 버퍼(221)는 비교 장치의 기준 신호를 입력 받거나 테스트 단자를 통해 하이 레벨 또는 로우 레벨의 테스트 신호를 입력받아 노말 동작 모드 시에는 로우 레벨의 선택 신호(T)를 발생시키고, 테스트 동작 모드 시에는 하이 레벨의 선택 신호(T)를 발생시킨다. 인버터(222)는 비교 장치의 기준 신호를 입력받거나 테스트 단자를 통해 하이 레벨 또는 로우 레벨의 테스트 신호를 입력받아 노말 동작 모드 시에는 하이 레벨의 선택 신호(Tb)를 발생시키고, 테스트 동작 모드 시에는 로우 레벨의 선택 신호(Tb)를 발생시킨다.
전원전압 VDD에 5V, 접지전원 GND에 0V, 입력신호의 하이 레벨과 로우 레벨의 전압이 노말 동작 모드 시 1.2V와 0.4V이고, 기준 신호가 0.8V이고, 테스트 동작 모드 시 비교부(210)가 5V의 하이 레벨과 0V의 로우 레벨을 갖는 조건하에서의 노말 동작 모드에 대한 타이밍 다이어그램이 도 5에 도시되어 있다.
먼저, 노말 동작 모드 시 0.8V의 기준 신호가 공급되면 버퍼(221)로부터 로우 레벨의 선택 신호(T)가 출력되고, 인버터(222)로부터 하이 레벨의 반전된 선택 신호(Tb)가 출력되어 클럭드 인버터(201)는 오프 상태가 되고 트랜스퍼게이트(TRANS1)는 온 상태가 된다. 따라서 기준 신호는 트랜스퍼게이트(TRANS1)를 통해 비교부(210)의 n-채널 FET(N1)의 게이트에 전달된다. 그 다음, 0.8V의 기준 신호와 0.4V의 로우 레벨 또는 1.2V의 하이 레벨의 입력신호를 비교 증폭하여 0V의 로우 레벨 또는 5V의 하이 레벨을 출력신호로 출력한다.
다음으로, 테스트 동작 모드 시 5V 하이 레벨의 테스트 신호가 번-인 테스트 보드로부터 기준 신호로 공급이 되면, 버퍼(221)로부터 하이 레벨의 선택 신호(T)가 출력되고, 인버터(222)로부터 로우 레벨의 반전된 선택 신호(Tb)가 출력되어 클럭드 인버터(201)는 온 상태가 되고 트랜스퍼게이트(TRANS1)는 오프 상태가 된다. 따라서, 입력 신호 및 클럭드 인버터(201)에 의해 반전된 입력 신호가 비교부(210)의 n-채널 FET(N2) 및 n-채널 FET(N1)의 게이트에 각각 전달된다. 그 다음, 5V의 하이 레벨 또는 0V의 로우 레벨의 기준 신호와 0V의 로우 레벨 또는 5V의 하이 레벨의 입력 신호를 비교 증폭하여 0V의 로우 레벨 또는 5V의 하이 레벨의 결과를 출력신호로 출력한다. 즉, 서로 반대 위상의 신호가 비교부(210)의 양입력으로 공급되고, 이를 비교 증폭하여 입력 신호와 동일한 위상의 신호를 입력 신호에 동기시켜 출력신호로 내보낸다.
상기와 같은 본 발명의 비교 장치를 통해 하이 레벨, 로우 레벨의 2-테스트 입력 신호만을 가지고 테스트 동작 모드를 수행할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같이 이루어지는 본 발명은, 테스트 동작 모드 시 2 레벨의 입력만으로도 테스트가 가능함으로써 별도의 테스트 보드를 사용하지 않고 범용으로 사용되는 번-인 테스트 보드를 그대로 사용하여 비교기에 대한 내구성 테스트를 할 수 있는 효과가 있다. 따라서, 별도의 번-인 테스트 보드를 제작하기 위한 비용 및 시간을 줄일 수 있다.

Claims (5)

  1. 동작 모드에 따르는 선택 신호에 응답하여 입력 신호 또는 기준 신호를 선택하기 위한 선택 수단과,
    상기 입력 신호와 상기 선택 수단의 출력 신호를 입력받아 비교 증폭하여 출력하기 위한 비교 수단을 구비하며,
    테스트 동작 모드에서,
    상기 선택 수단은 상기 선택 신호에 응답하여 상기 입력 신호를 선택하고 그를 반전시켜 출력하는 것을 특징으로 하는 2-레벨 테스트 입력을 갖는 비교 장치.
  2. 제1항에 있어서,
    상기 선택 신호는 외부로부터 테스트 단자를 통해 직접 입력받는 것을 특징으로 하는 2-레벨 테스트 입력을 갖는 비교 장치.
  3. 제1항에 있어서,
    테스트 동작 모드에서 상기 기준 신호의 단자를 통해 테스트 신호를 입력받아 상기 선택 신호를 생성하기 위한 선택 신호 발생 수단을 더 구비하는 것을 특징으로 하는 2-레벨 테스트 입력을 갖는 비교 장치.
  4. 제3항에 있어서,
    상기 선택 수단은,
    상기 선택 신호 및 반전된 상기 선택 신호에 응답하여 상기 기준 신호를 상기 비교 수단의 일 입력단으로 전달하기 위한 제1 전달 수단과,
    상기 선택 신호 및 반전된 상기 선택 신호에 응답하여 상기 입력 신호를 반전하여 상기 비교 수단의 일 입력단으로 전달하되, 상기 제1 전달 수단과 서로 상보적으로 동작하는 제2 전달 수단을 구비하는 것을 특징으로 하는 2-레벨 테스트 입력을 갖는 비교 장치.
  5. 제1항에 있어서,
    상기 비교 수단은,
    상기 선택 수단의 출력 신호 및 상기 입력 신호를 각각 게이트 입력으로 하는 제1 및 제2 n-채널 전계 효과 트랜지스터;
    상기 제1 및 제2 n-채널 전계 효과 트랜지스터의 드레인단과 전원전압 사이에 각각 연결되어 전류미러를 구성하는 제1 및 제2 p-채널 전계 효과 트랜지스터; 및
    상기 제1 및 제2 n-채널 전계 효과 트랜지스터의 공통 소스단과 접지전원 사이에 연결되며, 게이트에 전원전압(VDD)이 연결된 전류소스용 제3 n-채널 전계 효과 트랜지스터를 구비하는 것을 특징으로 하는 2-레벨 테스트 입력을 갖는 비교 장치.
KR1019980025239A 1998-06-30 1998-06-30 2-레벨테스트입력을갖는비교장치 KR100339247B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980025239A KR100339247B1 (ko) 1998-06-30 1998-06-30 2-레벨테스트입력을갖는비교장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980025239A KR100339247B1 (ko) 1998-06-30 1998-06-30 2-레벨테스트입력을갖는비교장치

Publications (2)

Publication Number Publication Date
KR20000003931A KR20000003931A (ko) 2000-01-25
KR100339247B1 true KR100339247B1 (ko) 2002-07-18

Family

ID=19541725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025239A KR100339247B1 (ko) 1998-06-30 1998-06-30 2-레벨테스트입력을갖는비교장치

Country Status (1)

Country Link
KR (1) KR100339247B1 (ko)

Also Published As

Publication number Publication date
KR20000003931A (ko) 2000-01-25

Similar Documents

Publication Publication Date Title
US6727684B2 (en) Magnetic field sensor
US7248075B2 (en) Level shifter with low leakage current
US20100026343A1 (en) Clocked single power supply level shifter
US6933755B2 (en) Output driving circuit for maintaining I/O signal duty ratios
JPH0122909B2 (ko)
US4634890A (en) Clamping circuit finding particular application between a single sided output of a computer memory and a differential amplifier sensing circuit
US5760614A (en) Potential detecting circuit and semiconductor integrated circuit
US7400171B1 (en) Electronic switch having extended voltage range
KR960009413A (ko) 디지탈 전압 시프터 및 이를 이용한 시스템
US6339622B1 (en) Data transmission device
JPH11203869A (ja) 半導体装置のモードレジスターセット回路及び動作モードの設定方法
US5298807A (en) Buffer circuitry for transferring signals from TTL circuitry to dual range CMOS circuitry
KR100197998B1 (ko) 반도체 장치의 저소비 전력 입력 버퍼
US6617925B2 (en) Method and apparatus for gain compensation and control in low voltage differential signaling applications
US6198328B1 (en) Circuit configuration for producing complementary signals
US6064233A (en) Semiconductor integrated circuit measuring current to test damaged transistor
US5617044A (en) Comparator circuit
US20080252631A1 (en) Driver of display unit
KR970023374A (ko) 반도체 집적회로장치 및 소진폭 신호 수신 방법
KR100946601B1 (ko) 디스플레이 유닛의 드라이버
KR100339247B1 (ko) 2-레벨테스트입력을갖는비교장치
US11831285B2 (en) Load circuit of amplifier and driver circuit for supporting multiple interface standards
US5005156A (en) Semiconductor device having output buffer circuit controlled by output control signal
KR100437540B1 (ko) 반도체 메모리 장치의 레벨 시프트 회로
US5455531A (en) Flip-flop circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050422

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee