KR960036313A - 비교 회로 - Google Patents

비교 회로 Download PDF

Info

Publication number
KR960036313A
KR960036313A KR1019960009977A KR19960009977A KR960036313A KR 960036313 A KR960036313 A KR 960036313A KR 1019960009977 A KR1019960009977 A KR 1019960009977A KR 19960009977 A KR19960009977 A KR 19960009977A KR 960036313 A KR960036313 A KR 960036313A
Authority
KR
South Korea
Prior art keywords
signal
selection
receiving
reference signal
input signal
Prior art date
Application number
KR1019960009977A
Other languages
English (en)
Other versions
KR0166316B1 (ko
Inventor
마사히로 다카모토
Original Assignee
사또오 후미오
가부시기가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또오 후미오, 가부시기가이샤 도시바 filed Critical 사또오 후미오
Publication of KR960036313A publication Critical patent/KR960036313A/ko
Application granted granted Critical
Publication of KR0166316B1 publication Critical patent/KR0166316B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

고레벨 및 저레벨의 2가지 레벨의 신호로 동작가능한, 또한 특별한 테스트 보드를 사용하지 않고 테스트가능한 비교 회로의 제공을 과제로 한다.
입력신호와 기준신호를 수신하여 입력신호 반전한 반전 입력 신호를 생성하고, 선택신호에 따라서 통상 동작시에는 기준 신호를 선택하며, 테스트 동작시에는 반전 입력신호를 선택하는 선택회로(3)와 선택회로(3)에 의해 선택된 기준신호 또는 반전 입력신호를 수신해서 양신호를 비교하여 비교결과를 출력하는 비교부(4)로 이루어진다.

Description

비교 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시의 형태에 관한 비교회로의 구성을 도시하는 도면, 제15도는 본 발명의 다른 실시의 형태에 고나한 동적형의 비교 회로의 구성을 도시하는 도면.

Claims (17)

  1. 입력신호와 기준신호를 수신하여 입력신호를 반전한 반전 입력신호를 생성하고, 선택신호에 따라서 통상 동작시에는 기준신호를 선택하며, 테스트 동작시에는 반전 입력신호를 선택하는 선택 회로(3)와, 상기 선택회로에 의해 선택된 기준신호 또는 반전 입력신호와 입력신호를 수신하여 양신호를 비교하여 비교 결과를 출력하는 비교부(4)를 가지는 것을 특징으로 하는 비교 회로.
  2. 제1항에 있어서, 상기 비교 회로는 FET(전계 효과 트랜지스터)가 차동 접속된 차동증폭형의 비교부로 이루어지는 것을 특징으로 하는 비교 회로.
  3. 제1항에 있어서, 상기 선택신호는 전용으로 설치된 테스트 단자에 외부로부터 부여되어 이루어지는 것을 특징으로 하는 비교 회로.
  4. 제1항에 있어서, 상기 선택신호는 전용으로 설치된 테스트 단자에 외부로부터 부여되어 이루어지는 것을 특징으로 하는 비교 회로.
  5. 제1항에 있어서, 통상 동작시에는 기준신호를 수신하여 상기 선택신호를 생성하고, 테스트 동작시에는 기준신호가 공급되는 단자에 부여되는 고리벨 또는 저레벨의 신호를 수신하여 상기 선택신호를 생성하는 선택신호 생성회로를 가지는 것을 특징으로 하는 비교 회로.
  6. 제2항에 있어서, 통상 동작시에는 기준신호를 수신하여 상기 선택신호를 생성하고, 테스트 동작시에는 기준신호가 공급되는 단자에 부여되는 고리벨 또는 저레벨의 신호를 수신하여 상기 선택신호를 생성하는 선택신호생성 히로를 가진 것을 특징으로 하는 비교 회로.
  7. 제1항 내지 제6항중 어느 한 항에 잇어서, 상기 선택회로는 클록 조정된 인버터 또는 클럭조정된 인버터와 전송 게이트 또는 전송 게이트와 인버터로 이루어지는 것을 특징으로 하는 비교 회로.
  8. 제1항에 있어서, 상기 비교부는 전송 게이트 및 인버터가 병렬 접속된 초퍼형의 비교부인 것을 특징으로 하는 비교 회로.
  9. 제1항에 있어서, 상기 비교부는 증폭기를 이용한 증폭형의 비교부인 것을 특징으로 하는 비교 회로.
  10. 입력신호와 기준신호를 수신하여 선택신호에 따라서 통상 동작시에는 기준신호를 선택하고, 테스트 동작시에는 입력신호를 선택하는 제1선택히로(14)와, 상기 제2선택회로에 의해 선택된 입력신호 또는 기준신호와 입력신호를 수신하여 양신호를 비교하여 비교 결과를 출력하는 출력하는 비교부(4)와, 상기 비교부의 출력신호와 입력신호를 수신하여 선택신호에 따라서 통상 동작시에는 상기 비교부의 출력신호를 선택하고, 테스트 동작시에는 입력신호를 선택하는 제2선택회로(15)를 가지는 것을 특징으로 하는 비교 회로.
  11. 제10항에 있어서, 상기 비교 회로는 FET(전계 효과 트랜지스터)가 차동 접속된 차동증폭형의 비교부로 이루어지는 것을 특징으로 하는 비교 회로.
  12. 제10항에 있어서, 상기 선택신호는 전용으로 설치된 테스트 단자에 외부로부터 부여되어 이루어지는 것을 특징으로 하는 비교 회로.
  13. 제11항에 있어서, 상기 선택신호는 전용으로 설치된 테스트 단자에 외부로부터 부여되어 이루어지는 것을 특징으로 하는 비교 회로.
  14. 제10항에 있어서, 상기 통상 동작시에는 기준신호를 수신하여 상기 선택신호를 생성하고, 테스트 동작시에는 기준신호가 공급되는 단자에 부여되는 고리벨 또는 저레벨의 신호를 수신하여 상기 선택신호를 생성하는 선택신호 생성 회로를 가지는 것을 특징으로 하는 비교 회로.
  15. 제11항에 있어서, 상기 통상 동작시에는 기준신호를 수신하여 상기 선택신호를 생성하고, 테스트 동작시에는 기준신호가 공급되는 단자에 부여되는 고리벨 또는 저레벨의 신호를 수신하여 상기 선택신호를 생성하는 선택신호 생성 회로를 가지는 것을 특징으로 하는 비교 회로.
  16. 제10항 내지 제15항에 있어서, 상기 제1선택회로는 클록 조정된 인버터와 전송 게이트와 인버터 또는 전송 게이트로 이루어지는 것을 특징으로 하는 비교 회로.
  17. 제10항 내지 제15항중 어느 한 항에 있어서, 상기 제2선택회로는 전송게이트 클록 조정된 인버터와 혹은 클록 조정된 인버터 및 인버터 이루어지는 것을 특징으로 하는 비교 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960009977A 1995-03-31 1996-03-29 비교 회로 KR0166316B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7591195 1995-03-31
JP95-075911 1995-03-31

Publications (2)

Publication Number Publication Date
KR960036313A true KR960036313A (ko) 1996-10-28
KR0166316B1 KR0166316B1 (ko) 1999-03-20

Family

ID=13589998

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960009977A KR0166316B1 (ko) 1995-03-31 1996-03-29 비교 회로

Country Status (1)

Country Link
KR (1) KR0166316B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100358372B1 (ko) * 2000-10-12 2002-10-25 엘지이노텍 주식회사 기준신호 선택장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100358372B1 (ko) * 2000-10-12 2002-10-25 엘지이노텍 주식회사 기준신호 선택장치

Also Published As

Publication number Publication date
KR0166316B1 (ko) 1999-03-20

Similar Documents

Publication Publication Date Title
KR910017773A (ko) 버퍼 회로
KR970002838A (ko) 레벨 시프터 회로
KR880002184A (ko) 테스트 회로를 갖는 반도체 장치
KR880001101A (ko) 중간 주파수 증폭회로
KR940012849A (ko) 온-칩 전압강하 변환기를 갖는 집적회로용 스트레스 모드 회로
KR920015364A (ko) 출력 버퍼회로
KR920003311A (ko) 메모리 장치
KR850700191A (ko) 제곱회로
KR830005761A (ko) 가변부하 임피던스 이득제어증폭기
KR950034256A (ko) 반도체 장치의 입력회로
KR870002694A (ko) 증폭회로
KR970078002A (ko) 전류 스파이크 억제 회로를 갖는 차분 신호 발생 회로
KR960036313A (ko) 비교 회로
KR900004096A (ko) 증폭회로
KR910019422A (ko) 이중 기능 입력 단자용 신호 클램프 장치
KR880005741A (ko) 증폭기
KR920005458A (ko) 증폭 회로
KR960003101A (ko) 단일 전원 차동 회로
KR880004398A (ko) 비교회로
KR950033825A (ko) 신호선 절환 회로
KR940022773A (ko) 이씨엘(ecl)회로의 번인 방법 및 장치
KR890016770A (ko) 비포화형 논리회로
KR970049123A (ko) 이미지센서의 구동회로
KR970004280A (ko) 발진 검출기
KR970048545A (ko) 반도체 로직 ic의 출력단 패드 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030901

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee