KR950033825A - 신호선 절환 회로 - Google Patents

신호선 절환 회로 Download PDF

Info

Publication number
KR950033825A
KR950033825A KR1019950012663A KR19950012663A KR950033825A KR 950033825 A KR950033825 A KR 950033825A KR 1019950012663 A KR1019950012663 A KR 1019950012663A KR 19950012663 A KR19950012663 A KR 19950012663A KR 950033825 A KR950033825 A KR 950033825A
Authority
KR
South Korea
Prior art keywords
signal
source
transistor
determination result
test
Prior art date
Application number
KR1019950012663A
Other languages
English (en)
Other versions
KR100190212B1 (ko
Inventor
시게루 마루야마
Original Assignee
가네꼬 히사시
니뽄 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 니뽄 덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR950033825A publication Critical patent/KR950033825A/ko
Application granted granted Critical
Publication of KR100190212B1 publication Critical patent/KR100190212B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Static Random-Access Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

통상에 데이타 신호의 선택시에 있어서 속도 저하의 요인을 제거함과 함께 칩 사이즈를 경감하다.
신호선 B1, B2에 병렬 접속하여 증폭기 A1보다 충분히 큰 전류 공급 능력을 갖고 테스트 선택 신호 Im에 응답해서 신호 a, Ia의 각각의 레벨과 관계없이 테스트 판정 결과 신호 t, It를 신호선 B1, B2에 각각 공급가능케 하는 절환 회로(3)를 구비한다.

Description

신호선 절환 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 신호선 절환 회로의 제1의 실시예를 도사하는 블록도, 제2(A)도 및 (B)도는 본 실시예의 신호선 절환 회로 있어서 동작의 한예를 도시하는 타임 챠트, 제3도는 본 발명의 신호선 절환 회로의 제2의 실시예를 도시하는 블록도, 제4도는 본 발명의 신호선 절환 회로의 제3의 실시예를 도시하는 블록도.

Claims (4)

  1. 통상 동작시의 데이타 신호를 증폭하여 제1레벨의 진폭 또한 상보의 제1 및 제2신호를 각각 제1 및 제2신호선에 출력하는 제1증폭 회로와, 상기 제1 및 제2신호선을 경유해서 공급되는 상기 제1 및 제2신호의 각각을 증폭하여 소정 레벨로 출력하는 제2증폭 히로와, 통상 동작의 테스트 동작을 선택 절환 제어하는 테스터 선택신호의 공급에 응답하여 테스트 판정 결과를 표시하는 테스트 판정 결과 신호 대응의 상보의 제3 및 제4신호를 상기 제1 및 제2신호선에 공급하도록 절환하는 절환 수단을 구비하는 신호선 절환 회로에 있어서, 상기 절환 수단이 상기 제1 및 제2의 신호선에 병렬로 접속되어 상기 제1증폭 회로로부터 충분히 큰 전류 공급 능력을 갖는 상기 제1, 제2신호의 각각의 레벨과 관계없이 상기 제3 및 제4신호의 각각을 각각 상기 제1 및 제2신호선에 공급하는 절혼 회로를 구비하는 것을 특징으로 하는 신호선 절환 회로.
  2. 제1항에 있어서, 상기 절환 회로가 각각의 게이트를 공통 접속하여 상기 테스트 선택 신호에 각각의 드레인을 상기 제1 및 제2신호선의 각각에 접속한 MOS형의 제1 및 제2트랜지스터와, 게이트를 상기 테스트 판정결과 신호에, 드레인을 상기 제1트랜지스터의 소스에, 소스를 접지전위에 각각 접속한 MOS형의 제3트랜지스터와, 입력단을 상기 테스트 판정 결과 신호에 접속하여 반전 테스트 판정 결과 신호를 생성하는 제1인버터와, 게이트를 상기 반전 테스트 판정 결과 신호에, 드레인을 상기 제2트랜지스터의 소스에, 소스를 제1전원에 각각 접속한 MOS형의 제4트랜지스터를 구비하며, 상기 제1 내지 제4트랜지스터 각각의 전류 공급 능력이 상기 제1증폭 회로의 전류 공급 능력보다 충분하게 큰 것을 특징으로 하는 신호선 절환 회로.
  3. 제1항에 있어서, 상기 절환 회로가 게이트를 상기 테스트 판정 결과 신호에, 드레인을 상기 제2신호선에 각각 접속한 MOS형의 제5트랜지스터와, 입력단을 상기 테스트 판정 결과 신호에 접속하여 반전 테스트 판정결과 신호를 생성하는 제2인버터와, 게이트를 상기 반전 테스트 판정 결과 신호에 드레인을 상기 제1신호선에, 소스를 상기 제5트랜지스터의 소스에 각각 접속한 MOS형의 제6트랜지스터와, 게이트를 상기 테스트 데이타와 선택 신호에, 드레인을 상기 제5, 제6트랜지스터의 소스에, 소스를 제1전원에 각각 접속한 MOS형의 제7트랜지스터를 구비하며, 상기 제5∼제7의 트랜지스터 각각의 전류 공급 능력이 상기 제1증폭 회로의 전류 공급 능력보다 충분히 큰 것을 특징으로 하는 신호선 절환 회로.
  4. 제1항에 있어서, 상기 절환 회로가 각각의 게이트를 공통 접속하여 상기 테스트 데이타 선택 신호에 각각의 드레인을 상기 제1 및 제2의 신호선의 각각에 접속한 MOS형의 제8 및 제9트랜지스터와, 입력단을 상기 테스트 판정 결과 신호 및 상기 제8트랜지스터의 소스에 출력단을 상기 제9트랜지스터의 소스에 각각 접속하여 반전 테스트 판정 결과 신호를 생성하는 제3인버터를 구비하고, 상기 제8, 제9트랜지스터의 각각 및 상기 제3인버터의 전류 공급 능력이 상기 제1증폭 회로의 전류 공급 능력보다 충분히 큰 것을 특징으로 하는 신호선 절환 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950012663A 1994-05-17 1995-05-17 신호선 절환 회로 KR100190212B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6102512A JP2912158B2 (ja) 1994-05-17 1994-05-17 信号線切替回路
JP94-102512 1994-05-17

Publications (2)

Publication Number Publication Date
KR950033825A true KR950033825A (ko) 1995-12-26
KR100190212B1 KR100190212B1 (ko) 1999-06-01

Family

ID=14329435

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950012663A KR100190212B1 (ko) 1994-05-17 1995-05-17 신호선 절환 회로

Country Status (3)

Country Link
US (1) US5570058A (ko)
JP (1) JP2912158B2 (ko)
KR (1) KR100190212B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5898735A (en) * 1995-10-06 1999-04-27 Matsushita Electric Industrial Co., Ltd. Circuit and method for signal transmission
US6992629B2 (en) * 2003-09-03 2006-01-31 Raytheon Company Embedded RF vertical interconnect for flexible conformal antenna
KR20150096891A (ko) * 2014-02-17 2015-08-26 에스케이하이닉스 주식회사 반도체 장치 및 그것의 동작 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS621191A (ja) * 1985-03-11 1987-01-07 Nec Ic Microcomput Syst Ltd 信号出力回路
JPH02296167A (ja) * 1989-05-10 1990-12-06 Hitachi Ltd 論理回路の診断方法
JPH0536273A (ja) * 1991-07-26 1993-02-12 Fujitsu Ltd 半導体記憶装置
US5331206A (en) * 1992-05-01 1994-07-19 The Grass Valley Group, Inc. Circuit for driving a transmission line

Also Published As

Publication number Publication date
KR100190212B1 (ko) 1999-06-01
JPH07312384A (ja) 1995-11-28
JP2912158B2 (ja) 1999-06-28
US5570058A (en) 1996-10-29

Similar Documents

Publication Publication Date Title
KR970063901A (ko) 연산증폭회로
KR930008859A (ko) 직류 전류를 제거한 데이타 출력 버퍼
KR930001226A (ko) 고속 센싱 동작을 수행하는 센스 앰프
KR950004534A (ko) 레벨 쉬프터
KR970008836A (ko) 고속에서 저전류 소모로 저진폭 입력 신호의 증폭이 가능한 입력 버퍼 회로를 포함하는 반도체 소자
KR980005007A (ko) 데이터 센싱을 위한 반도체 장치
KR890008837A (ko) 바이폴라 콤프리멘타리 금속산화막 반도체를 사용하는 논리회로와 그 논리회로를 갖는 반도체 메모리장치
KR950001767A (ko) 반도체집적회로의 데이타 입출력선 센싱회로
KR920003311A (ko) 메모리 장치
KR960038997A (ko) 반도체 메모리장치의 전류센스앰프회로
KR940024629A (ko) 통신회로시스템
KR910020731A (ko) 반도체장치 및 그 번인방법
KR950034256A (ko) 반도체 장치의 입력회로
KR950033825A (ko) 신호선 절환 회로
KR970063248A (ko) 반도체메모리, 디바이스, 신호의 증폭방법, 패스 트랜지스터를 제어하기 위한 방법 및 장치
KR970060248A (ko) 신호 발생기
KR950001773A (ko) 반도체 메모리 장치
US5455531A (en) Flip-flop circuit
KR910002083A (ko) 출력회로
KR960035645A (ko) 전력 감소형 메모리 차동 전압 감지 증폭기 및 전력 감소 방법
KR950012459A (ko) 다(多)비트 출력 메모리 회로용 출력 회로
KR950029773A (ko) 전압 레벨 검출 회로 및 반도체 기억 장치
KR910003790B1 (ko) 출력 버퍼 회로
KR970076853A (ko) 반도체 기억 장치
KR970003225A (ko) 비트라인 분리신호 발생장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090109

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee